DE10014299B4 - Chipverbund und Verfahren zu dessen Herstellung - Google Patents

Chipverbund und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10014299B4
DE10014299B4 DE2000114299 DE10014299A DE10014299B4 DE 10014299 B4 DE10014299 B4 DE 10014299B4 DE 2000114299 DE2000114299 DE 2000114299 DE 10014299 A DE10014299 A DE 10014299A DE 10014299 B4 DE10014299 B4 DE 10014299B4
Authority
DE
Germany
Prior art keywords
chip
substrate
electrically conductive
contact surfaces
conductive contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000114299
Other languages
English (en)
Other versions
DE10014299A1 (de
Inventor
Frank PÜSCHNER
Erik Heinemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000114299 priority Critical patent/DE10014299B4/de
Publication of DE10014299A1 publication Critical patent/DE10014299A1/de
Application granted granted Critical
Publication of DE10014299B4 publication Critical patent/DE10014299B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Chipverbund (1) mit
einem Substrat (2) mit Durchgangsöffnungen (11), die von einer ersten Ebene des Substrats (2) zu einer zweiten, der ersten Ebene gegenüber liegenden Ebene führen,
einem Halbleiterchip (3), der auf einer Oberfläche des Substrats (2) in einer der Ebenen angeordnet ist, wobei der Halbleiterchip (3) auf seiner vom Substrat (2) abgewandten Oberfläche Anschlussflächen (5) aufweist, die durch elektrisch leitfähige, einstückige, durch die Durchgangsöffnungen (11) geführte Kontakte (6) mit metallischen Kontaktflächen (7), die auf der Oberfläche des Substrats (2) in der anderen Ebene ausgebildet sind, elektrisch leitend kontaktiert sind,
wobei die elektrisch leitfähigen Kontakte (6) aus einer erhärteten leitfähigen Masse bestehen, welche in formbarem Zustand zwischen jeweils zusammengehörigen Anschlussflächen (5) und Kontaktflächen (7) aufgetragen wurde.

Description

  • Die Erfindung betrifft einen Chipverbund mit einem Halbleiterchip und einem Substrat, die auf neue Art und Weise elektrisch leitend miteinander kontaktiert sind. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung eines solchen Chipverbundes.
  • Elektrisch leitfähige Kontakte zwischen einem Halbleiterchip und einem Substrat, auf welchem der Halbleiterchip angeordnet ist, werden üblicherweise durch Drahtbonden oder mit Hilfe der Flip-Chip-Technik hergestellt. Die Kontaktierung mittels Bonddrähten hat den Nachteil, dass nur relativ hohe Chipverbünde erzeugt werden können, da die Bogenhöhen der Bonddrähte mit etwa 100 bis 180 μm relativ groß sind. Durch das so genannte Smartloop-Verfahren können die Bogenhöhen zwar etwas reduziert werden. Die Herstellung sehr flacher Gehäuse ist dennoch bei Verwendung des Drahtbondens zur Kontaktierung praktisch nicht möglich. Flachere Gehäuse können hergestellt werden, wenn die Flip-Chip-Technik zum Kontaktieren von Halbleiterchip und Substrat eingesetzt wird. Der Nachteil besteht hier jedoch darin, das Flip-Chip-Bonder nur relativ langsam arbeiten. Der Durchsatz bei der Flip-Chip-Technik ist deshalb gering, und die Kosten dieses Herstellungsverfahrens sind entsprechend relativ hoch.
  • Auch die Geschwindigkeit bei der Kontaktierung mittels Bonddrähten ist nicht vollkommen zufriedenstellend, da die einzelnen Drähte nacheinander angebracht werden. Zudem können nur Materialien verwendet werden, welche den relativ hohen Bearbeitungstemperaturen bei diesen Verfahren standhalten.
  • Aus der DE 198 45 296 A1 ist ein auf einer Oberfläche eines Substrats angeordneter Chip, dessen Kontakte auf einer vom Substrat abgewandten Chipoberseite sind, bekannt. Durch ein Siebdruck- oder Stempelverfahren wird auf das Substrat eine strukturierte Metallisierung, beispielsweise eine Spule, derart aufgebracht, dass sie mit den Kontakten des Chips verbunden ist.
  • Aus der DE 198 09 073 A1 ist ein auf der Oberfläche eines Substrats angeordneter Chip, dessen Kontakte auf der dem Substrat zugewandeten Chipunterseite sind, bekannt. Kontaktflächen befinden sich auf der vom Chip abgewandten Unterseite des Substrats. Die Kontakte sind mit den Kontaktflächen über Leiterbahnen verbunden, die auf der Oberseite des Substrats und durch Durchgriffe des Substrats geführt sind. Die Leiterbahnen auf der Oberseite des Substrats sind mittels Siebdruck aufgebracht.
  • In der DE 195 39 181 A1 ist eine Anordnung mit einem in einem Fenster in einem Substrat derartig eingebrachten Chip beschrieben, sodass die Oberseite dieser Anordnung eben ist. An der Oberseite des Chips angeordnete Kontakte sind mit Kontaktflächen an der Unterseite des Substrats verbunden, indem Durchgriffe im Substrat mit einem elektrisch leitfähigen Material gefüllt sind und elektrische Verbindungen von den Kontakten des Chips zu den Durchgriffen im Siebdruckverfahren hergestellt werden.
  • Nachteilig bei den letztgenannten Kontaktierungen, die von Kontakten auf der Chipoberseite durch Durchgriffe im Substrat geführt sind, ist, dass die Kontaktierungen von den Chipkontakten zu den Durchgriffen sowie durch die Durchgriffe zu den Kontaktflächen in verschiedenen Schritten erfolgt.
    •
  • Aufgabe der Erfindung ist es, einen Chipverbund anzugeben, in welchem Halbleiterchip und Substrat auf einfachere und kostengünstige Weise bei niedriger Temperatur kontaktierbar sind. Diese Kontaktierung sollte kostengünstige Materialien und herkömmliche Geräte verwenden.
  • Die Lösung dieser Aufgabe gelingt mit dem Chipverbund gemäß Anspruch 1 sowie dem Verfahren gemäß Anspruch 8. Bevorzugte Ausführungsformen und Verfahrensvarianten ergeben sich aus den jeweiligen Unteransprüchen.
  • In ihrem ersten Aspekt betrifft die Erfindung also einen Chipverbund mit einem auf einem Substrat angeordneten Halbleiterchip. Auf der vom Substrat abgewandten Oberfläche des Halbleiterchips sind Anschlussflächen ausgebildet, welche über elektrisch leitfähige Kontakte mit Kontaktflächen des Substrates elektrisch leitend kontaktiert sind. Erfindungsgemäß bestehen diese elektrisch leitfähigen Kontakte aus einer erhärteten leitfähigen Masse. Diese Masse wurde in formbarem Zustand zwischen jeweils zusammengehörigen Anschlussflächen und Kontaktflächen aufgetragen.
  • Die Herstellung elektrisch leitfähiger Kontakte mittels einer formbaren leitfähigen Masse, welche später erhärtet, hat den Vorteil, dass sich die formbare Masse beim Auftragen den Außenkonturen des Chipverbundes anpasst. Die elektrisch leitfähigen Kontakte verlaufen daher sehr eng am Chipverbund und stehen kaum über diesen über. Entsprechend wenig nimmt die Höhe des Chipverbundes durch die elektrisch leitfähigen Kontakte zu. Da die elektrisch leitfähige Masse, abhängig von der Ausbildung des Halbleiterchips und des Substrates im Chipverbund, nur einige μm bis einige 10 μm dick sein muss, kann gegenüber der Kontaktierung im Drahtbondverfahren mit Bogenhöhen zwischen 100 und 180 μm erheblich an Höhe eingespart werden. Sollen Halbleiterchip und elektrisch leitende Kontakte zum Schutz mit einer Abdeckung versehen werden, kann diese Abdeckung im Falle des erfindungsgemäßen Chipverbundes deutlich dünner ausgebildet sein als im Falle von Chipverbünden mit Bonddraht-Kontaktierung. Bei einer Abdeckung mit UV- oder thermisch härtbaren Kunststoffen können im Falle des erfindungsgemäßen Chipverbundes ca. 100 μm an Höhe gegenüber der Abdeckung von herkömmlichen Chipverbünden mit Bonddrähten eingespart werden. Wird ein Mold-Verfahren zur Abdeckung verwendet, beträgt die Einsparung beim erfindungsgemäßen Chipverbund immerhin noch etwa 20 μm an Höhe.
  • Ein weiterer Vorteil der Erfindung besteht darin, dass die Herstellung der elektrisch leitfähigen Kontakte bei sehr niedriger Temperatur durchgeführt werden kann. Entsprechend können Ausgangsmaterialien eingesetzt werden, die den Temperaturen der herkömmlichen Bondverfahren nicht standhalten können. Auf diese Weise besitzen die erfindungsgemäßen Chipverbünde einen Preisvorteil gegenüber herkömmlichen Chipverbünden, da die temperaturempfindlichen Ausgangsmaterialien in der Regel weniger teuer sind als temperaturstabilere Materialien.
  • Auch der Durchsatz bei der Herstellung der erfindungsgemäßen Chipverbünde kann gegenüber herkömmlichen Verbünden gesteigert werden, da alle elektrisch leitfähigen Kontakte zwischen den Anschlussflächen des Halbleiterchips und den Kontaktflächen des Substrates im erfindungsgemäßen Chipverbund im selben Arbeitsschritt hergestellt werden können. Selbstverständlich ist es ebenfalls möglich, die elektrisch leitfähigen Kontakte mehrerer Chipverbünde gleichzeitig herzustellen.
  • Als formbare Masse zur Herstellung der elektrisch leitfähigen Kontakte kann beispielsweise ein mit leitfähigen Partikeln dotierter Kunststoff oder ein Lot verwendet werden. Derartige Materialien sind auf dem Gebiet der Halbleitertechnologie grundsätzlich bekannt. Zweckmäßig wird die Konsistenz der formbaren Masse so gewählt, dass sie einerseits gut auftragbar ist, andererseits aber nicht zu dünnflüssig, um ein Abreißen der elektrisch leitfähigen Verbindung zwischen Anschlussfläche des Halbleiterchips und Kontaktfläche des Substrates zu verhindern. Vorzugsweise wird die elektrisch leit fähige formbare Masse so zähflüssig wie möglich gewählt, so dass sie nicht unbeabsichtigt verläuft, sich aber dennoch gut auftragen lässt.
  • Besonders gut eignet sich die erfindungsgemäße Kontaktierungstechnik für dünne Halbleiterchips. Hier ist die Stufe, welche von der leitfähigen Masse zwischen der Chipoberfläche und den Kontaktflächen des Substrates zu überbrücken ist, relativ gering. Der elektrisch leitfähige Kontakt aus der leitfähigen Masse kann entsprechend sehr dünn ausgebildet werden, ohne dass die Gefahr besteht, dass die Verbindung zwischen Anschluss- und Kontaktflächen abreißt. Größere Höhenunterschiede müssen mit entsprechend dickeren elektrisch leitenden Kontakten überbrückt werden. Selbst in einem solchen Fall ist jedoch die Gesamthöhe des Chipverbundes immer noch deutlich geringer als bei der Verwendung von Bonddrähten zur Kontaktierung.
  • Die Anschlussflächen des Halbleiterchips können prinzipiell auf im Stand der Technik übliche Weise ausgebildet sein. Bevorzugt ist es jedoch, die Anschlussflächen des Halbleiterchips gegenüber herkömmlichen Anschlussflächen zu vergrößern. Die Größe der Anschlussflächen auf der Chipoberfläche liegt also zweckmäßig bei über 100 × 100 μm. Dies kann beispielsweise dadurch erreicht werden, dass auf der Chipoberfläche, welche vom Substrat abgewandt ist, eine zusätzliche Metallisierungsebene aufgebracht wird, in welcher die Anschlussflächen ausgebildet sind.
  • Auch als Substrate zur Aufnahme des Halbleiterchips können grundsätzlich alle im Stand der Technik üblichen Substrate verwendet werden. Ein geeignetes Substrat ist beispielsweise ein metallischer Anschlussrahmen, auf welchem der Halbleiterchip auf im Stand der Technik übliche Weise befestigt wird. Auch die Ausbildung der Kontaktflächen im Anschlussrahmen kann auf herkömmliche Weise erfolgen.
  • Ein weiteres Beispiel für ein geeignetes Substrat ist ein Kunststoffträger, welcher mit einer Metallschicht kaschiert ist, in der die Kontaktflächen ausgebildet sind. Zweckmäßig ist der Halbleiterchip dabei auf der Kunststofffläche angeordnet, und die Kontaktierung zu den Kontaktflächen in der Metallschicht erfolgt über Durchgangsöffnungen, welche im Kunststoffträger angebracht sind. Derartige Chipverbünde sind beispielsweise von Chipkartenmodulen bekannt. Im Rahmen der Erfindung können auch solche Kunststoffträger eingesetzt werden, welche für die herkömmlichen Kontaktierungstechniken wegen ihrer Temperaturempfindlichkeit nur schlecht geeignet waren. Als Beispiel eines erfindungsgemäß geeigneten Substrats kann ein Kunststoffträger aus glasfaserverstärktem Epoxidharz genannt werden, welcher mit einer Metallschicht aus Kupfer versehen ist.
  • Die Herstellung der elektrisch leitfähigen Kontakte im erfindunsgemäßen Chipverbund erfolgt bevorzugt mit Hilfe eines Dispens-, Druck- oder Stempelverfahrens. Diese Verfahren sind im Bereich der Halbleitertechnologie grundsätzlich bekannt. Alle Verfahren ermöglichen das positionsgenaue Auftragen einer Masse auf einen Untergrund. Im Rahmen der Erfindung werden diese Verfahren dazu benutzt, durch Aufbringen einer formbaren leitfähigen Masse eine Verbindung zwischen den Anschlussflächen auf einer Halbleiterchipoberfläche und den jeweils zugehörigen Kontaktflächen auf einem Substrat herzustellen. Beispiele für erfindungsgemäß geeignete leitfähige formbare Massen sind mit leitfähigen Partikeln dotierte härtbare Harzsysteme oder formbare Lotmassen. Die Härtung der aufgetragenen Masse erfolgt auf im Stand der Technik übliche Weise. Geeignet sind z.B. solche Massen, welche nach dem Auftragen von selbst aushärten, oder solche Massen, welche durch Bestrahlen mit ultraviolettem Licht oder ähnlichem oder durch Temperaturerhöhung aushärten.
  • Wie bereits erwähnt, ist es bevorzugt, alle elektrisch leitfähigen Kontakte eines Chipverbundes in einem Arbeitsschritt herzustellen. Gegebenenfalls können auch die elektrisch leitfähigen Kontakte mehrerer Chipverbünde gleichzeitig ausgeführt werden. Um die formbare Masse an denjenigen Stellen applizieren zu können, an welchen die elektrisch leitenden Kontakte ausgebildet werden sollen, kann beispielsweise eine Lochmaske verwendet werden. In denjenigen Bereichen, in welchen die formbare Masse auf den Chipverbund aufgetragen werden soll, sind Öffnungen vorhanden, während der restliche Bereich frei von Durchgangsöffnungen ist. Auf diese Weise können die elektrisch leitfähigen Kontakte zwischen Halbleiterchip und Substrat sehr genau und mit äußerst hoher Geschwindigkeit erzeugt werden.
    •
  • Die Erfindung soll nachfolgen anhand von Zeichnungen näher erläutert werden. Darin zeigen schematisch
  • 1 einen erfindungsgemäßen Chipverbund in Draufsicht;
  • 2 den Chipverbund gemäß 1 im Querschnitt entlang der Linie A-A;
  • 3a und 3b Halbleiterchips zur Verwendung im erfindungsgemäßen Chipverbund in Draufsicht und
  • 4 eine Lochmaske zur Verwendung im erfindungsgemäßen Verfahren.
  • 1 zeigt einen erfindungsgemäßen Chipverbund 1 mit einem Halbleiterchip 3, welcher auf einem Substrat 2 befestigt ist. Das Substrat 2 besteht aus einem Kunststoffträger aus glasfaserverstärktem Epoxid, welches mit einer Metallschicht aus Kupfer kaschiert ist. In der Metallschicht sind einzelne Kontaktflächen 7 ausgebildet. Der Aufbau des Substrats ist 2 zu entnehmen. Dort ist der Kunststoffträger mit dem Bezugszeichen 9 und die Metallschicht mit 10 bezeichnet.
  • Die elektrisch leitenden Kontakte 6 zwischen den Anschlussflächen 5 auf der Oberseite 4 des Halbleiterchips 3 sowie den einzelnen Kontaktflächen 7 des Substrates 2 sind erfindungsgemäß mit Hilfe einer erhärteten leitfähigen Masse ausgebildet. Die leitfähige Masse ist in formbarem Zustand zwischen den Anschlussflächen 5 und den jeweils zugehörigen Kontaktflächen 7 aufgetragen worden. Um den Zugang zu den Kontaktflächen 7 zu ermöglichen, sind im Kunststoffträger 9 Durchgangsöffnungen 11 eingebracht, welche mit der formbaren Masse ausgefüllt sind. Die formbare Masse schmiegt sich an die Oberflächen von Halbleiterchip 3 und Substrat 2 an. Dadurch besitzen die elektrisch leitfähigen Kontakte 6 eine geringe Höhe und stehen nur wenig über die Oberfläche des Substrates 2 und die Oberfläche 4 des Halbleiterchips 3 über. Der erfindungsgemäße Chipverbund 1 besitzt deshalb eine sehr geringe Höhe.
  • 3a zeigt eine Draufsicht auf den Halbleiterchip 3, welcher im Chipverbund 1 gemäß 1 und 2 verwendet wird. Die Anschlussflächen 5 sind hier in einer Metallschicht 8 ausgebildet, welche auf der Oberfläche 4 des Halbleiterchips 3 aufgebracht ist. Die Kontaktflächen 5 sind größer als bei herkömmlichen Halbleiterchips üblich. Sie besitzen eine Größe von deutlich über 100 × 100 μm.
  • 3b zeigt die Ausgestaltung einer Oberfläche 4 eines herkömmlichen Halbleiterchips 3, in welchem die Kontaktflächen 5 eine Größe von weniger als 100 × 100 μm besitzen. Auch ein derartiger Halbleiterchip kann im erfindungsgemäßen Chipverbund eingesetzt werden. Bevorzugt ist jedoch die Verwendung eines Halbleiterchips mit vergrößerten Kontaktflächen 5, wie er beispielhaft in 3a dargestellt ist.
  • 4 zeigt eine Lochmaske 12, welche bei der Herstellung eines Chipverbundes gemäß 1 und 2 eingesetzt werden kann. Dort, wo im Chipverbund 1 elektrisch leitfähige Kontakte 6 ausgebildet werden sollen, sind in der Lochmaske 12 Öff nungen 13 vorhanden. Die Lochmaske 12 kann als Showerkopf in einem Dispenser verwendet werden, der wiederum zur Herstellung der elektrisch leitfähigen Verbindungen 6 benutzt wird. Dabei wird der Showerkopf des Dispensers oberhalb des Halbleiterchips angeordnet, so dass die Öffnungen 13 entsprechend zu den herzustellenden elektrisch leitenden Kontakten 6 ausgerichtet sind. Anschließend wird die formbare elektrisch leitfähige Masse durch die Öffnungen 13 auf den Chipverbund 1 appliziert.

Claims (11)

  1. Chipverbund (1) mit einem Substrat (2) mit Durchgangsöffnungen (11), die von einer ersten Ebene des Substrats (2) zu einer zweiten, der ersten Ebene gegenüber liegenden Ebene führen, einem Halbleiterchip (3), der auf einer Oberfläche des Substrats (2) in einer der Ebenen angeordnet ist, wobei der Halbleiterchip (3) auf seiner vom Substrat (2) abgewandten Oberfläche Anschlussflächen (5) aufweist, die durch elektrisch leitfähige, einstückige, durch die Durchgangsöffnungen (11) geführte Kontakte (6) mit metallischen Kontaktflächen (7), die auf der Oberfläche des Substrats (2) in der anderen Ebene ausgebildet sind, elektrisch leitend kontaktiert sind, wobei die elektrisch leitfähigen Kontakte (6) aus einer erhärteten leitfähigen Masse bestehen, welche in formbarem Zustand zwischen jeweils zusammengehörigen Anschlussflächen (5) und Kontaktflächen (7) aufgetragen wurde.
  2. Chipverbund gemäß Anspruch 1, wobei die elektrisch leitfähigen Kontakte (6) aus einem mit leitfähigen Partikeln dotierten Kunststoff oder aus einem Lot bestehen.
  3. Chipverbund gemäß Anspruch 1 oder 2, wobei die Anschlussflächen (5) in einer auf der Chipoberfläche (4) angeordneten Metallschicht (8) ausgebildet sind und insbesondere eine Größe von mehr als 100 × 100 μm besitzen.
  4. Chipverbund gemäß einem der Ansprüche 1 bis 3, wobei die Kontaktflächen (7) in einem metallischen Anschlussrahmen ausgebildet sind.
  5. Chipverbund gemäß einem der Ansprüche 1 bis 3, wobei die Kontaktflächen (7) in einer auf einem Kunststoffträger (9) aufgebrachten Metallschicht (10) ausgebildet sind.
  6. Chipverbund gemäß Anspruch 5, wobei der Halbleiterchip (3) auf einem Kunststoffträger (9) befestigt ist und die elektrisch leitfähigen Kontakte (6) über Durchgangsöffnungen (11) im Kunststoffträger (9) mit den Kontaktflächen (7) in der Metallschicht (10) verbunden sind.
  7. Chipverbund gemäß Anspruch 5 oder 6, wobei der Kunststoffträger (9) aus glasfaserverstärktem Epoxidharz und die Metallschicht (10) aus Kupfer besteht.
  8. Verfahren zur Herstellung eines Chipverbundes (1) gemäß einem der Ansprüche 1 bis 7, wobei die elektrisch leitfähigen Kontakte (6) in einem Dispens-, Druck- oder Stempelverfahren einstückig erzeugt werden.
  9. Verfahren gemäß Anspruch 8, wobei die elektrisch leitfähigen Kontakte (6) durch Aufbringen eines mit leitfähigen Partikeln dotierten, härtbaren Harzsystems oder einer formbaren Lotmasse hergestellt werden.
  10. Verfahren gemäß Anspruch 8 oder 9, wobei alle elektrisch leitfähigen Kontakte (6) eines Chipverbundes (1) in einem Arbeitsschritt erzeugt werden.
  11. Verfahren gemäß Anspruch 10, wobei die formbare Masse für die elektrisch leitfähigen Kontakte (6) durch eine Lochmaske (12) aufgebracht wird.
DE2000114299 2000-03-23 2000-03-23 Chipverbund und Verfahren zu dessen Herstellung Expired - Fee Related DE10014299B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000114299 DE10014299B4 (de) 2000-03-23 2000-03-23 Chipverbund und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000114299 DE10014299B4 (de) 2000-03-23 2000-03-23 Chipverbund und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10014299A1 DE10014299A1 (de) 2001-10-04
DE10014299B4 true DE10014299B4 (de) 2005-12-01

Family

ID=7635958

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000114299 Expired - Fee Related DE10014299B4 (de) 2000-03-23 2000-03-23 Chipverbund und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE10014299B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19539181A1 (de) * 1995-10-20 1997-04-24 Ods Gmbh & Co Kg Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE19809073A1 (de) * 1998-03-04 1999-09-16 Orga Kartensysteme Gmbh Chipmodul und Verfahren zur Herstellung einer Chipkarte
DE19845296A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zur Kontaktierung eines Schaltungschips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19539181A1 (de) * 1995-10-20 1997-04-24 Ods Gmbh & Co Kg Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE19809073A1 (de) * 1998-03-04 1999-09-16 Orga Kartensysteme Gmbh Chipmodul und Verfahren zur Herstellung einer Chipkarte
DE19845296A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zur Kontaktierung eines Schaltungschips

Also Published As

Publication number Publication date
DE10014299A1 (de) 2001-10-04

Similar Documents

Publication Publication Date Title
DE10310617B4 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
EP1186035A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
EP1269450B1 (de) Bauelement mit beschriftung
DE3937996A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE69832104T2 (de) Verbindung durch Aufbringen eines dem Relief entsprechenden viskosen Produktes
DE3810899C2 (de)
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
EP1649412A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE1956501B2 (de) Integrierte Schaltungsanordnung
WO2024079183A1 (de) Verfahren zum herstellen eines bauelements und bauelement
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE19539181A1 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE10014299B4 (de) Chipverbund und Verfahren zu dessen Herstellung
EP0996979A2 (de) Gehäuse für zumindest einen halbleiterkörper
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
DE19809073A1 (de) Chipmodul und Verfahren zur Herstellung einer Chipkarte
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE10327515B4 (de) Verfahren zum Herstellen eines substratbasierten IC-Packages
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE19600388C2 (de) Chipkarte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee