DE3107868A1 - Leiterplatte und verfahren zu ihrer herstellung - Google Patents
Leiterplatte und verfahren zu ihrer herstellungInfo
- Publication number
- DE3107868A1 DE3107868A1 DE19813107868 DE3107868A DE3107868A1 DE 3107868 A1 DE3107868 A1 DE 3107868A1 DE 19813107868 DE19813107868 DE 19813107868 DE 3107868 A DE3107868 A DE 3107868A DE 3107868 A1 DE3107868 A1 DE 3107868A1
- Authority
- DE
- Germany
- Prior art keywords
- electronics block
- carrier plate
- tracks
- printed circuit
- contact tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
- H05K2203/1469—Circuit made after mounting or encapsulation of the components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
Description
- Leiterplatte und Verfahren zu ihrer Herstellung
- Die Erfindung betrifft eine Leiterplatte und ein Verfahren zu ihrer Herstellung, insbesondere Leiterplatten kleiner Abmessung.
- In der DE-PS 16 91 761 ist eine Schaltungsanordnung dargestellt. Diese Anordnung besteht aus einer isolierenden Trägerplatte, die mit Leitbahnen versehen ist. Zentrisch auf der Trägerplatte ist ein das elektrische Bauelement umschließender, die großflächigen Anschlußkontakte frei lassender Abschlußkörper angeordnet, dessen Querschnitt dem der Aussparungen der gedruckten Schaltungeplatte entspricht. Der Abschlußkörper ist dabei so ausboblldet, daß beim Eindrücken des Absohlußkörpers in die Aussparung eine Erweiterung an der Stirnfläche des Abschlußkörpers aus der Aussparung an der Unterseite der Schaltungsplatte austritt und den Abechlußkörper druckknopf- und korkenartig haltert, so daß hierdurch die Abschlußkontakte auf der Trägerplatte gegen die Anschlußkontakte auf der Schaltungsplatte unter Bildung elektrisch leitender Verbindungen fest angepreßt sind. Dadurch erhält man eine sich selbst justierende und selbst kontaktierende Anordnung mit haltbaren Verbindungen zwischen der Trägers und der Schaltungsplatte.
- Nachteilig bei dieser Einrichtung ist, daß mit großem fertigungstechnischen Aufwand gearbeitet werden muß. Der notwendige Platzbedarf ist ebenfalls groß, da unterhalb und oberhalb der Schaltungsplatte Raum benötigt wird.
- Weiterhin ist diese Anordnung nicht universell für andere Elektronikblöcke einsetzbar.
- Die DE-OS 26 25 383 bezieht sich auf eine Schaltungspackung mit mindestens einer integrierten Schaltung, auf ein Verfahren zur Herstellung eines Verbindungsträgers und auf ein Verfahren zum Zusammenbau einer Schaltung packung. Die Schaltungapackung besteht aus einem Packungsrahmen, der Anschlußleiter enthält, einem Verbindungs träger, welcher ein Substrat aus Halbleitermaterial enthält und der auf seiner Oberfläche Verbindungsleiter trägt. die mit ihrem einen Ende an einen der Anschlußleiter angeschlossen sind, während das jeweils andere Ende mit den Anschlüssen der integrierten Schaltung koppelbar ist. Die Verbindungsleiter können auf das Substrat des Verbindungsträgers durch Sputtern aufgebracht sein und ihre inneren Enden besitzen vorzugsweise Kontaktepitzen, welche dle Kontaktstellen oder die äußeren Anschlüsse der integrierten Schaltungschips zu durchbohren vermögen. Die notwendigen Kontaktapitzen und die notwendigen Vertiefungen auf der integrierten Schaltung werden durch Atzen hergestellt Nach Prüfung des integrierten Schaltungsträgerchips werden die Kontaktstellen mittels Ultraschall-Schweißsonden festgeschweißt.
- Nachteilig bei dieser Anordnung ist ebenfalls der große fertigungstechnische Aufwand und der Montageaufwand, der bedingt ist durch die Herstellung und Montage der einzelnen Teile der Schaltungepackung, wie Packungsrehmen, Verbindungsträger und integrierte Schaltung. Das Herstellen der Kontaktapitzen iet, bedingt durch das Atzen und anschließende Bedampfen des Siliziumträgers, sehr kompliziert und zeitaufwendig. Diese Art der Schaltungspackung ist daher nur für geringe Stückzahlen geeignet und läßt keine Großeerienfertigung zu.
- In der DE-OS 27 03 368 ist ein elektronisches Modul und ein Verfahren zu seiner Herstellung beschrieben, Hierbei wird eine erste flexible gedruckte Schaltung auf die Oberseite eines perforierten flexiblen Bandes aufgebracht.
- Dabei besitzt die Schaltung mehrere flexible innere Anschlußleiterabschnitte, die über die Einsetzöffnung hinausragen. Außerdem schließt die Schaltung an mehrere flexible äußere Anechlußleiterabschnitte an. die sich über Anschlußöffnungen erstrecken. Ein Halbleiterbauteil mit einer integierten Schaltung wird über die Einserzöffnung gesetzt und ist mit mehreren Leiterflächen versehen, die zum Anschluß an die Anschlußleiterabschnitte der gedruckten Schaltung dienen. Die Anschlußleiterabachnitte befinden sich in präziser Ausrichtung zu den Leiterflächen der integrierten Schaltung, so daß eine Verbindung durch Verfahren zum Ankoppeln gleichzeitig mehrerer Leitungen, wie Löt- und Wrmedruckvorfahren möglich ist. Eine Verbindung mit leitenden Epoxydmaterialien ist ebenfalls möglich. Auf diese Weise ist die Herstellung von mehrschichtigen flexiblen Bändern, die alle notwendigen Bauteile enthalten, möglich.
- Hierbei ist ebenfalls der hohe fertigungstechnische Aufwand, der mit der Herstellung und Verbindung der Leiterzüge auftritt, von Nachteil. Weiter ist die Stabilität und Kontekeicherheit des Moduls auf Grund der flexiblen Bänder nicht gewährleistet.
- Zweck der Erfindung ist es, in einem Arbeitsgang die Leiterzüge aufzubringen und gleichzeitig den Elektronikblock zu kontaktieren.
- Der Erfindung liegt die Aufgabe zugrunde, eine Leiterplatte und ein Verfahren zu ihrer Herstellung zu schaffen, das mit geringem technischen Aufwand das Aufbringen der Leiterzüge bis zu den Bondinseln des Elektronikblocks einfach und störunanfällig ohne Bonden ermöglicht.
- Erfindungsgemäß wird dies dadurch erreicht, daß die Oberfläche des Elektronikblocks mit den darauf ausgebildeten Bondinseln in einer Ebene mit der Oberfläche der Träger~ platte angeordnet ist und daß die auf der Trägerplatte aufgebrachten Kontaktbahnen in dieser Ebene durchgängig mit den Bondinseln des Elektronikblocks verbunden sind.
- Im zugehörigen erfindungsgemäßen Verfahren wird der Elektronikblock in der, in der Trägerplatte, vorgesehenen Einsenkung formschlüssig oder mittels eines Mediums befestigt.
- Die Oberflächen der Trägerplatte und des Elektronikblockes bilden eine durchgehende ebene Oberfläche, auf die anschließend das Aufbringen der Kontaktbahnen erfolgt. Die Kontaktbahnen werden dabei bis auf die Bondinseln des Elektronikblocks verbindend aufgebracht.
- In einer weiteren etwas abgewandelten Form des erfindungsgemäßen Verfahrens bilden die Oberfläche einer bereits mit Kontaktbahnen versehenen Trägerplatte und die Oberfläche des Elektronikblocks wiederum eine durchgehende, formschlüssige, ebene Oberfläche. Anschließend erfolgt das Aufbringen von Anschlußkontaktbahnen ohne Unterbrechung von den Enden der vorhandenen Kontaktbahnen durchgehend bis auf die Bondinseln des Elektronikblocks.
- Die Befestigung des lektronikblocks erfolgt durch Verkleben oder Vergießen an den Seitenkanten derart, daß der Spalt zwischen Trägerplatte und Elektronikblock geschlossen wird.
- Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In der zugehörigen Zeichnung ist eine Ausführungsform der erfindungegemäßen Leiterplatte im Schnitt dargestellt.
- Die als Leiterplatte ausgebildete. Trägerplatte 1 (Substratplatte) ist aus einem isolierenden Material hergestellt.
- Sie kann bspw. ein Keramikaubetrat sein und je nach Verwendungszweck in den verschiedensten geometrischen Formen ausgeführt sein. In der Trägerplatte 1 ist eine Einsenkung 2 bzw. ein Durchbruch vorgesehen, in welcher ein Elektronikblock 3, der bspw. ein Feetkörperschaltkreis sein kann, angeordnet ist. Die Oberfläche 4 des Elektronikblocks 3 mit den darauf ausgebildeten Bondinseln 5 liegt in einer Ebene mit der Oberfläche 6 der Trägerplatte 1. Dabei sind die auf der Trägerplatte 1 aufgebrachten Kontaktbahnen 7 in dieser Ebene durchgängig mit den Bondinseln 5 verbunden.
- Im folgenden sollen die erfindungsgemäßen Verfahren zur Herstellung der beschriebenen Leiterpiatte näher erläutert werden.
- In die Trägerplatte 1 wird eine Einsenkung 2 eingebracht, wobei der ausgeschnittene Teil 8 um den Betrag der Dicke des Elektronikblocks 3 aus der Trägerplatte 1 herausgedrückt wird. In einer weiteren Ausführungsform wird der ausgeschnittene Teil 8 vollständig aus der Trägerplatte 1 herausgedrückt, so daß ein Durchbruch entsteht. Weiterhin kann bei der Herstellung der Trägerplatte 1 der Durchbruch bereits eingearbeitet sein. Die Einsenkung 2 oder der Durchbruch sind in ihren Abmessungen so gehalten, daß einmal der Elektronikblock 3 positioniert und zum anderen in einer Ebene mit der Trägerplatte 1 liegt. In der Einsenkung 2 bzw. im Durchbruch der Trägerplatte 1. wird der Elektronikblock 3 formschlüssig durch Verkleben bzw. durch Vergießen der Seitenkanten derart befestigt, daß der Spalt zwischen Trägerpiatte 1 und Elektronikblock 3 geschlossen wird.
- Das Verbinden erfolgt durch einen Kleber 9 bzw. eine Vergußmasse. Der Elektronikblock 3 wird dabei so veL-klebt, daß seine Oberfläche 4 mit den darauf ausgebildeten Bondinseln 6 in einer Ebene mit der Trägerplatte 1 angeordnet ist, eingeschlossen in diese Ebene sind die ausgebildeten Bondinseln 5. die auch als Bondhügel ausgebildet sein können1 wie sie bei der Filmcarriertechnik üblich sind. Als nächster Schritt erfolgt das Aufbringen der Kontaktbahnen 7 auf die Trägerplatte 1. Dabei werden die Kontaktbahnen 7 durch verschiedene bekannte Verfahren wie Siebdruck, Tampondruck, Sputtern, Bedampfen u. a. in einem Arbeitsgang auf Bondlnsoln 5 und Trägerplatte 1 aufgebracht und dienen gleichzeitig als Leiterzüge. Damit entfällt das in anderen Verfahren aufwendige Kontaktieren des Elektronikblocks 3 durch bspw. Bondern, Löten oder Schweißen. Für die Druckverfahren eignen sich die bekannten Druckpasten (Basis Gold, Silber-Palladium1 Kupfer, Graphit), Loltlacke, Leitkleber, die entsprechend dem Subatratmaterial modifiziert sein müssen. Das beschriebene Verfahren kann in einer etwas abgewandelten Form bei einer bereits als Leiterplatte ausgebildeten Trägerplatte 1, die an ihrer Oberfläche 6 bereits Kontaktbahnen bzw. Leiterzüge aufweist, ebenfalls angewendet werden. Diese Kontaktbahnen werden nach bekannten Verfahren bereits vorher erzeugt. In diese fertige Leiterpiatte wird ebenfalls eine Einsenkung 2 bzw, ein Durchbruch eingebracht, in welcher der Elektronikblock 3 wieder so verklebt oder vergossen wird, daß die Oberfläche 4 des Elektronikblocks 3 mit den darauf ausgebildeten Bondinseln 6 in einer Ebene mit der Trögerpiatte 1 liegt. wobei in dieser Ebene wiederum die ausgebildeten Bondinseln 6 eingeschlossen sind. Nun erfolgt praktisch nur das Aufbringen der Anschlußkontakte.
- bahnen 10 ohne Unterbrechung von den Enden der vorhandenen Kontaktbahnen auf die Bondinseln 6 durch Drucken, Sputtern oder ander@ Verfahr@n, es wird also eine einfache Verbindung von Kontaktbahnen 7 und Bondinseln 6 dee Elektronikblocks 3 geschaffen. Bei der weiteren V@rarbettung der Leiterplatte kann das Kontaktieren der diskreten Bauelemente auf die Leiterplatte bepw. durch Löten, Kleben oder mit Hilfe von Connektorgummi erfolgen.
- Mit der erfindungsgemäßen Leiterpiatte und den dazu angeführten Verfahren zu ihrer Herstellung wird mit geringem technischen Aufwand eine einfache Verbindung von Leiterplatte und Elektronikblock gesch@ffen. Aufwendige Verfahren zum Kontaktieren des Elektronikblocks wie bapw, die ganzen Bondvorfahron, Löten oder Schweißen werden vermi@den.
- Die Herstellung der Leiterpiatte mit ihren Verbindungen wird durch das einfache Aufbringen der Leiterzoge unkomplizierter und störunanfälliger. Der gesamte Grundfondaufwand wird beim erfindungsgemäßen Verfahren wesentlich geringer. da sich das angewandte fotolithografische Verfahren wesentlich vereinfacht und das galvanische Aufbringen der Leiterzüge vollkommen entfällt. Damit verbunden ist die Einsparung von Kupfer. Ein weiterer Vorteil ist der geringe Zeitaufwand zur Herstellung der erfindung gemäßen Leiterplatten.
- Leerseite
Claims (4)
- Patentanspruch Leiterpiatte, insbesondere Leiterplatten kleiner Abmessung, bei der in einer, in der Leiterplatte eingebrachten Einsenkung ein Elektronikblock in Form eines Festkörperschaltkreises angeordnet ist, dadurch gekennzeichnet, daß die Oberfläche (4) des Elektronikblocks (3) mit den darauf ausgebildeten Bondinseln (5) in einer Ebene mit der Oberfläche (6) der Trägerplatte (1) angeordnet ist und daß die auf der Trägerplatte (1) aufgebrachten Kontaktbahnen (7) in dieser Ebene durchgängig mit den Bondinseln (5) des Elektronikblocks (3) verbunden sind.
- 2. Verfahren zum Herstellen von Leiterplatten nach Anspruch 1, bei dem das Aufbringen der Leiterzüge durch Drucken, Sputtern oder ähnliche an sich bekannte Verfahren erfolgt, dadurch gekennzeichnet. daß der Elektronikblock (3) in der, in der Trägerplatte (1), vorgesehenen Einsenkung (2) formschlüssig oder mittels eines Mediums so befestigt wird, daß die Oberfläche (4; 6) der Trägerplatte (1) und ds Elektronikblocks (3) eine durchgehende ebene Oberfläche bilden und anschließend das Aufbringen der Kontaktbahnen (7) auf die Trägerplatte (1) erfolgt, wobei die Kontaktbahnen (7) bis auf die Bondinseln (5) des Elektronikblocks (3) verbindend aufgebracht werden.
- 3. Verfahren zum Herstellen von Leiterplatten nach Anspruch 1, bei dem das Aufbringen der Leiterzüge durch Drucken, Sputtern oder ähnliche an sich bekannte Verfahren erfolgt, dadurch gekennzeichnet, daß die Oberfläche (6) der bereits mit Kontaktbahnen versehenen Trägerplatte (1) und die Oberfläche (4) des Elektronikblocks (3) wiederum eine durchgehende, formechlüssige, ebene Oberfläche bilden und anschließend das Aufbringen von Anschlußkontaktbahnen (10) ohne Unterbrechung von den Enden der vorhandenen Kontaktbahnen durchgehend bis auf die Bondinseln (5) des Elektronikblocks (3) erfolgt.
- 4. Verfahren zum Herstellen von Leiterplatten nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die Befestigung des Elektronikblocke (3) durch Verkleben oder Vergießen an den Seitenkanten derart erfolgt, daß der Spalt zwischen Trägerplatte {1) und Elektronikblock (3) geschlossen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD22214180A DD151250A1 (de) | 1980-06-25 | 1980-06-25 | Leiterplatte und verfahren zu ihrer herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3107868A1 true DE3107868A1 (de) | 1982-01-21 |
Family
ID=5524958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813107868 Withdrawn DE3107868A1 (de) | 1980-06-25 | 1981-03-02 | Leiterplatte und verfahren zu ihrer herstellung |
Country Status (2)
Country | Link |
---|---|
DD (1) | DD151250A1 (de) |
DE (1) | DE3107868A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3409146A1 (de) * | 1984-03-13 | 1985-09-19 | Siemens AG, 1000 Berlin und 8000 München | Optoelektronisches mudul |
EP0210560A2 (de) * | 1985-07-27 | 1987-02-04 | GRUNDIG E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig holländ. Stiftung & Co. KG. | Verfahren zum Einlöten einer integrierten Schaltung in eine Leiterplatte |
EP0297236A2 (de) * | 1987-06-25 | 1989-01-04 | WABCO Vermögensverwaltungs-GmbH | Leiterplatte |
DE19520676A1 (de) * | 1995-06-07 | 1996-12-12 | Deutsche Telekom Ag | Hybridschaltung und Verfahren zur Herstellung derselben |
DE19539181A1 (de) * | 1995-10-20 | 1997-04-24 | Ods Gmbh & Co Kg | Chipkartenmodul sowie entsprechendes Herstellungsverfahren |
-
1980
- 1980-06-25 DD DD22214180A patent/DD151250A1/de not_active IP Right Cessation
-
1981
- 1981-03-02 DE DE19813107868 patent/DE3107868A1/de not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3409146A1 (de) * | 1984-03-13 | 1985-09-19 | Siemens AG, 1000 Berlin und 8000 München | Optoelektronisches mudul |
EP0210560A2 (de) * | 1985-07-27 | 1987-02-04 | GRUNDIG E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig holländ. Stiftung & Co. KG. | Verfahren zum Einlöten einer integrierten Schaltung in eine Leiterplatte |
EP0210560A3 (de) * | 1985-07-27 | 1987-05-27 | GRUNDIG E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig holländ. Stiftung & Co. KG. | Verfahren zum Einlöten einer integrierten Schaltung in eine Leiterplatte |
EP0297236A2 (de) * | 1987-06-25 | 1989-01-04 | WABCO Vermögensverwaltungs-GmbH | Leiterplatte |
EP0297236A3 (de) * | 1987-06-25 | 1990-08-22 | WABCO Vermögensverwaltungs-GmbH | Leiterplatte |
DE19520676A1 (de) * | 1995-06-07 | 1996-12-12 | Deutsche Telekom Ag | Hybridschaltung und Verfahren zur Herstellung derselben |
DE19539181A1 (de) * | 1995-10-20 | 1997-04-24 | Ods Gmbh & Co Kg | Chipkartenmodul sowie entsprechendes Herstellungsverfahren |
DE19539181C2 (de) * | 1995-10-20 | 1998-05-14 | Ods Gmbh & Co Kg | Chipkartenmodul sowie entsprechendes Herstellungsverfahren |
Also Published As
Publication number | Publication date |
---|---|
DD151250A1 (de) | 1981-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2554965C2 (de) | ||
DE4241684C2 (de) | Halbleiterbauteilgehäuse | |
DE19724533A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE1591186B1 (de) | Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen | |
EP1393605B1 (de) | Leiterplatte mit mindestens einem elektronischen bauteil | |
EP0016925A1 (de) | Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten | |
DE4446509A1 (de) | Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat | |
DE1915501C3 (de) | Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen | |
DE3442803A1 (de) | Hybridschaltung auf einem flexiblen traegermaterial sowie verfahren zu deren herstellung | |
DE3107868A1 (de) | Leiterplatte und verfahren zu ihrer herstellung | |
DE19627543B9 (de) | Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung | |
DE4129964C2 (de) | Verfahren zur Herstellung einer elektrisch leitenden Befestigung einer integrierten Schaltung auf einer gedruckten Schaltung | |
EP0030335A2 (de) | Elektrische Leiterplatte | |
EP0484756A2 (de) | Widerstandsanordnung in SMD-Bauweise | |
EP0090820B1 (de) | Elektronische dünnschichtschaltung und deren herstellungsverfahren | |
DE4310930A1 (de) | Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte | |
DE3813566A1 (de) | Elektrische verbindung zwischen einer hybridbaugruppe und einer leiterplatte sowie verfahren zur deren herstellung | |
DE2060933C3 (de) | Sockel für ein Halbleiterbauelementgehäuse und Verfahren zu seiner Herstellung | |
DE102019129971A1 (de) | Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik | |
DE4008658C2 (de) | ||
DE3024213C2 (de) | Verfahren zur Herstellung von auf einen Träger aufgebrachten Leiterbahnen | |
DE3320257A1 (de) | Kunststoffolien-wickelkondensator | |
DE1766688B1 (de) | Anordnung mehrerer Plaettchen,welche integrierte Halbleiterschaltungen enthalten,auf einer gemeinsamen Isolatorplatte sowie Verfahren zur Herstellung der Anordnung | |
DE2807874A1 (de) | Mehrlagenverbindungsplatte aus uebereinander angeordneten, doppelt kaschierten leiterplatten | |
DE1591751C3 (de) | Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |