KR100251331B1 - 리드 프레임 및 그것을 이용한 반도체 디바이스 - Google Patents

리드 프레임 및 그것을 이용한 반도체 디바이스 Download PDF

Info

Publication number
KR100251331B1
KR100251331B1 KR1019970022162A KR19970022162A KR100251331B1 KR 100251331 B1 KR100251331 B1 KR 100251331B1 KR 1019970022162 A KR1019970022162 A KR 1019970022162A KR 19970022162 A KR19970022162 A KR 19970022162A KR 100251331 B1 KR100251331 B1 KR 100251331B1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
bonding
wire
peeling
Prior art date
Application number
KR1019970022162A
Other languages
English (en)
Inventor
미쯔히로 마쯔또모
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR100251331B1 publication Critical patent/KR100251331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

수지 반도체를 마운트할 때 가해지는 열 스트레스에 의해 야기되는 본딩 와이어들의 파손을 방지하는 리드 프레임이 제공된다. 본딩 와이어가 접속될 내부 리드의 표면에 도금층에 도포되고 내부 리드(1) 선단부와 본딩 볼 사이에 절연 테이프가 부착되어, 내부 리드(1)와 수지 사이에 필링이 방지되며, 그에 따라 마운팅 중에 가해지는 스트레스에 의해 야기되는 본딩 와이어의 파손이 방지된다. 또한, 이런 리드 프레임 구조를 이용한 반도체 디바이스가 제공된다.

Description

리드 프레임 및 그것을 이용한 반도체 디바이스
본 발명은 리드 프레임(lead frame)에 관한 것이며, 또한 그 리드 프레임을 사용하는 수지 밀봉 반도체 디바이스(resin-sealed semiconductor device)에 관한 것이다.
제6a, b, c도 및 6d도는 각각, 종래의 리드 프레임 예의 평면도, 그것의 내부 리드 부분의 확대 평면도, 이 리드를 이용한 수지 밀봉 반도체 디바이스의 단면도, 및 본딩 와이어와 리드 사이에 형성된 접속부 주위의 부분 확대 단면도이다.
종래에는, 제6a도와 b도에 도시된 바와 같이, 42％ Ni-Fe 합금 또는 구리로 이루어진 리드(1)의 선단부(tip)를 도금하여 본딩 영역으로서 도금층(2)을 형성함으로써 리드 프레임을 형성하였다. 도금층(2)은 리드(1)의 선단부 상에 형성되어 전기적 도전성 및 와이어 본딩의 결합 성능을 확실하게 하는 하부 코트(undercoat)를 제공한다. 이 도금층(2)을 위한 물질로서는 일반적으로 은 도금이 이용된다.
제6c도를 보면, 6c도에 도시된 바와 같이, 리드 프레임 아일랜드(4) 상에 반도체 칩이 마운트되고, 칩 상에 형성된 단자들에 금으로 된 본딩 와이어들(8)이 접속되고, 본드된 부분은 에폭시 수지(7)를 이용하여 밀봉된다. 제6d도에 도시된 바와 같이, 본딩 와이어들(8)과 리드들(1)의 선단부 사이에 형성된 접속 표면들은 도금층(2)으로만 형성된 평탄한 구성(flat configuration)이다.
본딩 와이어의 단부(end portion)이며 리드에 접속되는 본딩 볼 부분(bonding ball portion)은 압착된 형태(crushed shape)로 거기에 접속되어 있는데, 그 압착된 부분은 와이어 부분보다 얇은 형태를 가진다.
제7a, b도 및 c도는 종래의 리드 프레임에서의 문제점을 도시하는 수지 밀봉 반도체 디바이스의 단면도, 및 그것의 A부분에서 박리현상, 즉 필링(peeling)이 발생하는 메커니즘을 도시하는 단면도들이다.
제7a, b 및 c도에 도시된 바와 같이, 종래의 수지 밀봉 반도체 디바이스에서는, 사용자에 의해 반도체가 마운트될 때, 패키지가 수분(moisture)을 흡수하였다면, 열 스트레스에 의해 야기되는 패키지 내부의 수분의 열 팽창에 의해, 수지(7)와 도금층(2) 사이의 경계에서 수분 함유물의 팽창이 발생하며, 이는 리드(1)의 선단부로부터 도금층(2)을 따라 도금층(2)의 표면과 밀봉 수지의 표면 사이에 형성된 면에서 필링이 발생되는 문제를 초래한다.
종래에 수지 밀봉 반도체 디바이스들에서 발생하는 첫 번째 문제는 본딩 와이어들이 파손되어 오픈 접속 불량(open connection failure)을 초래하는 것으로서, 이는 열 스트레스에 의해 야기되는 패키지 내부의 수분 함유물의 팽창 때문에 발생하며, 이는 사용자가 디바이스를 마운트할 때 패키지가 수분을 흡수한 경우에 생긴다.
그 이유는 디바이스가 마운트될 때 그 안에 흡수된 수분 함유물의 팽창이 일반적으로 패키지 내부의 리드 선단부에서 발생하기 때문이다.
리드 선단부 도금 영역은 은 도금 영역인데, 이 영역은 리드 프레임을 수지 밀봉하기 전의 제조 공정 중에 산화된다.
그 결과, 수지와 도금 영역 사이의 경계에서 친밀 접촉(intimate contact)의 열화가 생기며, 이는 수분 함유물 팽창에 의해 수지와 도금층 사이의 경계 상에 필링의 발생을 초래하는데, 그 수분은 디바이스가 마운트될 때 흡수된 것이다.
이 필링은, 제7c도의 라인 P에 의해 도시된 바와 같이, 리드 선단부로부터 도금층을 따라 임의의 방향으로 진행하며 와이어가 얇은 부분인 본딩 볼의 압착된 부분에서 본딩 와이어의 오픈 접속(open connection)을 초래한다.
종래 기술에서의 상기 문제점에 비추어 볼 때, 본 발명의 목적은 사용자 마운팅 특성이 향상된 매우 신뢰성 있는 수지 밀봉 반도체 디바이스를 제공하는 것이다.
본 발명의 상기 목적을 달성하기 위하여, 본 발명에 따른 리드 프레임은 기본적으로 복수의 리드들을 포함하는 리드 프레임에 있어서 리드들 각각에 리드의 선단부와 본딩 와이어가 접속되는 리드의 일부분 사이에 형성된 리드의 일부분의 표면 상에 박리 방지 수단(peel generation preventing means)을 제공하는 기술적 사상을 가진다.
본 발명에서는, 제1도와 제2도에 도시된 바와 같이, 리드(1)의 선단부와 본딩 와이어의 본딩 부분 즉, 본딩 볼 사이에 형성된 리드의 선단부의 표면의 일부분 상에 스토퍼(stopper)로서 작용하는 박리 방지수단(3)을 제공함으로써, 리드(1)의 선단부로부터 발생하는 필링이 박리 방지 수단(3)에서 제지되어 본딩 와이어(8)가 본드된 부분에는 도달하지 않게 된다.
제5도에 도시된 바와 같이, 본딩 볼을 적하 수지(dripped resin)로 도포(coating)함으로써, 리드(1)의 선단부로부터 발생된 필링은 적하 수지(9)와 도금층(2)의 상부 측면을 따라 진행한다. 적하 수지(9)를 도포함으로써, 본딩 볼의 얇은 부분이 보호되어, 본딩 와이어(8)의 필링 부분의 강도는 본딩 와이어가 파손되지 않을 정도로 충분히 크게 된다.
제1a도 내지 제1e도는 본 발명의 제1실시예의 평면도, 부분 확대 평면도, 그것의 단면도, 그리고 본 발명의 제1실시예의 단면도 및 부분 확대 단면도.
제2도는 본 발명의 제1실시예의 효과를 도시하는 단면도.
제3a도 내지 3e도는 본 발명의 제2실시예의 리드 프레임의 평면도, 부분 확대 평면도, 그것의 단면도, 그리고 본 발명의 제2실시예의 단면도 및 부분 확대 단면도.
제4a도 내지 4c도는 본 발명의 제3실시예에 따른 리드 프레임의 리드의 부분 확대 단면도, 그것의 단면도, 및 이 리드 프레임을 이용한 수지 밀봉 반도체 디바이스의 단면도.
제5도는 본 발명의 제3실시예의 효과를 도시하는 단면도.
제6a도는 종래의 리드 프레임 예의 평면도.
제6b도는 그것의 리드 부분의 부분 확대 평면도.
제6c도는 상기 리드 프레임을 이용한 수지 밀봉 반도체 디바이스의 단면도.
제6d도는 본딩 와이어와 리드 사이의 접속 부분의 부분 확대 단면도.
제7a도 내지 7c도는 종래 기술에서의 문제점을 도시하는 수지 밀봉 반도체 디바이스의 단면도, 및 그것의 A부분에서 필링이 발생하는 것을 도시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드 2 : 도금층
3 : 박리 방지 수단(peel generation preventing means)
4 : 리드 프레임 아일랜드 5 : 접착제
6 : 반도체 칩 7 : 수지
8 : 본딩 와이어 9 : 적하 수지(dripped resin)
20 : 리드 선단부 표면 21 : 선단부
22 : 본딩 영역 23 : 본딩 부분
25 : 수지 물질 30 : 리드 프레임
이하 관련 첨부 도면들을 참조하여 본 발명의 실시예를 설명한다.
제1a도 내지 1e도는 본 발명의 리드 프레임의 일 실시예를 도시하는 것으로, 복수의 리드들(1)을 포함하는 리드 프레임(30)에서, 리드들(1) 각각에는, 리드(1)의 선단부와 본딩 와이어(8)가 접속된 리드(1)의 표면의 일부분(20) 사이에 형성된 리드(1)의 일부분의 표면 상에 박리 방지 수단(3)이 제공되어 있다.
본 발명에서는, 박리 방지 수단(3)이 리드 부분(1)의 표면(20)으로부터 돌출되고 본딩 와이어(8)에서 떨어지도록 형성된다.
또한, 본 발명에서는,박리 방지 수단(3)이 수지 물질로 제조될 수 있다.
이하, 본 발명의 실시예를 보다 상세히 설명하겠다.
제1a도 내지 1e도는 본 발명의 제1실시예의 평면도, 부분 확대 평면도, 그것의 단면도, 그리고 본 발명의 제1실시예의 단면도 및 부분 확대 단면도이며, 제2도는 본 발명의 제1실시예의 효과를 도시하는 단면도이다.
제1a도 내지 제1c도에 도시된 바와 같이, 본 발명의 제1실시예에 따른 리드 프레임에서는, 박리 방지 수단(3), 예를 들어, 폴리아미드로 된 절연 테이프(3)가 약 10㎛의 두께를 가진 필름 수지의 중간 접착제(intervening adhesive; 5)에 의해 리드(1)의 선단부(21)의 선단부 표면(20)에 부착된다.
본 발명에 의해 정의되는 박리 방지 수단으로 작용하는 이 절연 테이프(3)는 인접하게 배치된 리드들(1) 사이를 접속시키고 그들이 서로에 대해 안정되게 고정되도록 부착된다. 박리 방지 수단(3)에 대해 리드(1)의 선단부(21)의 반대편에 리드(1)의 표면 상에 형성된 본딩 영역(22)에는, 도금층(2)이 도포된다.
절연 테이프(3)가 부착되는 리드(1)의 선단부(21)의 표면 영역(20)에 도금 영역(2)이 도포되지 않는 이유는, 도금층(2)으로부터 접착제(5)와 절연 테이프(3)로의 불순물 이동을 방지하기 위함이다.
본 발명의 제1실시예에 따른 리드 프레임(30)을 이용한 반도체 디바이스에서는, 제1d도와 1e도에 도시된 바와 같이, 리드(1)의 본딩 영역(22)의 도금층(2)과 반도체 칩(6) 사이에 접속이 이루어지며, 리드(1)의 선단부(21)와 본딩 표면부(22)사이에 접착제(5)에 의해 부착된 절연 테이프(3)가 배치된다.
이 때문에, 제2도에 도시된 바와 같이, 사용자가 마운팅을 수행할 때 그 안에 흡수된 수분 함유물이 팽창에 의해 야기되는 리드(1)의 선단부(20)에서의 필링의 발생을 방지하고 필링이 본딩 부분(23)에 도달하는 것을 방지함으로써 본딩 와이어(8)가 파손되는 것을 방지할 수 있다.
제3a도 내지 3e도는 본 발명의 제2실시예의 리드 프레임의 평면도, 부분 확대 평면도, 그것의 단면도, 그리고 본 발명의 제2실시예의 단면도 및 부분 확대 단면도이다.
본 발명의 제2실시예에 따른 리드 프레임에서는 제3a도 내지 3c도에 도시된 바와 같이, 박리 방지 수단(3), 예를 들어 폴리 아미드로 된 절연 테이프(3)가, 약 10㎛의 두께를 가진 필름 수지의 중간 접착제(5)를 이용하여 리드(1)의 선단부(21)의 표면 영역(20)에 부착되는데, 리드들(1)은 분리되도록 유지되어 있다.
상기와 같이 리드 프레임을 형성하면, 리드들(1) 사이에 박리 방지 수단(3)이 존재하지 않기 때문에, 불순물들이 접착제(5)로 녹아 들어가는 것을 방지하고 도금층으로부터의 이동이 발생하는 것을 방지할 수 있으므로, 리드들(1) 사이의 쇼트 회로 불량(short circuit failure)이 방지된다.
따라서, 박리 방지 수단으로 작용하는 절연 수지 물질이 접착제(5)에 의해 리드(1)에 부착된 영역에 도금층(2)이 존재하는지 여부에 관계없이 문제가 제거된다.
이 배치의 또 다른 특징은 박리 방지 수단(3)을 절연 물질로 제조할 필요가 없다는 것이다.
이 경우, 리드 프레임의 구성은 도금층(2)의 형성 후 절연 테이프(3)을 부착한 다음 절연 테이프(3)와 동시에 리드(1)를 압박함으로써 수행될 수 있다.
상기와 같이 리드 프레임을 형성하면, 제3d도 내지 3e도에 도시된 바와 같이, 본 발명의 제1실시예에서 한 것과 마찬가지로, 사용자가 마운팅을 수행할 때 그 안에 흡수된 수분 함유물의 팽창에 의해 리드(1)의 선단부(20)의 표면에 걸쳐 리드(1)의 필링이 발생하여 본딩 부분 즉, 본딩 볼에 도달하는 것을 방지함으로써 본딩 와이어(8)가 파손되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명에서는, 리드의 선단부에서 필링이 발생한 경우에도, 박리 방지 수단(3)에 의해 필링이 제지되어 필링의 진행이 박리 방지 수단(3)을 지나 본딩 부분(23)에 이르는 것이 방지된다.
또한 본 발명에서는, 박리 방지 수단(3)은 바람직하게는 접착 물질(5)에 의해 리드 부분(1)의 표면에 고정되고, 또한, 박리 방지 수단(3)이 제공되는 리드 부분(1)의 표면은 도금층으로 도포될 수 있다.
다른 한편으로, 본 발명에서는, 박리 방지 수단(3)이 제공되는 리드 부분(1)의 표면은 도금층이 도포되지 않을 수 있으며, 박리 방지 수단(3)은 바람직하게는 절연 물질로 제조된다.
본 발명의 일 실시예에서는, 박리 방지 수단(3)은 테이프형 구성으로 형성되고 복수의 리드들(1)을 브리지 오버(bridge over)하도록 배치되어 이 복수의 리드들이 고정된 상태에 있게 함으로써 본딩 작업을 용이하게 한다.
제4a도 내지 4c도는 본 발명의 제3실시예에 따른 리드 프레임의 리드의 부분 확대 단면도, 그것의 단면도, 및 이 리드 프레임을 이용한 수지 밀봉 반도체 디바이스의 단면도이다.
본 발명에 따른 리드 프레임 및 상기 리드 프레임을 이용한 수지 밀봉 반도체 디바이스에서는, 제4a도 내지 4c도에 도시된 바와 같이, 종래 기술에서와 같이 리드 프레임(1)에 본딩 와이어(8)를 접속한 후, 적하 수지(9)에 의해 본딩 부분 즉, 본딩 볼에 대한 보호물이 제공된다.
이 적하 수지(9)는 유동성 폴리이미드 수지 또는 아크릴 수지를 떨어뜨림으로써 도포되며, 폴리이미드 수지의 경우, 자외선 광을 이용하여 수지의 경화를 부가적으로 수행함으로써, 보호층을 형성한다. 적하 수지(9)의 양은 본딩 볼을 덮을 정도이면 충분하다. 그 후, 수지(7)를 이용하여 패키지가 밀봉된다.
상기와 같이 반도체 디바이스를 구성하면, 제5도에 도시된 바와 같이, 필링 P가 발생하여도, 본딩 볼의 얇은 압착 부분에서의 적하 수지(9) 보호물 때문에 이 필링 P가 본딩 와이어(8)에 도달하는 것이 방지된다.
상기 본 발명의 제3실시예의 설명에서 분명히 알 수 있는 바와 같이, 와이어 본딩 작업이 완료된 후 본딩 와이어(8)가 접속된 리드(1)의 일부분 위에 수지 물질(9)을 떨어뜨림으로써 박리 방지 수단(3)이 형성되어, 리드(1)의 선단부(21)와 본딩 와이어(8)가 접속된 리드(1)의 본딩 부분(23) 사이에 수지 물질(25)의 부분이 존재하게 된다.
이하 표 1은 본 명세서에서 언급한 종래의 방법에 의해 제조된 리드 프레임들과 본 발명의 방법에 의해 제조된 리드 프레임의 비교 실험 데이터를 보여준다.
이 비교 실험들에서는, 각기 서로 동일한 리드 패턴을 가진 4종류의 리드 프레임들이 사용되었고 동일한 타입의 칩들이 각 샘플들 위에 마운트되었다.
한편, 본 발명의 샘플에 대해서는, 제1a도 내지 1e도에 도시된 제1실시예가 적용되었다.
이들 4개의 본드된 리드 프레임들 A 내지 D는 30℃, 70％ RH의 분위기에서 168시간 동안 유지하고 최고치 240℃의 마운팅 스트레스를 가하는 조건에서 평가되었다.
Figure kpo00002
이 비교 데이터로부터 분명히 알 수 있는 바와 같이, 본 발명은 종래의 방법과 비교하여 리드 프레임 내의 와이어 본딩 부분에 대해 우수한 특성을 제공할 수 있다.
본 발명은 또한 상기 리드 프레임이 이용되는 반도체 디바이스를 제공할 수 있으며, 따라서 본 발명의 반도체 디바이스는 반도체 칩, 및 복수의 리드들을 포함하는 리드 프레임을 포함하되, 리드들 각각에는, 리드의 선단부와 본딩 와이어가 접속된 리드의 일부분 사이에 형성된 리드의 일부분의 표면 상에 박리 방지 수단이 제공되며, 리드 프레임 위에 반도체 칩이 마운트되어 수지로 밀봉되는 것을 특징으로 하는 반도체 디바이스이다.
다른 한편으로, 본 발명에서는 또한 리드 프레임을 제조하는 방법 및 와이어 본딩 부분을 형성하는 방법이 다음과 같이 제공될 수 있다.
복수의 리드들을 포함하는 본 발명의 리드 프레임을 제조하는 방법은, 리드 프레임을 마련하는 단계; 리드의 선단부에 근접한 일부분의 표면 상에 도금층을 형성하여 와이어 본딩 영역을 정의하는 단계; 및 리드의 선단부와 와이어 본딩 영역 사이에 형성된 리드의 일부분의 표면 상에 박리 방지 수단을 제공하는 단계를 포함하는 것을 특징으로 한다.
복수의 리드들을 포함하는 리드 프레임 상에 와이어 본딩을 형성하는 또 다른 방법은, 리드 프레임을 마련하는 단계; 리드의 선단부에 근접한 일부분의 표면상에 도금층을 형성하여 와이어 본딩 영역을 정의하는 단계; 본드될 와이어의 일단(an end)을 와이어 본딩 영역에 접속시켜 와이어 본딩을 형성하는 단계; 및 본드된 부분 위에 수지 물질을 떨어뜨려 그것으로 본드된 부분을 덮어서 리드의 선단부와 본딩 와이어가 접속된 리드의 일부분 사이에 수지 물질의 일부가 존재하도록 하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 첫 번째 효과는 사용자에 의한 디바이스 마운팅에 의해 생기는 수분 함유물의 팽창 때문에 발생하는 리드 선단부 표면의 필링이 본딩 와이어에 도달하는 것이 방지되어, 본딩 와이어의 파손을 방지한다는 것이다.
그 이유는 마운팅에 가해지는 열 스트레스 때문에 발생하는 리드 선단부 표면(20)으로부터의 필링 P가 본딩 볼 전방의 절연 테이프에 의해 제지되기 때문이다.
본 발명의 두 번째 효과는 본딩 볼에 대한 보호물을 도포함으로써, 사용자의 디바이스 마운팅에 의해 야기되는 수분 함유물로 인한 필링에 의해 야기되는 본딩 와이어의 오픈 회로 불량을 최소화할 수 있다는 것이다. 그 이유는, 본딩 와이어가 압착되어 얇게 된 위치에서 본딩 볼을 보호함으로써, 리드 선단부의 필링이 본딩 와이어 부분에서 발생하더라도, 본딩 와이어의 쇼트가 일어나지 않기 때문이다.

Claims (12)

  1. 복수의 리드들을 포함하는 리드 프레임(lead frame)에 있어서, 상기 리드들 각각에는, 상기 리드의 선단부(tip portion)와 본딩 와이어가 접속되는 상기 리드의 일부분 사이에 형성된 상기 리드의 일부분의 표면 상에 박리 방지 수단(peel generation preventing means)이 제공되는 것을 특징으로 하는 리드 프레임.
  2. 제1항에 있어서, 상기 박리 방지 수단은 상기 리드 부분의 상기 표면으로부터 돌출되고 상기 본딩 와이어에서 떨어지도록 형성되는 것을 특징으로 하는 리드 프레임.
  3. 제2항에 있어서, 상기 박리 방지 수단은 수지 물질로 제조되는 것을 특징으로 하는 리드 프레임.
  4. 제2항에 있어서, 상기 박리 방지 수단은 접착성 물질에 의해 상기 리드 부분의 상기 표면에 고정되는 것을 특징으로 하는 리드 프레임.
  5. 제4항에 있어서, 상기 박리 방지 수단이 제공되는 상기 리드 부분의 상기 표면은 도금층으로 도포되는 것을 특징으로 하는 리드 프레임.
  6. 제4항에 있어서, 상기 박리 방지 수단이 제공되는 상기 리드 부분의 상기 표면은 도금층으로 도포되지 않는 것을 특징으로 하는 리드 프레임.
  7. 제6항에 있어서, 상기 박리 방지 수단은 절연성 재질로 제조되는 것을 특징으로 하는 리드 프레임.
  8. 제7항에 있어서, 상기 박리 방지 수단은 테이프 형상으로 형성되며 복수의 리드들을 브리지오버(bridge over)하도록 배치되어 상기 리드들이 고정되도록 하는 것을 특징으로 하는 리드 프레임.
  9. 제1항에 있어서, 상기 박리 방지 수단은 와이어 본딩 작업이 완료된 후 본딩 와이어가 접속된 상기 리드의 일부분 위에 수지 물질을 떨어뜨림으로써 형성되며, 그에 따라 상기 리드의 상기 선단부와 상기 본딩 와이어가 접속된 상기 리드의 일부분 사이에 상기 수지 물질의 일부가 존재하는 것을 특징으로 하는 리드 프레임.
  10. 반도체 디바이스에 있어서, 반도체 칩; 및 복수의 리드들을 포함하는 리드 프레임을 포함하되, 상기 리드들 각각에는, 상기 리드의 선단부와 본딩 와이어가 접속된 상기 리드의 일부분 사이에 형성된 상기 리드의 일부분의 표면 상에 박리 방지 수단이 제공되며; 상기 리드 프레임 위에 상기 반도체 칩이 마운트되어 수지로 밀봉되는 것을 특징으로 하는 반도체 디바이스.
  11. 복수의 리드들을 포함하는 리드 프레임을 제조하는 방법에 있어서, 리드 프레임을 마련하는 단계; 상기 리드의 선단부에 근접한 일부분의 표면 상에 도금층을 형성하여 와이어 본딩 영역을 정의하는 단계; 및 상기 리드의 선단부와 상기 와이어 본딩 영역 사이에 형성된 상기 리드의 일부분의 표면 상에 박리 방지 수단을 제공하는 단계를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.
  12. 복수의 리드들을 포함하는 리드 프레임 상에 와이어 본딩을 형성하는 방법에 있어서, 리드 프레임을 마련하는 단계; 상기 리드의 선단부에 근접한 일부분의 표면 상에 도금층을 형성하여 와이어 본딩 영역을 정의하는 단계; 본드될 와이어의 일단(an end)을 상기 와이어 본딩 영역에 접속시켜 와이어 본딩을 형성하는 단계; 및 상기 본딩된 부분 위에 수지 물질을 떨어뜨려 그것으로 상기 본딩된 부분을 덮어서 상기 리드의 상기 선단부와 상기 본딩 와이어가 접속된 상기 리드의 일부분 사이에 상기 수지 물질의 일부가 존재하도록 하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 형성 방법.
KR1019970022162A 1996-05-30 1997-05-30 리드 프레임 및 그것을 이용한 반도체 디바이스 KR100251331B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8137146A JP2834074B2 (ja) 1996-05-30 1996-05-30 リードフレーム及びそれを用いた樹脂封止型半導体装置
JP96-137146 1996-05-30

Publications (1)

Publication Number Publication Date
KR100251331B1 true KR100251331B1 (ko) 2000-04-15

Family

ID=15191900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022162A KR100251331B1 (ko) 1996-05-30 1997-05-30 리드 프레임 및 그것을 이용한 반도체 디바이스

Country Status (2)

Country Link
JP (1) JP2834074B2 (ko)
KR (1) KR100251331B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661411A (ja) * 1992-08-04 1994-03-04 Nec Kyushu Ltd 半導体装置用リードフレーム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0246754A (ja) * 1988-08-08 1990-02-16 Nec Corp 半導体装置用リードフレーム
JPH02106061A (ja) * 1988-10-14 1990-04-18 Dainippon Printing Co Ltd 半導体リードフレームのテーピング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661411A (ja) * 1992-08-04 1994-03-04 Nec Kyushu Ltd 半導体装置用リードフレーム

Also Published As

Publication number Publication date
JPH09321208A (ja) 1997-12-12
JP2834074B2 (ja) 1998-12-09

Similar Documents

Publication Publication Date Title
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
KR100344929B1 (ko) 반도체장치의 제조방법
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
KR0145768B1 (ko) 리드 프레임과 그를 이용한 반도체 패키지 제조방법
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US6764879B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing the same
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
JP2923236B2 (ja) リード・オン・チップ半導体パッケージおよびその製造方法
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
KR100251331B1 (ko) 리드 프레임 및 그것을 이용한 반도체 디바이스
JPH02125454A (ja) 樹脂封止型半導体装置
US5933711A (en) Fabrication method for chip size semiconductor package
US6037652A (en) Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
JPS61147555A (ja) 半導体装置
JPH0567708A (ja) 半導体集積回路のパツケージ方法
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JPS62296541A (ja) 樹脂封止型半導体装置
KR950034702A (ko) 멀티 칩 패키지 및 그 제조방법
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR950000457Y1 (ko) 반도체 패키지
JP4668729B2 (ja) 半導体装置の製造方法
JPH0414833A (ja) 半導体装置
JPH0547835A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970530

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970530

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990726

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030109

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20040109

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20040109

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20051210