JPS6139553A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6139553A
JPS6139553A JP16045884A JP16045884A JPS6139553A JP S6139553 A JPS6139553 A JP S6139553A JP 16045884 A JP16045884 A JP 16045884A JP 16045884 A JP16045884 A JP 16045884A JP S6139553 A JPS6139553 A JP S6139553A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
stress
lead
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16045884A
Other languages
English (en)
Inventor
Toshio Oishi
敏夫 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16045884A priority Critical patent/JPS6139553A/ja
Publication of JPS6139553A publication Critical patent/JPS6139553A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は樹脂封止型半導体装置に係るものである。
（従来技術） 樹脂封止型半導体装置はその構成材料である半導体素子
と封止樹脂との熱膨張係数が大きく異なるため、常に大
きな内部ストレスを有している。
特に半導体素子の大容量化とパッケージの高密度実装化
が進むなかで、半導体素子の面積が大きくなる一方、パ
ッケージは小屋化し内部ストレスは益々増大してきた。
その結果従来では上記半導体装置を温度サイクル試験し
７１７．半田デイツプ実装したルすると封止樹脂にクラ
ックが生じたル、樹脂と素子との界面にハクリが生じた
）し信頼性を著しく劣化させることが顕著になっていた
。
その対策として従来よ）封止樹脂を低応力化（７レキシ
プル）する手法が検討され、樹脂クラックに関しては一
応の効果が確認されている。しかし樹脂を、低応化する
ととＫよシその他の特性（特に耐湿性）が劣化するとい
う問題がある。
（発明の目的） 本発明の目的は温度サイクルや半田ディツプ等の熱スト
レスに対し高信頼性を有する樹脂封止型半導体装置を提
供するにある。
（発明の構成） 本発明の樹脂封止型半導体装置は外形が８角形である半
導体素子を樹脂封止したことを特徴とする。
即ち、封止樹脂と半導体素子とに働くストレスはＸａ　
Ｙ　Ｉ　Ｚ方向全てに対し半導体素子の四隅が非常に大
きいことが判ったので本発明の実現が可能となった。
（実施例の説ＢＡ） つぎに図面によシ本発明の詳細な説明する。
第１図は従来の樹脂封止凰半導体装置の部分平面図であ
る。図において、リードフレームの半導体素子搭載部１
には、金とシリコン共晶ろう、半日またはエポキシ系導
電性ペースト等からなる接着剤を介して四角形の半導体
素子４が固着されている。半導体素子４０表面の接続電
極とリード２の一端部との間はボンディング細線３で接
続され、さらに半導体素子４、ポンディング細線３、お
よびリード２の一端部は共に封止樹脂５で封止されてい
る。
このような従来の半導体装置では半導体素子４の四隅が
直角セなっておシ、樹脂との熱膨張差による応力集中で
この四隅の角から樹脂クラックが発生しやすいことがわ
かった。また半導体素子４の表面におけるシェアースト
レスも上記四隅部が最も大きくここで樹脂との界面にハ
ガレが発生しやすいのみでなく、四隅部のアルミ配線層
やカバー膜を破壊しやすい。
第２図は本発明の一実施例の要部平面図であシ、図にお
いて半導体素子１４は従来図の半導体素子４の四隅をカ
ットした八角形にされている。
従がって樹脂との熱膨張差による応力集中が緩和され、
かつシェアーストレスが減少し、樹脂クラックや樹脂と
の界面ハクリが防止され信頼性（特に耐湿性）が向上す
る。
例えば第１図め従来例と本発明の信頼性試験を比較した
結果表１、表２のような結果が得られた。
表１　温度サイクル試験 ｌ）パッケージ　　ＤＩＰ　　１６ＰＩＮ２）評価素子
　　　実施例工（第４囚人　実施例２（第５図）、従来
例（第６図） ３）封止樹脂　　エポキシ樹脂 ４）試験条件　　−６５°Ｃ〜ＲＴ〜１５０°Ｃなお結
果を与える分数の分子は樹脂クラック発生数、分母は試
験数を示している。
表２　半田ディラグ処理後の耐湿性試験同じである。
２）試験条件　　　半田ディラグ・・・・・・２６０’
Ｃ，１０秒　浸漬（フラックスなし） 耐湿性・・・・・・プレッシャークツ カー試験（１２５°Ｃ，１００％ＲＨ）３）評価用素子
　・Ｃｏｍｂ型アルアルミ配線評価用 素子バーはＳ工０２ ０アルミ巾　５μｍ ・配線間隔　５μｍ なお結果を与える分数の分子はアルミ腐食によるオープ
ン不良発生数、分母は試験数を示している。
上記表１、表２の結果から本発明の実施例は従来例に比
べ耐熱ストレス性が良好であることがわかる。また従来
例の耐湿性試験でオープン不要が発生した試料を開封し
その外観をみたところほとんどの不良は半導体素子の四
隅近くの配線層が腐食しているものであった。すなわち
本発明では半導体素子表面においては外形の角度が全て
９０°を越えておシ樹脂との応力集中が緩和される。そ
のため熱ストレスによる樹脂クラックの発生や樹脂界面
とのハクリが防止でき信頼性向上に効果がある。
本発明による半導体素子は八角形を有しているがそのベ
レッタイズ方法は従来例の四角形素子とほぼ同様である
。例えば第３図に示す半導体ウェハーのライン人をまず
レーザースクライプする。
その後２インＢを従来と同様にスクライプしベレツタイ
ズすれば容易に六角形の半導体素子が得られる。へ辺の
各自における角度は９０°Ｃを越えてδに効果があシ、
特に制限されるものではないはできるだけ短かい方が好
ましい。
本発明は本実施例に限られるものでなく例えばプラスチ
ック　リードレス・パッケージ等外部接続リードまたは
端子の形状等は問わない。
【図面の簡単な説明】
第１図は従来の樹脂封止型半導体装置の部分平面図、第
２図は本発明の一実施例の要部平面図である。 １・・・・・・リードフレームの半導体素子搭載部、２
・・・・・・リード、３・・・・・・ポンディング細線
、４・・・・・・四角形半導体素子、１４・・・・・・
入角形半導体素子。 第３図は本発明の一実施例の製造方法に関するウェハ一
平面図である。 ５・・・・・・半導体ウェハー 第４図乃至第６図は試料サンプルの各チップ外形平面図
である。 第１図 第２図 甲３図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子チップの角部が斜めカットされていることを
    特徴とする樹脂封止型半導体装置。
JP16045884A 1984-07-31 1984-07-31 半導体装置 Pending JPS6139553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16045884A JPS6139553A (ja) 1984-07-31 1984-07-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16045884A JPS6139553A (ja) 1984-07-31 1984-07-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS6139553A true JPS6139553A (ja) 1986-02-25

Family

ID=15715372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16045884A Pending JPS6139553A (ja) 1984-07-31 1984-07-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS6139553A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230598A1 (ja) * 2021-04-27 2022-11-03 ローム株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230598A1 (ja) * 2021-04-27 2022-11-03 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5585600A (en) Encapsulated semiconductor chip module and method of forming the same
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US5313102A (en) Integrated circuit device having a polyimide moisture barrier coating
EP0130591A2 (en) Semiconductor device of resin-seal type
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
JPH03268351A (ja) 半導体装置
US5136367A (en) Low cost erasable programmable read only memory package
US5192681A (en) Low cost erasable programmable read only memory package
JPH0810208Y2 (ja) プラスチック封止型半導体装置
JPS6139553A (ja) 半導体装置
JPWO2004030075A1 (ja) 半導体装置の製造方法
JPH03171655A (ja) 半導体装置とその製造方法
JPH03205857A (ja) 樹脂封止型電子部品
JPS6116555A (ja) プラスチツク封止型半導体装置
KR100400028B1 (ko) 칩-온-칩 구조의 전력용 반도체소자
JPH0344040A (ja) 半導体装置及びその製造方法
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH01220465A (ja) 半導体装置
JPS6163042A (ja) 樹脂封止半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置
JPH0234960A (ja) 半導体装置及びその形成方法
JPS6380554A (ja) 樹脂封止半導体装置
JPS59150460A (ja) 半導体装置の製造方法
JPH0567708A (ja) 半導体集積回路のパツケージ方法
JPH0353554A (ja) リードフレーム