JPH07335647A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07335647A JPH07335647A JP6145621A JP14562194A JPH07335647A JP H07335647 A JPH07335647 A JP H07335647A JP 6145621 A JP6145621 A JP 6145621A JP 14562194 A JP14562194 A JP 14562194A JP H07335647 A JPH07335647 A JP H07335647A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- film
- pad
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置において、上下配線の接続部でエ
レクトロマイグレーション耐性を向上させると共に高温
下でのワイヤボンディング部のせん断強度低下を防ぐ。 【構成】 １層目の配線層１４Ａ及びパッド層１４Ｂを
覆って層間絶縁膜１６を形成した後、膜１６に接続孔１
６ａ，１６ｂを設ける。層１４Ａ，１４Ｂは、いずれも
Ａｌ合金膜を主体として構成され、ＴｉＮ等の反射防止
膜を最上層として有する。各々Ａｌ合金からなる２層目
の配線層１８Ａ及びパッド層１８Ｂをそれぞれ層１４Ａ
及び１４Ｂに対応して形成した後、保護絶縁膜２０を形
成し、膜２０に接続孔２０ｂを設ける。層１８Ｂ上にＡ
ｌ合金からなるパッド層２２Ｂを設け、層１８Ｂ，２２
Ｂの合計厚さを例えば１．４μｍにする。１８Ｂ，２２
Ｂの積層にＡｕワイヤをボンディングする。高温放置で
は、ボンディング部に層１８Ｂ，２２ＢからＡｌが十分
に供給される。
レクトロマイグレーション耐性を向上させると共に高温
下でのワイヤボンディング部のせん断強度低下を防ぐ。 【構成】 １層目の配線層１４Ａ及びパッド層１４Ｂを
覆って層間絶縁膜１６を形成した後、膜１６に接続孔１
６ａ，１６ｂを設ける。層１４Ａ，１４Ｂは、いずれも
Ａｌ合金膜を主体として構成され、ＴｉＮ等の反射防止
膜を最上層として有する。各々Ａｌ合金からなる２層目
の配線層１８Ａ及びパッド層１８Ｂをそれぞれ層１４Ａ
及び１４Ｂに対応して形成した後、保護絶縁膜２０を形
成し、膜２０に接続孔２０ｂを設ける。層１８Ｂ上にＡ
ｌ合金からなるパッド層２２Ｂを設け、層１８Ｂ，２２
Ｂの合計厚さを例えば１．４μｍにする。１８Ｂ，２２
Ｂの積層にＡｕワイヤをボンディングする。高温放置で
は、ボンディング部に層１８Ｂ，２２ＢからＡｌが十分
に供給される。
Description
【０００１】
【産業上の利用分野】この発明は、多層配線構造を有す
る半導体装置に関し、特に下層配線上に反射防止膜を残
すと共にボンディングパッド部のＡｌ又はＡｌ合金の膜
厚を内部配線の膜厚より大きくしたことによりエレクト
ロマイグレーション（ＥＭ）耐性を向上させると共に高
温下でのＡｕワイヤボンディング部のせん断強度低下を
防ぐようにしたものである。
る半導体装置に関し、特に下層配線上に反射防止膜を残
すと共にボンディングパッド部のＡｌ又はＡｌ合金の膜
厚を内部配線の膜厚より大きくしたことによりエレクト
ロマイグレーション（ＥＭ）耐性を向上させると共に高
温下でのＡｕワイヤボンディング部のせん断強度低下を
防ぐようにしたものである。
【０００２】
【従来の技術】従来、ＬＳＩ等の半導体装置の多層配線
構造としては、図１２に示すものが知られている（例え
ば、特開平２−２７１６３２号公報参照）。
構造としては、図１２に示すものが知られている（例え
ば、特開平２−２７１６３２号公報参照）。
【０００３】すなわち、半導体基板１０の表面を覆う絶
縁膜１２の上に１層目の配線層１４Ａ及びパッド層１４
Ｂを形成する。配線層１４Ａ及びパッド層１４Ｂは、い
ずれも下から順にＴｉ膜ａ、ＴｉＮ膜ｂ、Ａｌ合金膜ｃ
及びＴｉＮ膜ｅを積層したもので、Ａｌ合金膜ｃが最も
厚い。Ｔｉ膜ａ及びＴｉＮ膜ｂは、それぞれ抵抗低減膜
及びバリアメタル膜として用いられ、ＴｉＮ膜ｅは、反
射防止膜として用いられる。
縁膜１２の上に１層目の配線層１４Ａ及びパッド層１４
Ｂを形成する。配線層１４Ａ及びパッド層１４Ｂは、い
ずれも下から順にＴｉ膜ａ、ＴｉＮ膜ｂ、Ａｌ合金膜ｃ
及びＴｉＮ膜ｅを積層したもので、Ａｌ合金膜ｃが最も
厚い。Ｔｉ膜ａ及びＴｉＮ膜ｂは、それぞれ抵抗低減膜
及びバリアメタル膜として用いられ、ＴｉＮ膜ｅは、反
射防止膜として用いられる。
【０００４】配線層１４Ａ及びパッド層１４Ｂを形成し
た後、これらの層を覆って層間絶縁膜１６を形成し、膜
１６には、配線層１４Ａの一部及びパッド層１４Ｂの中
央部にそれぞれ対応した接続孔１６ａ及び１６ｂを設け
る。そして、エッチングにより接続孔１６ａ，１６ｂ内
で反射防止用のＴｉＮ膜ｅを除去した後、接続孔１６ａ
を介して配線層１４Ａにつながるように２層目の配線層
１８Ａを形成する。
た後、これらの層を覆って層間絶縁膜１６を形成し、膜
１６には、配線層１４Ａの一部及びパッド層１４Ｂの中
央部にそれぞれ対応した接続孔１６ａ及び１６ｂを設け
る。そして、エッチングにより接続孔１６ａ，１６ｂ内
で反射防止用のＴｉＮ膜ｅを除去した後、接続孔１６ａ
を介して配線層１４Ａにつながるように２層目の配線層
１８Ａを形成する。
【０００５】このような配線構造によると、接続孔１６
ａ，１６ｂ内で反射防止用のＴｉＮ膜ｅを除去したの
で、配線層１４Ａに対して配線層１８Ａを低抵抗で接続
可能になると共に、パッド層１４Ｂに対してＡｕワイヤ
（金線）を密着性よく結合可能である。しかし、反射防
止用のＴｉＮ膜ｅを除去したことで、配線層１４Ａ，１
８Ａの接続部でＥＭ耐性が劣化したり、配線層１８Ａの
形成前に熱処理を行なうと接続孔１６ａ内にＡｌヒロッ
クが成長して導通不良を招いたりする不都合があった。
ａ，１６ｂ内で反射防止用のＴｉＮ膜ｅを除去したの
で、配線層１４Ａに対して配線層１８Ａを低抵抗で接続
可能になると共に、パッド層１４Ｂに対してＡｕワイヤ
（金線）を密着性よく結合可能である。しかし、反射防
止用のＴｉＮ膜ｅを除去したことで、配線層１４Ａ，１
８Ａの接続部でＥＭ耐性が劣化したり、配線層１８Ａの
形成前に熱処理を行なうと接続孔１６ａ内にＡｌヒロッ
クが成長して導通不良を招いたりする不都合があった。
【０００６】このような不都合に対処するため、本願の
発明者は、図１３に示すような配線構造を先に提案した
（例えば、特開平５−１９０６８９号公報参照）。
発明者は、図１３に示すような配線構造を先に提案した
（例えば、特開平５−１９０６８９号公報参照）。
【０００７】図１３の構成では、Ａｌ合金膜ｃと反射防
止膜ｅとの間に抵抗低減用のＴｉ膜ｄを介在させると共
に配線層１４Ａ及びパッド層１４ＢにてＴｉ膜ｄ及びＴ
ｉＮ膜ｅの積層を残存させることにより上記した不都合
を解消したものである。図１３において、図１２と同様
の部分には同様の符号を付してあり、Ａｌ合金膜ｃの下
にはＴｉＮ膜ｂのみ設けてある。
止膜ｅとの間に抵抗低減用のＴｉ膜ｄを介在させると共
に配線層１４Ａ及びパッド層１４ＢにてＴｉ膜ｄ及びＴ
ｉＮ膜ｅの積層を残存させることにより上記した不都合
を解消したものである。図１３において、図１２と同様
の部分には同様の符号を付してあり、Ａｌ合金膜ｃの下
にはＴｉＮ膜ｂのみ設けてある。
【０００８】配線層１８Ａの形成工程を流用してパッド
層１４Ｂに重なるようにパッド層１８Ｂを形成する。そ
して、パッド層１８ＢにＡｕワイヤをボンディングす
る。
層１４Ｂに重なるようにパッド層１８Ｂを形成する。そ
して、パッド層１８ＢにＡｕワイヤをボンディングす
る。
【０００９】
【発明が解決しようとする課題】図１３の配線構造によ
ると、高温下でＡｕワイヤボンディング部のせん断強度
が低下することが判明した。
ると、高温下でＡｕワイヤボンディング部のせん断強度
が低下することが判明した。
【００１０】せん断強度は、シェアテストで測定するの
が通例である。シェアテストでは、ボンディング部のＡ
ｕボールをテンションゲージで真横から押してせん断強
度を測定する。通常、ＬＳＩでは、８０ｇ程度のせん断
強度があり、５０ｇ以下の場合を不良と判定する。
が通例である。シェアテストでは、ボンディング部のＡ
ｕボールをテンションゲージで真横から押してせん断強
度を測定する。通常、ＬＳＩでは、８０ｇ程度のせん断
強度があり、５０ｇ以下の場合を不良と判定する。
【００１１】一例として、図１３の構成において層１８
Ｂ、膜ｂ〜ｅの厚さを次の表１に示すように設定したＬ
ＳＩチップサンプルを作成した。
Ｂ、膜ｂ〜ｅの厚さを次の表１に示すように設定したＬ
ＳＩチップサンプルを作成した。
【００１２】
【表１】 ＬＳＩチップサンプルをエポキシ樹脂からなるプラスチ
ックパッケージにアセンブリした。そして、アセンブリ
完了直後にエポキシ樹脂を溶かし、層１８Ｂに対応する
Ａｕワイヤボンディング部についてシェアテストを行な
った。この結果、せん断強度は８０ｇであった。
ックパッケージにアセンブリした。そして、アセンブリ
完了直後にエポキシ樹脂を溶かし、層１８Ｂに対応する
Ａｕワイヤボンディング部についてシェアテストを行な
った。この結果、せん断強度は８０ｇであった。
【００１３】一方、ＬＳＩチップサンプルを上記と同様
のプラスチックパッケージにアセンブリした後、２００
℃の温度下に４時間放置してからエポキシ樹脂を溶か
し、層１８Ｂに対応するＡｕワイヤボンディング部につ
いてシェアテストを行なった。この結果、せん断強度は
２０ｇであり、せん断強度の低下が認められた。
のプラスチックパッケージにアセンブリした後、２００
℃の温度下に４時間放置してからエポキシ樹脂を溶か
し、層１８Ｂに対応するＡｕワイヤボンディング部につ
いてシェアテストを行なった。この結果、せん断強度は
２０ｇであり、せん断強度の低下が認められた。
【００１４】高温放置を２００℃で行なうのは、次の理
由による。すなわち、プラスチックパッケージの場合、
エポキシ樹脂を１８０℃前後で熱硬化しているので、常
識として１８０℃以上では使わない。しかし、消費電力
の増加に伴って自己発熱による温度上昇が５０℃になる
ものがある。一方、ＬＳＩの初期不良を取り除くために
出荷前にスクリーニング工程として１５０℃程度の高温
動作を数時間のあいだ行なわせる。このとき、雰囲気温
度１５０℃に自己発熱分の５０℃が加わると、２００℃
になることがある。
由による。すなわち、プラスチックパッケージの場合、
エポキシ樹脂を１８０℃前後で熱硬化しているので、常
識として１８０℃以上では使わない。しかし、消費電力
の増加に伴って自己発熱による温度上昇が５０℃になる
ものがある。一方、ＬＳＩの初期不良を取り除くために
出荷前にスクリーニング工程として１５０℃程度の高温
動作を数時間のあいだ行なわせる。このとき、雰囲気温
度１５０℃に自己発熱分の５０℃が加わると、２００℃
になることがある。
【００１５】上記したＬＳＩチップサンプルとの比較の
ために、図１２の構造を有する別のＬＳＩチップサンプ
ルを作成した。このサンプルでは、図１２の構造におい
て配線層１８Ａの形成工程を流用してパッド層１４Ｂに
重なるように図１３の１８Ｂと同様のパッド層１８Ｂ’
（図示せず）を作成し、パッド層１８Ｂ’にＡｕワイヤ
をボンディングした。この場合、層１８Ｂ’、膜ａ〜
ｃ，ｅの厚さを次の表２に示すように設定した。
ために、図１２の構造を有する別のＬＳＩチップサンプ
ルを作成した。このサンプルでは、図１２の構造におい
て配線層１８Ａの形成工程を流用してパッド層１４Ｂに
重なるように図１３の１８Ｂと同様のパッド層１８Ｂ’
（図示せず）を作成し、パッド層１８Ｂ’にＡｕワイヤ
をボンディングした。この場合、層１８Ｂ’、膜ａ〜
ｃ，ｅの厚さを次の表２に示すように設定した。
【００１６】
【表２】 このようなサンプルについて上記したと同様にシェアテ
ストを行なった。この結果、アセンブリ直後のせん断強
度は８０ｇであり、２００℃４時間放置後のせん断強度
は８０ｇであった。従って、高温放置によるせん断強度
の低下は認められなかった。
ストを行なった。この結果、アセンブリ直後のせん断強
度は８０ｇであり、２００℃４時間放置後のせん断強度
は８０ｇであった。従って、高温放置によるせん断強度
の低下は認められなかった。
【００１７】一般に、ＡｕワイヤとＡｌ膜との接合部に
はＡｕＡｌ2 ，Ａｕ2 Ａｌ等の金属間化合物の層が形成
され、これらの金属間化合物層の成長が高温下で促進さ
れると接合強度が低下することが知られている（例え
ば、日経ＢＰ社発行の「ＶＬＳＩパッケージング技術
（下）」の第２５〜２７頁等参照）。また、Ａｌ膜厚を
薄くするとせん断強度が低下することも知られている
（例えば、応用技術出版社発行の「半導体アセンブリ技
術とその高信頼化全自動化」の第１４８〜１５１頁等参
照）。これらの研究によると、金属間化合物層は、Ａｕ
とＡｌとの相互拡散によって形成される。ＡｌとＡｕが
互いに拡散しているときは、金属間化合物層が厚くなる
と共にせん断強度も増加する。さらに成長が進んでＡｌ
の供給がなくなり、Ａｕのみが拡散するようになると、
金属間化合物層の厚さは増加しなくなり、せん断強度が
低下し始める。つまり、供給できるＡｌの量が多い程
（Ａｌ膜厚が厚い程）、せん断強度が低下し始めるのに
時間を要することになる。
はＡｕＡｌ2 ，Ａｕ2 Ａｌ等の金属間化合物の層が形成
され、これらの金属間化合物層の成長が高温下で促進さ
れると接合強度が低下することが知られている（例え
ば、日経ＢＰ社発行の「ＶＬＳＩパッケージング技術
（下）」の第２５〜２７頁等参照）。また、Ａｌ膜厚を
薄くするとせん断強度が低下することも知られている
（例えば、応用技術出版社発行の「半導体アセンブリ技
術とその高信頼化全自動化」の第１４８〜１５１頁等参
照）。これらの研究によると、金属間化合物層は、Ａｕ
とＡｌとの相互拡散によって形成される。ＡｌとＡｕが
互いに拡散しているときは、金属間化合物層が厚くなる
と共にせん断強度も増加する。さらに成長が進んでＡｌ
の供給がなくなり、Ａｕのみが拡散するようになると、
金属間化合物層の厚さは増加しなくなり、せん断強度が
低下し始める。つまり、供給できるＡｌの量が多い程
（Ａｌ膜厚が厚い程）、せん断強度が低下し始めるのに
時間を要することになる。
【００１８】上記したようにせん断強度が低下したサン
プルのボンディング部を観察したところ、パッド層１８
ＢのＡｌ（１μｍ）とＡｕワイヤのＡｕとが約５μｍの
厚さの金属間化合物層を形成していた。これらの金属間
化合物層は、厚いＡｕ5 Ａｌ2 層上に薄いＡｕ4 Ａｌ層
が重なった形になっており、Ａｕ5 Ａｌ2 ／Ａｕ4 Ａｌ
界面で破断していた。これに対して、せん断強度が低下
しなかったサンプルのボンディング部を観察したとこ
ろ、パッド層１４Ｂ，１８Ｂ’のＡｌ（１．４μｍ）と
ＡｕワイヤのＡｕとが約３μｍの厚さの金属間化合物層
を形成していた。これらの金属間化合物層は、厚いＡｕ
2 Ａｌ層上に薄いＡｕ5 Ａｌ2 層が重なった形になって
おり、Ａｕ2 Ａｌ／Ａｕ5 Ａｌ2 界面に破断は認められ
なかった。
プルのボンディング部を観察したところ、パッド層１８
ＢのＡｌ（１μｍ）とＡｕワイヤのＡｕとが約５μｍの
厚さの金属間化合物層を形成していた。これらの金属間
化合物層は、厚いＡｕ5 Ａｌ2 層上に薄いＡｕ4 Ａｌ層
が重なった形になっており、Ａｕ5 Ａｌ2 ／Ａｕ4 Ａｌ
界面で破断していた。これに対して、せん断強度が低下
しなかったサンプルのボンディング部を観察したとこ
ろ、パッド層１４Ｂ，１８Ｂ’のＡｌ（１．４μｍ）と
ＡｕワイヤのＡｕとが約３μｍの厚さの金属間化合物層
を形成していた。これらの金属間化合物層は、厚いＡｕ
2 Ａｌ層上に薄いＡｕ5 Ａｌ2 層が重なった形になって
おり、Ａｕ2 Ａｌ／Ａｕ5 Ａｌ2 界面に破断は認められ
なかった。
【００１９】この発明の目的は、上下配線の接続部でＥ
Ｍ耐性を向上させると共に高温下でのワイヤボンディン
グ部のせん断強度低下を防止することができる新規な半
導体装置を提供することにある。
Ｍ耐性を向上させると共に高温下でのワイヤボンディン
グ部のせん断強度低下を防止することができる新規な半
導体装置を提供することにある。
【００２０】
【課題を解決するための手段】この発明に係る半導体装
置は、多層配線構造を有するものであり、該多層配線構
造は、各々最も上の配線レベルの下の配線レベルに形成
された第１の配線層及び第１のパッド層であって、いず
れもＡｌ又はＡｌ合金膜を主体として構成されると共に
反射防止膜を最上層として有するものと、前記第１の配
線層及び前記第１のパッド層を覆って形成された層間絶
縁膜であって、前記第１の配線層の一部及び前記第１の
パッド層の中央部にそれぞれ対応した第１及び第２の接
続孔を有するものと、最も上の配線レベルに形成された
第２の配線層であって、Ａｌ又はＡｌ合金膜で構成され
ると共に前記第１の接続孔を介して前記第１の配線層に
接続されているものと、前記第２の接続孔に対応して前
記第１のパッド層の上に前記第２の配線層より厚く形成
された１又は複数の第２のパッド層であって、いずれも
Ａｌ又はＡｌ合金膜で構成されているものとを備え、前
記第２のパッド層にＡｕワイヤをボンディングするよう
になっている。
置は、多層配線構造を有するものであり、該多層配線構
造は、各々最も上の配線レベルの下の配線レベルに形成
された第１の配線層及び第１のパッド層であって、いず
れもＡｌ又はＡｌ合金膜を主体として構成されると共に
反射防止膜を最上層として有するものと、前記第１の配
線層及び前記第１のパッド層を覆って形成された層間絶
縁膜であって、前記第１の配線層の一部及び前記第１の
パッド層の中央部にそれぞれ対応した第１及び第２の接
続孔を有するものと、最も上の配線レベルに形成された
第２の配線層であって、Ａｌ又はＡｌ合金膜で構成され
ると共に前記第１の接続孔を介して前記第１の配線層に
接続されているものと、前記第２の接続孔に対応して前
記第１のパッド層の上に前記第２の配線層より厚く形成
された１又は複数の第２のパッド層であって、いずれも
Ａｌ又はＡｌ合金膜で構成されているものとを備え、前
記第２のパッド層にＡｕワイヤをボンディングするよう
になっている。
【００２１】
【作用】この発明の構成によると、第１の配線層の表面
に反射防止膜が存在するので、第１及び第２の配線層の
接続部でＥＭ耐性が劣化したり、第１の接続孔内にＡｌ
ヒロックが成長して導通不良を招いたりすることがなく
なる。
に反射防止膜が存在するので、第１及び第２の配線層の
接続部でＥＭ耐性が劣化したり、第１の接続孔内にＡｌ
ヒロックが成長して導通不良を招いたりすることがなく
なる。
【００２２】また、１又は複数の第２のパッド層を第２
の配線層より厚く形成し、第２のパッド層にＡｕワイヤ
をボンディングするようにしたので、ボンディング後の
高温放置では、ボンディング部に第２のパッド層からＡ
ｌが十分に供給される。従って、ボンディング部でのせ
ん断強度の低下を防止することができる。
の配線層より厚く形成し、第２のパッド層にＡｕワイヤ
をボンディングするようにしたので、ボンディング後の
高温放置では、ボンディング部に第２のパッド層からＡ
ｌが十分に供給される。従って、ボンディング部でのせ
ん断強度の低下を防止することができる。
【００２３】この発明において、第２の配線層及び第２
のパッド層のうち第２のパッド層のみ厚くするのは、第
２の配線層も厚くすると、微細配線の形成が困難になる
からである。
のパッド層のうち第２のパッド層のみ厚くするのは、第
２の配線層も厚くすると、微細配線の形成が困難になる
からである。
【００２４】
【実施例】図１〜１０は、この発明の一実施例に係る多
層配線形成法を示すもので、各々の図に対応する工程
（１）〜（１０）を順次に説明する。
層配線形成法を示すもので、各々の図に対応する工程
（１）〜（１０）を順次に説明する。
【００２５】（１）シリコンからなる半導体基板１０の
表面を覆うフィールド絶縁膜１２の上にＴｉ膜（抵抗低
減膜）ａ、ＴｉＮ（バリアメタル膜）ｂ、Ａｌ合金膜
（配線材膜）ｃ、Ｔｉ膜（抵抗低減膜）ｄ及びＴｉＮ膜
（反射防止膜）ｅを順次に堆積して配線材層１４を形成
する。
表面を覆うフィールド絶縁膜１２の上にＴｉ膜（抵抗低
減膜）ａ、ＴｉＮ（バリアメタル膜）ｂ、Ａｌ合金膜
（配線材膜）ｃ、Ｔｉ膜（抵抗低減膜）ｄ及びＴｉＮ膜
（反射防止膜）ｅを順次に堆積して配線材層１４を形成
する。
【００２６】（２）次に、１層目の配線パターニングを
行なう。すなわち、ＴｉＮ膜ｅの上にレジストを塗布し
てホトリソグラフィ処理を行なうことにより所望の配線
パターンに対応したレジスト層を形成する。このときの
レジストパターニングは、反射防止膜ｅを設けてあるた
め、微細加工が可能である。この後、レジスト層をマス
クとして配線材層１４を選択的にエッチングすることに
より配線層１４Ａ及びパッド層１４Ｂを形成する。
行なう。すなわち、ＴｉＮ膜ｅの上にレジストを塗布し
てホトリソグラフィ処理を行なうことにより所望の配線
パターンに対応したレジスト層を形成する。このときの
レジストパターニングは、反射防止膜ｅを設けてあるた
め、微細加工が可能である。この後、レジスト層をマス
クとして配線材層１４を選択的にエッチングすることに
より配線層１４Ａ及びパッド層１４Ｂを形成する。
【００２７】Ａｌ合金膜ｃとしては、Ａｌ−Ｃｕ−Ｓｉ
合金膜を用いたが、他のＡｌ合金膜を用いてもよい。バ
リアメタル膜ｂ又は反射防止膜ｅとしては、ＴｉＮ膜の
代りにＴｉＯＮ膜を用いてもよい。膜ａ〜ｅの厚さは、
一例として、次の表３に示すように設定した。
合金膜を用いたが、他のＡｌ合金膜を用いてもよい。バ
リアメタル膜ｂ又は反射防止膜ｅとしては、ＴｉＮ膜の
代りにＴｉＯＮ膜を用いてもよい。膜ａ〜ｅの厚さは、
一例として、次の表３に示すように設定した。
【００２８】
【表３】 （３）次に、絶縁膜１２の上に層１４Ａ，１４Ｂを覆っ
て層間絶縁膜１６をＣＶＤ（ケミカル・ベーパー・デポ
ジション）法等により形成する。
て層間絶縁膜１６をＣＶＤ（ケミカル・ベーパー・デポ
ジション）法等により形成する。
【００２９】（４）次に、周知のホトリソグラフィ及び
エッチング処理により絶縁膜１２に接続孔１６ａ，１６
ｂを形成する。このとき、層１４Ａ，１４Ｂ上には、反
射防止膜ｅを残す。接続孔１６ａは、配線層１４Ａの一
部に対応したもので、１．０μｍ程度の直径を有する。
接続孔１６ｂは、パッド層１４Ｂの中央部（ボンディン
グ予定部）に対応したものである。
エッチング処理により絶縁膜１２に接続孔１６ａ，１６
ｂを形成する。このとき、層１４Ａ，１４Ｂ上には、反
射防止膜ｅを残す。接続孔１６ａは、配線層１４Ａの一
部に対応したもので、１．０μｍ程度の直径を有する。
接続孔１６ｂは、パッド層１４Ｂの中央部（ボンディン
グ予定部）に対応したものである。
【００３０】（５）次に、絶縁膜１６上に接続孔１６
ａ，１６ｂを覆ってＡｌ合金からなる配線材層１８を被
着する。
ａ，１６ｂを覆ってＡｌ合金からなる配線材層１８を被
着する。
【００３１】（６）次に、配線材層１８をパターニング
することにより２層目の配線層１８Ａ及びパッド層１８
Ｂを形成する。層１８Ａ，１８Ｂを構成するＡｌ合金膜
の厚さは、一例として、１０００ｎｍとした。また、層
１８Ａ，１８Ｂを構成するＡｌ合金膜としては、Ａｌ−
Ｃｕ−Ｓｉ合金膜を用いたが、他のＡｌ合金膜を用いて
もよい。
することにより２層目の配線層１８Ａ及びパッド層１８
Ｂを形成する。層１８Ａ，１８Ｂを構成するＡｌ合金膜
の厚さは、一例として、１０００ｎｍとした。また、層
１８Ａ，１８Ｂを構成するＡｌ合金膜としては、Ａｌ−
Ｃｕ−Ｓｉ合金膜を用いたが、他のＡｌ合金膜を用いて
もよい。
【００３２】配線層１８Ａ及びパッド層１８Ｂは、それ
ぞれ接続孔１６ａ，１６ｂを介して配線層１４Ａ及びパ
ッド層１４Ｂに接続される。
ぞれ接続孔１６ａ，１６ｂを介して配線層１４Ａ及びパ
ッド層１４Ｂに接続される。
【００３３】配線層１４Ａ，１８Ａの接続部では、Ｔｉ
Ｎ膜ｅを残したことによりＥＭ耐性が向上する。また、
層１８Ａ，１８Ｂの形成前に絶縁膜１６等に熱処理を施
すことがあっても、接続孔１６ａ内にＡｌヒロックが発
生せず、接続孔１６ａ内で良好な導通状態が得られる。
Ｎ膜ｅを残したことによりＥＭ耐性が向上する。また、
層１８Ａ，１８Ｂの形成前に絶縁膜１６等に熱処理を施
すことがあっても、接続孔１６ａ内にＡｌヒロックが発
生せず、接続孔１６ａ内で良好な導通状態が得られる。
【００３４】（７）次に、絶縁膜１６の上に層１８Ａ，
１８Ｂを覆って保護絶縁膜２０を形成する。絶縁膜２０
としては、一例として、プラズマＣＶＤ法により１００
０ｎｍの厚さのシリコン窒化膜を形成した。
１８Ｂを覆って保護絶縁膜２０を形成する。絶縁膜２０
としては、一例として、プラズマＣＶＤ法により１００
０ｎｍの厚さのシリコン窒化膜を形成した。
【００３５】（８）次に、ホトリソグラフィ及びエッチ
ング処理より接続孔１６ｂに対応した接続孔２０ｂを絶
縁膜２０に形成する。
ング処理より接続孔１６ｂに対応した接続孔２０ｂを絶
縁膜２０に形成する。
【００３６】（９）次に、絶縁膜２０上に接続孔２０ｂ
を覆ってＡｌ合金からなるパッド材層２２を被着する。
を覆ってＡｌ合金からなるパッド材層２２を被着する。
【００３７】（１０）次に、パッド材層２２をパターニ
ングすることによりパッド層２２Ｂを形成する。層２２
Ｂを構成するＡｌ合金膜の厚さは、一例として、４００
ｎｍとした。また、層２２Ｂを構成するＡｌ合金膜とし
ては、Ａｌ−Ｃｕ−Ｓｉ合金膜を用いたが、他のＡｌ合
金膜を用いてもよい。
ングすることによりパッド層２２Ｂを形成する。層２２
Ｂを構成するＡｌ合金膜の厚さは、一例として、４００
ｎｍとした。また、層２２Ｂを構成するＡｌ合金膜とし
ては、Ａｌ−Ｃｕ−Ｓｉ合金膜を用いたが、他のＡｌ合
金膜を用いてもよい。
【００３８】パッド層２２Ｂは、接続孔２０ｂ内でパッ
ド層１８Ｂと接触し、この接触部におけるＡｌ合金膜の
合計の厚さは１．４μｍになる。
ド層１８Ｂと接触し、この接触部におけるＡｌ合金膜の
合計の厚さは１．４μｍになる。
【００３９】パッド層を積層する方法としては、Ａｌの
選択ＣＶＤ法を用いてもよい。すなわち、図１１に示す
ようにパッド層１８Ｂにおいて接続孔２０ｂ内に露呈し
た部分上にのみＡｌ合金を選択的に成長させて例えば４
００ｎｍの厚さのパッド層２４Ｂを形成する。図１１に
おいて、図１０と同様の部分には同様の符号を付して詳
細な説明を省略する。
選択ＣＶＤ法を用いてもよい。すなわち、図１１に示す
ようにパッド層１８Ｂにおいて接続孔２０ｂ内に露呈し
た部分上にのみＡｌ合金を選択的に成長させて例えば４
００ｎｍの厚さのパッド層２４Ｂを形成する。図１１に
おいて、図１０と同様の部分には同様の符号を付して詳
細な説明を省略する。
【００４０】図１０又は図１１の工程の後は、ウエハと
しての基板１０をチップ単位に分断し、個々のＬＳＩチ
ップを得る。各ＬＳＩチップをリードフレームに固着し
た後、パッド層１８Ｂ及び２２Ｂ（又は２４Ｂ）の積層
（これをパッド積層と称する）にＡｕワイヤをボンディ
ングする。
しての基板１０をチップ単位に分断し、個々のＬＳＩチ
ップを得る。各ＬＳＩチップをリードフレームに固着し
た後、パッド層１８Ｂ及び２２Ｂ（又は２４Ｂ）の積層
（これをパッド積層と称する）にＡｕワイヤをボンディ
ングする。
【００４１】このようにして得られるＬＳＩチップを前
述したと同様にプラスチックパッケージにアセンブリし
た。そして、前述したと同様にアセンブリ直後と２００
℃４時間放置後とでそれぞれシェアテストを行なった。
この結果、パッド層１８Ｂに対応するボンディング部の
せん断強度は、アセンブリ直後と２００℃４時間放置後
とでいずれも８０ｇであり、高温放置によるせん断強度
低下は認められなかった。パッド積層におけるＡｌ合金
膜の合計厚さを１．４μｍとしたことで、ボンディング
部へのＡｌ供給が十分となったことによるものと考えら
れる。
述したと同様にプラスチックパッケージにアセンブリし
た。そして、前述したと同様にアセンブリ直後と２００
℃４時間放置後とでそれぞれシェアテストを行なった。
この結果、パッド層１８Ｂに対応するボンディング部の
せん断強度は、アセンブリ直後と２００℃４時間放置後
とでいずれも８０ｇであり、高温放置によるせん断強度
低下は認められなかった。パッド積層におけるＡｌ合金
膜の合計厚さを１．４μｍとしたことで、ボンディング
部へのＡｌ供給が十分となったことによるものと考えら
れる。
【００４２】この発明は、上記実施例に限定されるもの
ではなく、種々の改変形態で実施可能である。例えば、
次のような変更が可能である。
ではなく、種々の改変形態で実施可能である。例えば、
次のような変更が可能である。
【００４３】（１）追加のパッド層２２Ｂ（又は２４
Ｂ）をパッド層１８Ｂの上に形成したが、追加のパッド
層は、パッド層１８Ｂの下に形成してもよい。また、追
加のパッド層を設ける代りにパッド層１８Ｂを配線層１
８Ａとは別の工程で配線層１８Ｂより厚く形成してもよ
い。
Ｂ）をパッド層１８Ｂの上に形成したが、追加のパッド
層は、パッド層１８Ｂの下に形成してもよい。また、追
加のパッド層を設ける代りにパッド層１８Ｂを配線層１
８Ａとは別の工程で配線層１８Ｂより厚く形成してもよ
い。
【００４４】（２）３層配線構造の場合、２層目及び３
層目の配線にこの発明を適用すればよい。
層目の配線にこの発明を適用すればよい。
【００４５】（３）反射防止膜としては、ＴｉＮ，Ｔｉ
ＯＮに限らず、２００℃〜３００℃でＡｌが拡散しない
高融点金属等を用いることも可能である。
ＯＮに限らず、２００℃〜３００℃でＡｌが拡散しない
高融点金属等を用いることも可能である。
【００４６】（４）最上層の配線にＴｉＮ，ＴｉＯＮ等
の反射防止膜を被覆した場合、ボンディングすべき部分
で反射防止膜を除去してから該部分にＡｕワイヤをボン
ディングする。この結果、高いボンディング強度が得ら
れる。
の反射防止膜を被覆した場合、ボンディングすべき部分
で反射防止膜を除去してから該部分にＡｕワイヤをボン
ディングする。この結果、高いボンディング強度が得ら
れる。
【００４７】
【発明の効果】以上のように、この発明によれば、上下
配線の接続部でＥＭ耐性が向上すると共に高温下でのボ
ンディング部のせん断強度低下を防止できるので、高信
頼な多層配線構造を実現できる効果が得られるものであ
る。
配線の接続部でＥＭ耐性が向上すると共に高温下でのボ
ンディング部のせん断強度低下を防止できるので、高信
頼な多層配線構造を実現できる効果が得られるものであ
る。
【００４８】その上、接続孔内でのＡｌヒロック発生を
防止できるので、製造歩留りが向上すること、１８Ａ等
の配線層を薄くできるので、微細配線を形成可能である
ことなどの利点もある。
防止できるので、製造歩留りが向上すること、１８Ａ等
の配線層を薄くできるので、微細配線を形成可能である
ことなどの利点もある。
【図１】 この発明の一実施例に係る多層配線形成法に
おける配線材層形成工程を示す基板断面図である。
おける配線材層形成工程を示す基板断面図である。
【図２】 図１の工程に続く配線パターニング工程を示
す基板断面図である。
す基板断面図である。
【図３】 図２の工程に続く絶縁膜形成工程を示す基板
断面図である。
断面図である。
【図４】 図３の工程に続く接続孔形成工程を示す基板
断面図である。
断面図である。
【図５】 図４の工程に続く配線材層形成工程を示す基
板断面図である。
板断面図である。
【図６】 図５の工程に続く配線パターニング工程を示
す基板断面図である。
す基板断面図である。
【図７】 図６の工程に続く絶縁膜形成工程を示す基板
断面図である。
断面図である。
【図８】 図７の工程に続く接続孔形成工程を示す基板
断面図である。
断面図である。
【図９】 図８の工程に続くパッド材層形成工程を示す
基板断面図である。
基板断面図である。
【図１０】 図９の工程に続くパッドパターニング工程
を示す基板断面図である。
を示す基板断面図である。
【図１１】 この発明の他の実施例に係るパッド層形成
工程を示す基板断面図である。
工程を示す基板断面図である。
【図１２】 従来の多層配線構造の一例を示す基板断面
図である。
図である。
【図１３】 従来の多層配線構造の他の例を示す基板断
面図である。
面図である。
１０：半導体基板、１２，１６，２０：絶縁膜、１４
Ａ，１８Ａ：配線層、１４Ｂ，１８Ｂ，２２Ｂ，２４
Ｂ：パッド層、ｅ：反射防止膜。
Ａ，１８Ａ：配線層、１４Ｂ，１８Ｂ，２２Ｂ，２４
Ｂ：パッド層、ｅ：反射防止膜。
Claims (1)
- 【請求項１】 多層配線構造を有する半導体装置であっ
て、該多層配線構造は、 各々最も上の配線レベルの下の配線レベルに形成された
第１の配線層及び第１のパッド層であって、いずれもＡ
ｌ又はＡｌ合金膜を主体として構成されると共に反射防
止膜を最上層として有するものと、 前記第１の配線層及び前記第１のパッド層を覆って形成
された層間絶縁膜であって、前記第１の配線層の一部及
び前記第１のパッド層の中央部にそれぞれ対応した第１
及び第２の接続孔を有するものと、 最も上の配線レベルに形成された第２の配線層であっ
て、Ａｌ又はＡｌ合金膜で構成されると共に前記第１の
接続孔を介して前記第１の配線層に接続されているもの
と、 前記第２の接続孔に対応して前記第１のパッド層の上に
前記第２の配線層より厚く形成された１又は複数の第２
のパッド層であって、いずれもＡｌ又はＡｌ合金膜で構
成されているものとを備え、前記第２のパッド層にＡｕ
ワイヤをボンディングするようになっている半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6145621A JPH07335647A (ja) | 1994-06-03 | 1994-06-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6145621A JPH07335647A (ja) | 1994-06-03 | 1994-06-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335647A true JPH07335647A (ja) | 1995-12-22 |
Family
ID=15389256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6145621A Pending JPH07335647A (ja) | 1994-06-03 | 1994-06-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303452A (ja) * | 2005-03-25 | 2006-11-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
1994
- 1994-06-03 JP JP6145621A patent/JPH07335647A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303452A (ja) * | 2005-03-25 | 2006-11-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6507112B1 (en) | Semiconductor device with an improved bonding pad structure and method of bonding bonding wires to bonding pads | |
| JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
| JPH0546973B2 (ja) | ||
| JP2005019493A (ja) | 半導体装置 | |
| JP2003031575A (ja) | 半導体装置及びその製造方法 | |
| US20040070086A1 (en) | Fabrication of wire bond pads over underlying active devices, passive devices and /or dielectric layers in integrated circuits | |
| JP3610779B2 (ja) | 半導体装置 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JPS59210656A (ja) | 半導体装置 | |
| JPH07335647A (ja) | 半導体装置 | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| JPH01244625A (ja) | 半導体装置 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JP3941645B2 (ja) | 樹脂封止型半導体装置及び樹脂封止型半導体製造方法 | |
| JP2004221098A (ja) | 半導体装置およびその製造方法 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JP2884100B2 (ja) | 半導体装置 | |
| JP2000208520A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03295242A (ja) | 半導体装置 | |
| JP2001007113A (ja) | 半導体装置 | |
| JPH09172019A (ja) | 下地電極の形成方法 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH01261847A (ja) | 半導体集積回路装置 | |
| JPS62245641A (ja) | 半導体装置のパツド部構造 |