JP2001007113A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001007113A JP2001007113A JP17845499A JP17845499A JP2001007113A JP 2001007113 A JP2001007113 A JP 2001007113A JP 17845499 A JP17845499 A JP 17845499A JP 17845499 A JP17845499 A JP 17845499A JP 2001007113 A JP2001007113 A JP 2001007113A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal wiring
- layer
- semiconductor device
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ボンディングパッド部分に発生するクラックが
基板まで達するのを防止できる半導体装置を提供する。 【解決手段】半導体基板１１上には第１メタル配線１６
が形成され、さらに前記半導体基板上１１には、前記第
１メタル配線１６と絶縁されてメタルパターン１４が形
成されている。前記メタルパターン１４上には、層間絶
縁膜１３を介してメタルパターン１４と対向するように
ボンディング用のパッド２が形成されている。
基板まで達するのを防止できる半導体装置を提供する。 【解決手段】半導体基板１１上には第１メタル配線１６
が形成され、さらに前記半導体基板上１１には、前記第
１メタル配線１６と絶縁されてメタルパターン１４が形
成されている。前記メタルパターン１４上には、層間絶
縁膜１３を介してメタルパターン１４と対向するように
ボンディング用のパッド２が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に多層配線を有する半導体装置に関するものであ
る。
し、特に多層配線を有する半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来より、半導体装置（ＩＣチップ）に
は、通常、外部との接続を行うためのボンディングパッ
ドが設けられている。
は、通常、外部との接続を行うためのボンディングパッ
ドが設けられている。
【０００３】図４は、従来の半導体装置におけるボンデ
ィングパッド部分の構造を示す断面図である。半導体基
板１０１上には絶縁膜１１０を介してポリシリコン膜１
０２が形成され、このポリシリコン膜１０２上には層間
絶縁膜１０３を介してボンディングパッド１０４が形成
されている。このボンディングパッド１０４上には、パ
ッド部分が開口された絶縁膜１０５が形成されている。
ィングパッド部分の構造を示す断面図である。半導体基
板１０１上には絶縁膜１１０を介してポリシリコン膜１
０２が形成され、このポリシリコン膜１０２上には層間
絶縁膜１０３を介してボンディングパッド１０４が形成
されている。このボンディングパッド１０４上には、パ
ッド部分が開口された絶縁膜１０５が形成されている。
【０００４】また、パッド開口部の下を除く半導体基板
１０１には、１層目のメタル配線１０６が形成されてい
る。このメタル配線１０６上には、層間絶縁膜１０３を
介して２層目のメタル配線１０７が形成されている。前
記メタル配線１０６とメタル配線１０７、メタル配線１
０７とボンディングパッド１０４は、それぞれビヤ１０
８、１０９にて接続されている。
１０１には、１層目のメタル配線１０６が形成されてい
る。このメタル配線１０６上には、層間絶縁膜１０３を
介して２層目のメタル配線１０７が形成されている。前
記メタル配線１０６とメタル配線１０７、メタル配線１
０７とボンディングパッド１０４は、それぞれビヤ１０
８、１０９にて接続されている。
【０００５】このように構成されたボンディングパッド
部分には、ボンディング時の圧力、加熱、あるいは振動
により、クラックが発生することがある。そこで、この
クラックが半導体基板にまで及ぶのを防ぐために、パッ
ドの下にポリシリコン膜を設けたり、シリコン窒化膜を
設けたりしている。
部分には、ボンディング時の圧力、加熱、あるいは振動
により、クラックが発生することがある。そこで、この
クラックが半導体基板にまで及ぶのを防ぐために、パッ
ドの下にポリシリコン膜を設けたり、シリコン窒化膜を
設けたりしている。
【０００６】
【発明が解決しようとする課題】しかしながら、ポリシ
リコン膜やシリコン窒化膜をボンディングパッドの下層
に設けた場合でも、クラックが半導体基板にまで及ぶこ
とがあり、ポリシリコン膜やシリコン窒化膜を設けるだ
けでは対策が不十分であるため、さらなる強化が必要と
されている。
リコン膜やシリコン窒化膜をボンディングパッドの下層
に設けた場合でも、クラックが半導体基板にまで及ぶこ
とがあり、ポリシリコン膜やシリコン窒化膜を設けるだ
けでは対策が不十分であるため、さらなる強化が必要と
されている。
【０００７】そこで本発明は、前記課題に鑑みてなされ
たものであり、ボンディングパッド部分に発生するクラ
ックが基板まで達するのを防止できる半導体装置を提供
することを目的とする。
たものであり、ボンディングパッド部分に発生するクラ
ックが基板まで達するのを防止できる半導体装置を提供
することを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係る半導体装置は、半導体基板上に形成さ
れたフローティング状態にあるメタル層と、前記メタル
層上に、絶縁膜を介して前記メタル層と対向するように
形成されたボンディング用のパッドとを具備することを
特徴とする。
に、本発明に係る半導体装置は、半導体基板上に形成さ
れたフローティング状態にあるメタル層と、前記メタル
層上に、絶縁膜を介して前記メタル層と対向するように
形成されたボンディング用のパッドとを具備することを
特徴とする。
【０００９】また、本発明に係る半導体装置は、半導体
基板上に形成されたメタル配線と、前記半導体基板上
に、前記メタル配線と絶縁されて形成されたメタル層
と、前記メタル層上に、絶縁膜を介して前記メタル層と
対向するように形成されたボンディング用のパッドとを
具備することを特徴とする。
基板上に形成されたメタル配線と、前記半導体基板上
に、前記メタル配線と絶縁されて形成されたメタル層
と、前記メタル層上に、絶縁膜を介して前記メタル層と
対向するように形成されたボンディング用のパッドとを
具備することを特徴とする。
【００１０】また、本発明に係る半導体装置は、半導体
基板上に階層状に形成された多層のメタル配線と、前記
多層の配線層のうち、最上層の配線層に形成されたボン
ディング用のパッドと、前記半導体基板上に、前記多層
の配線層と絶縁されて前記パッドと対向するように形成
されたメタル層とを具備することを特徴とする。
基板上に階層状に形成された多層のメタル配線と、前記
多層の配線層のうち、最上層の配線層に形成されたボン
ディング用のパッドと、前記半導体基板上に、前記多層
の配線層と絶縁されて前記パッドと対向するように形成
されたメタル層とを具備することを特徴とする。
【００１１】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。
実施の形態について説明する。
【００１２】図１は、本発明に係る実施形態の半導体装
置の平面図である。
置の平面図である。
【００１３】図１に示すように、半導体装置（ＩＣチッ
プ）１には、この半導体装置に形成された回路の端子で
ある外部接続用のパッド（以下ボンディングパッド）２
が形成されている。通常、この半導体装置はパッケージ
に収納され、ボンディングパッド２はパッケージに設け
られた外部リード端子にワイヤボンディングによって接
続される。
プ）１には、この半導体装置に形成された回路の端子で
ある外部接続用のパッド（以下ボンディングパッド）２
が形成されている。通常、この半導体装置はパッケージ
に収納され、ボンディングパッド２はパッケージに設け
られた外部リード端子にワイヤボンディングによって接
続される。
【００１４】［第１の実施の形態］次に、第１の実施形
態の半導体装置におけるボンディングパッド部分の断面
構造について説明する。
態の半導体装置におけるボンディングパッド部分の断面
構造について説明する。
【００１５】図２は、本発明の第１の実施形態の半導体
装置におけるＡ−Ａ線に沿った断面図である。
装置におけるＡ−Ａ線に沿った断面図である。
【００１６】半導体基板１１上には絶縁膜２０を介して
ポリシリコン膜１２が形成され、このポリシリコン膜１
２上には層間絶縁膜１３を介して、フローティング状態
のメタルパターン１４が形成されている。このメタルパ
ターン１４上には、層間絶縁膜１３を介してこのメタル
パターン１４に対向するようにボンディングパッド２が
形成されている。このボンディングパッド２上には、パ
ッド２の所定エリアが開口された絶縁膜１５が形成され
ている。
ポリシリコン膜１２が形成され、このポリシリコン膜１
２上には層間絶縁膜１３を介して、フローティング状態
のメタルパターン１４が形成されている。このメタルパ
ターン１４上には、層間絶縁膜１３を介してこのメタル
パターン１４に対向するようにボンディングパッド２が
形成されている。このボンディングパッド２上には、パ
ッド２の所定エリアが開口された絶縁膜１５が形成され
ている。
【００１７】前記メタルパターン１４の大きさは、ボン
ディングパッド２の大きさと同等か、これよりも小さく
しておく。これは、メタルパターン１４とボンディング
パッド２との間に形成される容量によって悪い影響を生
じないようにするためである。
ディングパッド２の大きさと同等か、これよりも小さく
しておく。これは、メタルパターン１４とボンディング
パッド２との間に形成される容量によって悪い影響を生
じないようにするためである。
【００１８】また、ボンディングパッド２のパッド開口
部下層を除く半導体基板１１上には、層間絶縁膜１３を
介して１層目の第１メタル配線１６が形成されている。
この第１メタル配線１６上には、層間絶縁膜１３を介し
て２層目の第２メタル配線１７が形成され、この第２メ
タル配線１７上には層間絶縁膜１３を介してボンディン
グパッド（３層目のメタル材）２が形成されている。第
２メタル配線１７とボンディングパッド２はビヤ１９に
て接続されている。また、前記第１メタル配線１６と第
２メタル配線１７はビヤ１８にて接続されてもよい。前
記ボンディングパッド２、第１メタル配線１６、及び第
２メタル配線１７はＡｌなどからなる。ビヤ１８、ビヤ
１９は、タングステンなどからなる。
部下層を除く半導体基板１１上には、層間絶縁膜１３を
介して１層目の第１メタル配線１６が形成されている。
この第１メタル配線１６上には、層間絶縁膜１３を介し
て２層目の第２メタル配線１７が形成され、この第２メ
タル配線１７上には層間絶縁膜１３を介してボンディン
グパッド（３層目のメタル材）２が形成されている。第
２メタル配線１７とボンディングパッド２はビヤ１９に
て接続されている。また、前記第１メタル配線１６と第
２メタル配線１７はビヤ１８にて接続されてもよい。前
記ボンディングパッド２、第１メタル配線１６、及び第
２メタル配線１７はＡｌなどからなる。ビヤ１８、ビヤ
１９は、タングステンなどからなる。
【００１９】図２に示すこの第１の実施形態のように、
メタル材を３層構造で使用する半導体装置では、基板面
から１層目の第１メタル配線１６と同じ高さにメタルパ
ターン１４を形成している。これは、ボンディングパッ
ド２と比較的近い層（例えば、２層目の第２メタル配線
１７と同じ層）にメタルパターン１４が形成されると、
パッド２がはがれやすくなる場合があるからである。そ
こで、１層目の第１メタル配線１６の形成工程と同一の
工程を用いて、１層目の第１メタル配線１６と同じ高さ
にメタルパターン１４を形成する。このように、同一の
工程を用いてメタルパターン１４を形成すれば製造工程
が増加しないため、製造上、有利である。
メタル材を３層構造で使用する半導体装置では、基板面
から１層目の第１メタル配線１６と同じ高さにメタルパ
ターン１４を形成している。これは、ボンディングパッ
ド２と比較的近い層（例えば、２層目の第２メタル配線
１７と同じ層）にメタルパターン１４が形成されると、
パッド２がはがれやすくなる場合があるからである。そ
こで、１層目の第１メタル配線１６の形成工程と同一の
工程を用いて、１層目の第１メタル配線１６と同じ高さ
にメタルパターン１４を形成する。このように、同一の
工程を用いてメタルパターン１４を形成すれば製造工程
が増加しないため、製造上、有利である。
【００２０】このように構成された半導体装置のボンデ
ィングパッド部分では、ワイヤボンディングによってボ
ンディングパッド２、層間絶縁膜１３にクラックが発生
した場合でも、層間絶縁膜１３の下にメタルパターン１
４が存在しているため、クラックはこのメタルパターン
１４で止められる。したがって、さらに下の半導体基板
１１に達することはない。なおここでは、クラックの防
止をさらに強化するために、メタルパターン１４の下に
ポリシリコン膜１２を形成したが、メタルパターン１４
のみでクラックを防止できる場合にはポリシリコン膜１
２は形成しなくてもよい。
ィングパッド部分では、ワイヤボンディングによってボ
ンディングパッド２、層間絶縁膜１３にクラックが発生
した場合でも、層間絶縁膜１３の下にメタルパターン１
４が存在しているため、クラックはこのメタルパターン
１４で止められる。したがって、さらに下の半導体基板
１１に達することはない。なおここでは、クラックの防
止をさらに強化するために、メタルパターン１４の下に
ポリシリコン膜１２を形成したが、メタルパターン１４
のみでクラックを防止できる場合にはポリシリコン膜１
２は形成しなくてもよい。
【００２１】以上説明したようにこの第１の実施の形態
によれば、ボンディングパッドの下層に対向するように
メタルパターンを形成することにより、ボンディングパ
ッド部分に発生するクラックが基板近くまで達するのを
防止できる。さらに、前記メタルパターンの形成にメタ
ル配線層を使用することにより、マスク及びＰＥＰを追
加することなく、充分なクロック対策を行うことができ
る。
によれば、ボンディングパッドの下層に対向するように
メタルパターンを形成することにより、ボンディングパ
ッド部分に発生するクラックが基板近くまで達するのを
防止できる。さらに、前記メタルパターンの形成にメタ
ル配線層を使用することにより、マスク及びＰＥＰを追
加することなく、充分なクロック対策を行うことができ
る。
【００２２】［第２の実施の形態］次に、第２の実施形
態の半導体装置におけるボンディングパッド部分の断面
構造について説明する。
態の半導体装置におけるボンディングパッド部分の断面
構造について説明する。
【００２３】図３は、本発明の第２の実施形態の半導体
装置におけるＡ−Ａ線に沿った断面図である。
装置におけるＡ−Ａ線に沿った断面図である。
【００２４】半導体基板１１上にはポリシリコン膜１２
が形成され、このポリシリコン膜１２上には層間絶縁膜
１３を介して、フローティング状態のメタルパターン１
４が形成されている。このメタルパターン１４上には、
層間絶縁膜１３を介してこのメタルパターン１４に対向
するようにボンディングパッド２が形成されている。こ
のボンディングパッド２上には、パッド２の所定エリア
が開口された絶縁膜１５が形成されている。
が形成され、このポリシリコン膜１２上には層間絶縁膜
１３を介して、フローティング状態のメタルパターン１
４が形成されている。このメタルパターン１４上には、
層間絶縁膜１３を介してこのメタルパターン１４に対向
するようにボンディングパッド２が形成されている。こ
のボンディングパッド２上には、パッド２の所定エリア
が開口された絶縁膜１５が形成されている。
【００２５】前記メタルパターン１４の大きさは、ボン
ディングパッド２の大きさと同等か、これよりも小さく
しておく。これは、メタルパターン１４とボンディング
パッド２との間に形成される容量によって悪い影響を生
じないようにするためである。
ディングパッド２の大きさと同等か、これよりも小さく
しておく。これは、メタルパターン１４とボンディング
パッド２との間に形成される容量によって悪い影響を生
じないようにするためである。
【００２６】また、ボンディングパッド２のパッド開口
部下層を除く半導体基板１１上には、層間絶縁膜１３を
介して１層目の第１メタル配線２１が形成されている。
この第１メタル配線２１上には、層間絶縁膜１３を介し
て２層目の第２メタル配線２２が形成され、この第２メ
タル配線２２上には層間絶縁膜１３を介して３層目の第
３メタル配線２３が形成されている。同様に、第３メタ
ル配線２３上には、層間絶縁膜１３を介して４層目の第
４メタル配線２４が形成され、この第４メタル配線２４
上には層間絶縁膜１３を介してボンディングパッド（５
層目のメタル材）２が形成されている。
部下層を除く半導体基板１１上には、層間絶縁膜１３を
介して１層目の第１メタル配線２１が形成されている。
この第１メタル配線２１上には、層間絶縁膜１３を介し
て２層目の第２メタル配線２２が形成され、この第２メ
タル配線２２上には層間絶縁膜１３を介して３層目の第
３メタル配線２３が形成されている。同様に、第３メタ
ル配線２３上には、層間絶縁膜１３を介して４層目の第
４メタル配線２４が形成され、この第４メタル配線２４
上には層間絶縁膜１３を介してボンディングパッド（５
層目のメタル材）２が形成されている。
【００２７】第４メタル配線２４とボンディングパッド
２はビヤ２８にて接続されている。前記第１メタル配線
２１と第２メタル配線２２はビヤ２５にて接続され、第
２メタル配線２２と第３メタル配線２３はビヤ２６にて
接続され、第３メタル配線２３と第４メタル配線２４は
ビヤ２７にて接続されてもよい。前記ボンディングパッ
ド２、第１メタル配線２１、第２メタル配線２２、第３
メタル配線２３、及び第４メタル配線２４はＡｌなどか
らなる。ビヤ２５〜２８は、タングステンなどからな
る。
２はビヤ２８にて接続されている。前記第１メタル配線
２１と第２メタル配線２２はビヤ２５にて接続され、第
２メタル配線２２と第３メタル配線２３はビヤ２６にて
接続され、第３メタル配線２３と第４メタル配線２４は
ビヤ２７にて接続されてもよい。前記ボンディングパッ
ド２、第１メタル配線２１、第２メタル配線２２、第３
メタル配線２３、及び第４メタル配線２４はＡｌなどか
らなる。ビヤ２５〜２８は、タングステンなどからな
る。
【００２８】図３に示すこの第２の実施形態のように、
メタル材を５層構造で使用する半導体装置では、基板面
から２層目の第２メタル配線２２と同じ高さにメタルパ
ターン１４を形成している。これは、ボンディングパッ
ド２と比較的近い層（例えば、４層目の第４メタル配線
２４と同じ層）にメタルパターン１４が形成されると、
パッド２がはがれやすくなる場合があるからである。そ
こで、２層目の第２メタル配線２２の形成工程と同一の
工程を用いて、２層目の第２メタル配線２２と同じ高さ
にメタルパターン１４を形成する。このように、同一の
工程を用いてメタルパターン１４を形成すれば製造工程
が増加しないため、製造上、有利である。なお、ここで
は、２層目の第２メタル配線２２と同じ高さにメタルパ
ターン１４を形成した例を示したが、これに限るわけで
はなく、１層目の第１メタル配線２１あるいは３層目の
第３メタル配線２３と同じ高さにメタルパターン１４を
形成してもよい。
メタル材を５層構造で使用する半導体装置では、基板面
から２層目の第２メタル配線２２と同じ高さにメタルパ
ターン１４を形成している。これは、ボンディングパッ
ド２と比較的近い層（例えば、４層目の第４メタル配線
２４と同じ層）にメタルパターン１４が形成されると、
パッド２がはがれやすくなる場合があるからである。そ
こで、２層目の第２メタル配線２２の形成工程と同一の
工程を用いて、２層目の第２メタル配線２２と同じ高さ
にメタルパターン１４を形成する。このように、同一の
工程を用いてメタルパターン１４を形成すれば製造工程
が増加しないため、製造上、有利である。なお、ここで
は、２層目の第２メタル配線２２と同じ高さにメタルパ
ターン１４を形成した例を示したが、これに限るわけで
はなく、１層目の第１メタル配線２１あるいは３層目の
第３メタル配線２３と同じ高さにメタルパターン１４を
形成してもよい。
【００２９】このように構成された半導体装置のボンデ
ィングパッド部分では、ワイヤボンディングによってボ
ンディングパッド２、層間絶縁膜１３にクラックが発生
した場合でも、層間絶縁膜１３の下にメタルパターン１
４が存在しているため、クラックはこのメタルパターン
１４で止められる。したがって、クラックがさらに下の
半導体基板１１に達することはない。なおここでは、ク
ラックの防止をさらに強化するために、メタルパターン
１４の下にポリシリコン膜１２を形成したが、メタルパ
ターン１４のみでクラックを防止できる場合にはポリシ
リコン膜１２は形成しなくてもよい。
ィングパッド部分では、ワイヤボンディングによってボ
ンディングパッド２、層間絶縁膜１３にクラックが発生
した場合でも、層間絶縁膜１３の下にメタルパターン１
４が存在しているため、クラックはこのメタルパターン
１４で止められる。したがって、クラックがさらに下の
半導体基板１１に達することはない。なおここでは、ク
ラックの防止をさらに強化するために、メタルパターン
１４の下にポリシリコン膜１２を形成したが、メタルパ
ターン１４のみでクラックを防止できる場合にはポリシ
リコン膜１２は形成しなくてもよい。
【００３０】また、１層目の第１メタル配線２１と同じ
高さにメタルパターン１４を形成してもクラックが半導
体基板１１に達するのを防ぐことができる。しかし、２
層目の第２メタル配線２２あるいは３層目の第３メタル
配線２３と同じ高さにメタルパターン１４を形成した場
合はボンディングパッド２がはがれやすくならず、かつ
第１メタル配線２１と同じ高さに形成したときに比べ
て、基板１１から離れ位置でクラックを防ぐことができ
るため、より好ましい。
高さにメタルパターン１４を形成してもクラックが半導
体基板１１に達するのを防ぐことができる。しかし、２
層目の第２メタル配線２２あるいは３層目の第３メタル
配線２３と同じ高さにメタルパターン１４を形成した場
合はボンディングパッド２がはがれやすくならず、かつ
第１メタル配線２１と同じ高さに形成したときに比べ
て、基板１１から離れ位置でクラックを防ぐことができ
るため、より好ましい。
【００３１】以上説明したようにこの第２の実施の形態
によれば、ボンディングパッドの下層に対向するように
メタルパターンを形成することにより、ボンディングパ
ッド部分に発生するクラックが基板近くまで達するのを
防止できる。さらに、前記メタルパターンの形成にメタ
ル配線層を使用することにより、マスク及びＰＥＰを追
加することなく、充分なクロック対策を行うことができ
る。
によれば、ボンディングパッドの下層に対向するように
メタルパターンを形成することにより、ボンディングパ
ッド部分に発生するクラックが基板近くまで達するのを
防止できる。さらに、前記メタルパターンの形成にメタ
ル配線層を使用することにより、マスク及びＰＥＰを追
加することなく、充分なクロック対策を行うことができ
る。
【００３２】
【発明の効果】以上述べたように本発明によれば、ボン
ディングパッド部分に発生するクラックが基板まで達す
るのを防止できる半導体装置を提供することが可能であ
る。
ディングパッド部分に発生するクラックが基板まで達す
るのを防止できる半導体装置を提供することが可能であ
る。
【図１】本発明に係る実施形態の半導体装置の平面図で
ある。
ある。
【図２】本発明の第１の実施形態の半導体装置における
ボンディングパッド部分の断面図である。
ボンディングパッド部分の断面図である。
【図３】本発明の第２の実施形態の半導体装置における
ボンディングパッド部分の断面図である。
ボンディングパッド部分の断面図である。
【図４】従来の半導体装置におけるボンディングパッド
部分の断面図である。
部分の断面図である。
１…半導体装置（ＩＣチップ） ２…外部接続用のパッド（ボンディングパッド） １１…半導体基板 １２…ポリシリコン膜 １３…層間絶縁膜 １４…メタルパターン １５…絶縁膜 １６…第１メタル配線 １７…第２メタル配線 １８…ビヤ １９…ビヤ ２１…第１メタル配線 ２２…第２メタル配線 ２３…第３メタル配線 ２４…第４メタル配線 ２５…ビヤ ２６…ビヤ ２７…ビヤ ２８…ビヤ
Claims (6)
- 【請求項１】 半導体基板上に形成されたフローティン
グ状態にあるメタル層と、 前記メタル層上に、絶縁膜を介して前記メタル層と対向
するように形成されたボンディング用のパッドと、 を具備することを特徴とする半導体装置。 - 【請求項２】 半導体基板上に形成されたメタル配線
と、 前記半導体基板上に、前記メタル配線と絶縁されて形成
されたメタル層と、 前記メタル層上に、絶縁膜を介して前記メタル層と対向
するように形成されたボンディング用のパッドと、 を具備することを特徴とする半導体装置。 - 【請求項３】 半導体基板上に階層状に形成された多層
のメタル配線と、 前記多層の配線層のうち、最上層の配線層に形成された
ボンディング用のパッドと、 前記半導体基板上に、前記多層の配線層と絶縁されて前
記パッドと対向するように形成されたメタル層と、 を具備することを特徴とする半導体装置。 - 【請求項４】 前記多層のメタル配線はｎ層のメタル配
線からなり、 前記メタル層が、前記半導体基板上に、この半導体基板
面から（ｎ−２）層のメタル配線と同じ高さの層に、前
記パッドと対向するようにフローティング状態で形成さ
れることを特徴とする請求項３に記載の半導体装置。 - 【請求項５】 前記メタル層の領域の大きさは、前記パ
ッドの領域以下であることを特徴とする請求項１乃至４
のいずれか１つに記載の半導体装置。 - 【請求項６】 前記半導体基板と前記メタル層との間に
は、ポリシリコン膜が形成されていることを特徴とする
請求項１乃至５のいずれか１つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17845499A JP3645450B2 (ja) | 1999-06-24 | 1999-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17845499A JP3645450B2 (ja) | 1999-06-24 | 1999-06-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007113A true JP2001007113A (ja) | 2001-01-12 |
| JP3645450B2 JP3645450B2 (ja) | 2005-05-11 |
Family
ID=16048809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17845499A Expired - Fee Related JP3645450B2 (ja) | 1999-06-24 | 1999-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645450B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629689B2 (en) | 2004-01-22 | 2009-12-08 | Kawasaki Microelectronics, Inc. | Semiconductor integrated circuit having connection pads over active elements |
| JP2016174089A (ja) * | 2015-03-17 | 2016-09-29 | セイコーエプソン株式会社 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022045192A (ja) | 2020-09-08 | 2022-03-18 | キオクシア株式会社 | 半導体装置およびその製造方法 |
-
1999
- 1999-06-24 JP JP17845499A patent/JP3645450B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629689B2 (en) | 2004-01-22 | 2009-12-08 | Kawasaki Microelectronics, Inc. | Semiconductor integrated circuit having connection pads over active elements |
| JP2016174089A (ja) * | 2015-03-17 | 2016-09-29 | セイコーエプソン株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3645450B2 (ja) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650002B1 (en) | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film | |
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US6100589A (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US7915744B2 (en) | Bond pad structures and semiconductor devices using the same | |
| US6455943B1 (en) | Bonding pad structure of semiconductor device having improved bondability | |
| JPH0373136B2 (ja) | ||
| US7470994B2 (en) | Bonding pad structure and method for making the same | |
| JP3898350B2 (ja) | 半導体装置 | |
| JPH01280337A (ja) | 半導体集積回路装置 | |
| JP2006005202A (ja) | 半導体装置 | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| JP3645450B2 (ja) | 半導体装置 | |
| US6459154B2 (en) | Bonding pad structure of a semiconductor device and method of fabricating the same | |
| JP2006318989A (ja) | 半導体装置 | |
| JPH07161722A (ja) | 半導体装置のパッド構造 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| US7470993B2 (en) | Semiconductor component with passivation layer | |
| JPS6325951A (ja) | 半導体装置 | |
| JP2555924B2 (ja) | 半導体装置 | |
| JP2006210802A (ja) | 半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS615561A (ja) | 半導体装置 | |
| EP3376533B1 (en) | Pad structure and integrated circuit die using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050203 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |