CN102496597A - 一种集成电路中Cu互连线扩散障碍层的构筑方法 - Google Patents
一种集成电路中Cu互连线扩散障碍层的构筑方法 Download PDFInfo
- Publication number
- CN102496597A CN102496597A CN2011104551283A CN201110455128A CN102496597A CN 102496597 A CN102496597 A CN 102496597A CN 2011104551283 A CN2011104551283 A CN 2011104551283A CN 201110455128 A CN201110455128 A CN 201110455128A CN 102496597 A CN102496597 A CN 102496597A
- Authority
- CN
- China
- Prior art keywords
- diffusion barrier
- barrier layer
- layer
- alloy seed
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 159
- 238000009792 diffusion process Methods 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000000151 deposition Methods 0.000 claims abstract description 48
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 47
- 238000000137 annealing Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 19
- 229910045601 alloy Inorganic materials 0.000 claims description 36
- 239000000956 alloy Substances 0.000 claims description 36
- 229910052681 coesite Inorganic materials 0.000 claims description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052682 stishovite Inorganic materials 0.000 claims description 15
- 229910052905 tridymite Inorganic materials 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052749 magnesium Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims 5
- 239000002019 doping agent Substances 0.000 claims 1
- 239000010949 copper Substances 0.000 description 73
- 238000010438 heat treatment Methods 0.000 description 18
- 229910052804 chromium Inorganic materials 0.000 description 13
- 229910052748 manganese Inorganic materials 0.000 description 13
- 238000001755 magnetron sputter deposition Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 238000010406 interfacial reaction Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种集成电路Cu互连线扩散障碍层的构筑方法，具体地，本发明所述方法包括步骤：在集成电路低k材料沟道侧壁和底部沉积第一扩散障碍层；然后在第一扩散障碍层表面沉积Cu合金种子层，并进行退火处理，在Cu合金层与第一扩散障碍层无法提供足够隔离和不能覆盖的位置形成第二扩散障碍层。本发明所述方法构筑的扩散障碍层覆盖均匀，防扩散性能好。
Description
技术领域
本发明属于集成电路领域，具体地涉及一种集成电路中Cu互连线扩散障碍层的构筑方法。
背景技术
铜基集成电路中常在铜互联线和低介电常数(low-k)介电层之间铺设扩散障碍层，以防止二者间的交互扩散。目前，约10纳米左右厚的钽基薄膜(如Ta、TaN、或Ta/TaN等薄膜)，满足了这个要求。
然而，随着半导体器件集成度的不断提高，要求障碍层厚度在10nm以下，或是相当厚度的障碍层能够在更大深宽比的槽中依然形成有效覆盖。在这个水平上，传统的障碍层形成方法在沟道侧壁上很难形成均匀覆盖的高质量障碍层。如1a所示互连层的截面形貌图。由于沟道深宽比很大，沉积的障碍层又很薄，障碍层不能均匀地沉积到沟道侧壁和底壁，使障碍层3无法完全覆盖住绝缘层1，而使Cu导线和低k绝缘层直接接触，发生互扩散，从而降低了器件的性能。
因此，本领域迫切需要研发一种均匀覆盖的高质量的扩散障碍层构筑方法。
发明内容
本发明的目的之一是提供一种均匀覆盖的高质量的扩散障碍层形成方法。
本发明第一方面提供了一种集成电路Cu互连线扩散障碍层的构筑方法，包括步骤：
(i)在集成电路中，在低k材料层沟道的侧壁和底部沉积第一扩散障碍层；
(ii)在第一扩散障碍层表面沉积Cu合金种子层，从而形成表面沉积有合金种子层的扩散障碍层；
(iii)将步骤(ii)得到的表面沉积有合金种子层的扩散障碍层进行退火处理，从而得到经退火形成的第二扩散障碍层；
其中，所述第一扩散障碍层和所述第二扩散障碍层共同形成集成电路Cu互连线扩散障碍层。
在另一优选例中，所述第二扩散障碍层位于Cu合金种子层与第一扩散障碍层无法提供足够隔离和不能覆盖的位置。
在另一优选例中，所述步骤(ii)包括步骤：在表面沉积有合金种子层的扩散障碍层的表面，沉积Cu主导电层，从而形成表面沉积有合金种子层和Cu主导电层的扩散障碍层。
在另一优选例中，所述步骤(i)中的第一扩散障碍层为Ta或TaN膜。
在另一优选例中，所述第一扩散障碍层通过采用磁控溅射法基进行沉积。
在另一优选例中，所述步骤(i)中的低k材料为SiO2、SiOpCq、SiOpCqHr、SiOpFq、SiN或SiCN，其中，p为0-2，q或r为0-1。
在另一优选例中，所述低k材料层的厚度在600nm-800nm。
在另一优选例中，所述步骤(i)中的低k材料层沟道的宽度在0.15μm-0.3μm，深宽比大于1。
在另一优选例中，所述步骤(ii)中的Cu合金种子层包含Cu和掺杂元素，
其中，所述掺杂元素为Cr和选自下组的元素：Mn、Al、Ti、Mg、Ni、或其组合。
在另一优选例中，所述掺杂元素的含量为0.05at％～20at％，按Cu合金种子层的总原子数计。
在另一优选例中，所述Cu合金种子层厚度为10nm～250nm。
在另一优选例中，所述步骤(iii)的退火处理的温度为300～600℃，时间为5min-10h。
在另一优选例中，所述退火处理是在真空或惰性气氛中进行。
在另一优选例中，所述步骤(iii)的第二扩散障碍层由选自下组元素组成：AxOy、AxSiyOz、AxCyOz、AxNyOz、AxFyOz、或其组合，其中A为Cr和选自下组的元素：Mn、Al、Ti、Mg、Ni、或其组合；x为1-3，y为0-3，和z为1-3。
在另一优选例中，所述第二扩散障碍层的厚度为1nm-20nm。
本发明第二方面提供了一种集成电路Cu互连线的构筑方法，包括步骤：(1)在集成电路中，低k材料层沟道侧壁和底部沉积第一扩散障碍层；
(2)在第一扩散障碍层表面沉积Cu合金种子层，从而形成表面沉积有合金种子层的扩散障碍层；
(3)将步骤(2)得到的表面沉积有合金种子层的扩散障碍层进行退火处理，从而得到经退火的扩散障碍层；
(4)在步骤(3)得到的经退火的扩散障碍层表面，沉积一Cu主导电层，从而形成集成电路Cu互连线；
附加条件是：步骤(3)和步骤(4)可以由步骤(3a)和步骤(4a)代替：
(3a)将步骤(2)得到的表面沉积有合金种子层的扩散障碍层表面，沉积一Cu主导电层，从而形成表面沉积有合金种子层和Cu主导电层的扩散障碍层；
(4a)将步骤(3a)得到的表面沉积有合金种子层和Cu主导电层的扩散障碍层，进行退火处理，从而形成集成电路Cu互连线。
在另一优选例中，所述步骤(4)或(4a)包括步骤：
在Cu合金种子层和主导电层表面沉积上绝缘层或刻蚀阻挡层，其中，所述上绝缘层或刻蚀阻挡层为SiO2、SiC、SiCN或SiN层。
在另一优选例中，所述方法包括步骤：
(1)在集成电路中，低k材料层沟道侧壁和底部沉积一厚度小于10nm的第一扩散障碍层；
(2)在第一扩散障碍层表面沉积一厚度为10nm～250nmCu合金种子层，从而形成表面沉积有合金种子层的扩散障碍层；
(3)将步骤(2)得到的表面沉积有合金种子层的扩散障碍层进行退火处理，从而形成经退火的扩散障碍层；
(4)在步骤(3)得到的经退火的扩散障碍层表面，沉积一Cu主导电层，然后在合金种子层和主导电层表面沉积上绝缘层或刻蚀阻挡层，从而形成集成电路Cu互连线。
应理解，在本发明范围内中，本发明的上述各技术特征和在下文(如实施例)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。
附图说明
图1a～图1e是根据第一个实施例的方法制备Cu互连线的截面示意图。
图2a～图2e是根据第二个实施例的方法制备Cu互连线的截面示意图。
图3a～图3g是根据第三个实施例的方法制备Cu互连线的截面示意图。
图4a～图4g是根据第四个实施例的方法制备Cu互连线的截面示意图。
具体实施方式
本发明人通过长期而深入的研究，首次发明了一种新的集成电路Cu互连线扩散障碍层的构筑方法。所述方法结合了传统的Ta或TaN障碍层和自形成障碍层。在沉积Ta或TaN薄膜后，再沉积Cu合金薄膜并进行退火处理，Cu合金薄膜中的掺杂元素扩散到第一障碍层无法提供足够隔离和未覆盖的位置发生反应，从而形成自形成障碍层。本发明所述方法构筑的扩散障碍层覆盖均匀且完全，防扩散性能更好。在此基础上，发明人完成了本发明。
绝缘层
本发明所述“绝缘层”，又称“低k材料层”两者可以互换使用。所述绝缘层可以是本领域常用的低k材料，优选地，所述绝缘层主要包含O和至少Si、C、F中的一种元素，例如所述绝缘层可以是SiO2、SiOpCq、SiOpCqHr、SiOpFq、SiN或SiCN层，其中，p为0-2，q或r为0-1。
在另一优选例中，所述低k材料层的厚度在600nm-800nm。
Cu合金
Cu合金中包括Cu和掺杂元素，所述掺杂元素含有Cr和至少Mn、Al、Ti、Mg、Ni元素中的一种。所述掺杂元素的含量为0.05at％～20at％，按Cu合金种子层的总原子数计。
上面所列几种元素被用来掺杂形成Cu合金种子层，主要是因为以下几个方面特性：首先，从这几种元素与Cu的相图可知，合金元素和Cu不会形成金属间化合物，而且在Cu中固熔度很小，也就是说经过热处理后在Cu种子层中的残余会较少；其次，这几种元素易与绝缘层(如SiO2、SiOCH等)发生反应，生成自形成障碍层；再次，这几种元素在Cu中的扩散系数都较Cu高，这就可以保证先运动到界面处与绝缘层发生反应而形成超薄障碍层。
扩散障碍层
扩散障碍层是为了防止绝缘层和Cu主导电层相互扩散。
优选地，本发明所述的扩散障碍层主要由两部分组成：
第一扩散障碍层，例如钽基扩散障碍层，优选地为钽基薄膜，更优选地为Ta或TaN层；和，
第二扩散障碍层，在Cu主导电层和绝缘层处反应生成的自形成障碍层。所述自形成障碍层主要由Cu合金中的掺杂元素和绝缘层中的一种或两种元素反应而生成的化合物。
优选地，所述自形成障碍层主要由AxOy、AxSiyOz、AxCyOz、AxNyOz和AxFyOz中的一种或几种组成，其中，为Cr和选自下组的元素：Mn、Al、Ti、Mg、Ni、或其组合；x为1-3、y为0-3、z为1-3。
扩散障碍层制备过程
本发明所述的集成电路Cu互连线扩散障碍层的制备过程，包括步骤：
(i)在集成电路中，在低k材料层沟道的侧壁和底部沉积一第一扩散障碍层；
(ii)在第一扩散障碍层表面沉积一Cu合金种子层，从而形成表面沉积有合金种子层的扩散障碍层；
(iii)将步骤(ii)得到的表面沉积有合金种子层的扩散障碍层进行退火处理，从而获得经退火形成的第二扩散障碍层；
其中，所述第一扩散障碍层和所述第二扩散障碍层共同形成集成电路Cu互连线扩散障碍层。
其中，所述退火处理，使Cu合金中的掺杂元素在界面反应推动力下向Cu合金与钽基扩散障碍层的界面运动，从而在钽基障碍层无法提供足够隔离或未覆盖的位置生成新的障碍层。具体地，在钽基扩散障碍层无法提供足够隔离的位置，Cu合金中的掺杂元素扩散到Cu导线和钽基障碍层的界面上，并与Ta或TaN发生反应，从而形成第二扩散障碍层；在钽基扩散障碍层未覆盖的位置，Cu合金中的掺杂元素扩散到Cu合金与低k介电层能够接触的部位反应，从而形成第二扩散障碍层。
所述退火处理中，热处理的气氛可以在真空或氩气(Ar)等惰性气氛。
在另一优选例中，所述步骤(ii)包括步骤：在表面沉积有合金种子层的扩散障碍层的表面，沉积Cu主导电层，从而形成表面沉积有合金种子层和Cu主导电层的扩散障碍层。
所述沉积Cu主导电层的方法可采用为化学气相沉积方法、物理气相沉积Cu方法或电镀方法。
本发明提供了更优选的制备方法，包括步骤：
(1)在集成电路低k材料(如SiO2、SiOpCq、SiOpCqHr、SiOpFq、SiN或SiCN层，其中，p为0-2，q或r为0-1)沟道侧壁和底部沉积厚度小于10nm的Ta或TaN障碍层；
(2)在Ta或TaN障碍层表面沉积厚度10nm～250nm的Cu合金种子层，其中，所述合金种子层包含Cu和掺杂元素，所述掺杂元素为Cr和Mn、Al、Ti、Mg、或Ni中的至少一种，所述掺杂元素的含量为0.05at％～20at％，按Cu合金种子层的总原子数计，从而形成表面沉积有合金种子层的扩散障碍层；
(3)将步骤(2)得到的表面沉积有合金种子层的扩散障碍层进行退火处理(如温度为300～600℃，时间5min-1h)，从而形成经退火的第二扩散障碍层；
其中，所述第一扩散障碍层和所述第二扩散障碍层共同形成集成电路Cu互连线扩散障碍层。
Cu互连线制备过程
本发明所述的集成电路Cu互连线扩散障碍层的制备过程，包括步骤：
(1)在集成电路中，低k材料沟道侧壁和底部沉积一扩散障碍层；
(2)在步骤(1)的扩散障碍层表面沉积一Cu合金种子层，从而形成表面沉积有合金种子层的扩散障碍层；
(3)将步骤(2)得到的表面沉积有合金种子层的扩散障碍层进行退火处理，从而形成经退火的扩散障碍层；
(4)在步骤(3)得到的经退火的扩散障碍层表面，沉积一Cu主导电层，从而形成集成电路Cu互连线。
或者，
(1)在集成电路中，低k材料沟道侧壁和底部沉积一扩散障碍层；
(2)在步骤(1)的扩散障碍层表面沉积一Cu合金种子层，从而形成表面沉积有合金种子层的扩散障碍层；
(3)将步骤(2)得到的表面沉积有合金种子层的扩散障碍层表面，沉积一Cu主导电层，从而形成表面沉积有合金种子层和Cu主导电层的扩散障碍层；
(4)将步骤(3)得到的表面沉积有合金种子层和Cu主导电层的扩散障碍层，进行退火处理，从而形成集成电路Cu互连线。
其中，沉积主导电层时，应填满整个集成电路的沟道，并利用化学机械抛光法将沟道外的Cu去掉。
在另一优选例中，所述步骤(4)包括步骤：在Cu合金种子层和主导电层表面沉积上绝缘层或刻蚀阻挡层，其中，所述上绝缘层或刻蚀阻挡层为SiO2、SiC、SiCN或SiN。
本发明提供了更优选的制备方法，包括步骤：
(1)在集成电路低k材料(如SiO2、SiOpCq、SiOpCqHr、SiOpFq、SiN或SiCN层，其中，p为0-2，q或r为0-1)沟道侧壁和底部沉积厚度小于10nm的Ta或TaN障碍层；
(2)在Ta或TaN障碍层表面沉积厚度10nm～250nm的Cu合金种子层，其中，所述合金种子层包含Cu和掺杂元素，所述掺杂元素为Cr和Mn、Al、Ti、Mg、或Ni中的至少一种，所述掺杂元素的含量为0.05at％～20at％，从而形成表面沉积有合金种子层的扩散障碍层；
(3)将步骤(2)得到的表面沉积有合金种子层的扩散障碍层进行退火处理(如温度为300～600℃，时间5min-1h)，从而形成经退火的扩散障碍层；
(4)在步骤(3)得到的经退火的扩散障碍层表面，沉积一Cu主导电层，然后再沉积上绝缘层或刻蚀阻挡层，从而形成集成电路Cu互连线。
本发明的主要优点有：
1.本发明提供了一种集成电路Cu互连线扩散障碍层的构筑方法，所述方法制备的扩散障碍层厚度很薄而且覆盖均匀且完全，防扩散性能好。
2.本发明提供了一种集成电路Cu互连线的构筑方法，所述方法构筑的Cu互连线电阻率低、导电性能好。
3.采用本发明提供的方法构筑扩散障碍层的微型器件的性能更稳定，产品的合格率更高。
4.采用本发明提供的方法构筑Cu互连线的微型器件的响应速度更快，反应更灵敏。
下面结合具体实施，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。下列实施例中未注明具体条件的实验方法，通常按照常规条件，或按照制造厂商所建议的条件。除非另外说明，否则百分比和份数按重量计算。
实施例1
如图1a所示，在SiO2绝缘层沟道2中，通过磁控溅射沉积一层厚度在10nm以下的Ta膜3，覆盖在绝缘层的上表面和沟道的侧壁和底部，再用磁控溅射法沉积一层厚度在10nm～250nm的Cu合金种子层4，如图1b所示。Cu合金中Mn和Cr的含量在0.05at％～20at％。
然后对图1b所示结构的器件进行热处理，热处理的温度为200℃～600℃，热处理时间为5min～3h，热处理的气氛即可以是真空，也可以是Ar保护气氛。在此条件，Cu合金中的Mn和Cr元素会在界面反应的推动力下分别向第一障碍层不能覆盖和无法提供足够隔离的位置运动，并反应生成一层新的障碍层5，如图1c所示。这一层自形成障碍层的厚度在10nm以下。
如图1d所示，Cu的主导电层6，通过电化学方法沉积在图1c上，并填满整个沟道。利用化学机械抛光法将沟道外的Cu去掉，再沉积一层SiO2、SiC、SiCN或SiN作为上绝缘层或刻蚀阻挡层7，如图1e所示。
实施例2
如图2a所示，在SiO2绝缘层沟道2中，通过磁控溅射沉积一层厚度在10nm以下的Ta膜3，覆盖在绝缘层的上表面和沟道的侧壁和底部，再用磁控溅射法沉积一层厚度在10nm～250nm的Cu合金种子层4，如图2b所示。Cu合金中Mn和Cr的含量在0.05at％～20at％。
如图2c所示，Cu的主导电层6，通过电化学方法沉积在图2b上，并填满整个沟道。然后对图2c所示结构的器件进行热处理，热处理的温度为200℃～600℃，热处理时间为5min～3h，热处理的气氛即可以是真空，也可以是Ar保护气氛。在此条件，Cu合金中的Mn和Cr元素会在界面反应的推动力下分别向第一障碍层不能覆盖和无法提供足够隔离的位置运动，并反应生成一层新的障碍层5，如图2d所示。这一层自形成障碍层的厚度在10nm以下。
再利用化学机械抛光法将沟道外的Cu去掉，再沉积一层SiO2、SiC、SiCN或SiN作为上绝缘层或刻蚀阻挡层7，如图2e所示。
实施例3
如图3a所示，在SiO2绝缘层沟道2中，通过磁控溅射沉积一层厚度在10nm以下的Ta膜3，覆盖在绝缘层的上表面和沟道的侧壁和底部，再用磁控溅射法沉积一层厚度在10nm～250nm的Cu合金种子层4，Cu合金中Mn和Cr的含量在0.05at％～20at％。自形成障碍层5和Cu主导电层6采用实施例1或实施例2中的方法制备。再利用化学机械抛光法将沟道外的Cu去掉，再沉积一层SiO2、SiC、SiCN或SiN作为上绝缘层或刻蚀阻挡层7。
然后在图3a所示的结构上沉积厚度为50nm～600nm的SiO2绝缘层8，并在其上形成沟道14，由上层凹槽14b和连接下一层Cu导线6和上层凹槽14b的互连孔14a构成，如图3b所示。在沟道14的侧壁和底部再沉积一层厚度在10nm一下的Ta层9，如图3c所示。再用磁控溅射法沉积一层厚度在10nm～250nm的Cu合金种子层10，如图3d所示。Cu合金中Mn和Cr的含量在0.05at％～20at％。
然后对图3d所示结构的器件进行热处理，热处理的温度为200℃～600℃，热处理时间为5min～3h，热处理的气氛即可以是真空，也可以是Ar等保护气氛。在此条件，Cu合金中的Mn和Cr元素会在界面反应的推动力下向第一障碍层不能覆盖和无法提供足够隔离的位置运动并反应生成一层新的障碍层11，如图3e所示。这一层自形成障碍层的厚度在10nm以下。
然后，如图3f所示，一层Cu的主导电层12，通过电化学方法沉积在图3e所示的结构上，并填满整个沟道。利用化学机械抛光法将沟道外的Cu去掉，再沉积一层SiO2、SiC、SiCN或SiN作为上绝缘层或刻蚀阻挡层13，如图3g所示。
实施例4
如图4a所示，在SiO2绝缘层沟道2中，通过磁控溅射沉积一层厚度在10nm以下的Ta膜3，覆盖在绝缘层的上表面和沟道的侧壁和底部，再用磁控溅射法沉积一层厚度在10nm～250nm的Cu合金种子层4，Cu合金中Mn和Cr的含量在0.05at％～20at％。自形成障碍层5和Cu主导电层6采用实施例1或实施例2中的方法制备。再利用化学机械抛光法将沟道外的Cu去掉，再沉积一层SiO2、SiC、SiCN或SiN作为上绝缘层或刻蚀阻挡层7。
然后在图4a所示的结构上沉积厚度为50nm～600nm的SiO2绝缘层8，并在其上形成沟道14，由上层凹槽14b和连接下一层Cu导线6和上层凹槽14b的互连孔14a构成，如图4b所示。在沟道14的侧壁和底部再沉积一层厚度在10nm以下的Ta层9，如图4c所示。再用磁控溅射法沉积一层厚度在10nm～250nm的Cu合金种子层10，如图4d所示。Cu合金中Mn和Cr的含量在0.05at％～20at％。
然后，如图4e所示，一层Cu的主导电层12，通过电化学方法沉积在图4d所示的结构上，并填满整个沟道。然后对图4e所示结构的器件进行热处理，热处理的温度为200℃～600℃，热处理时间为5min～3h，热处理的气氛即可以是真空，也可以是Ar保护气氛。在此条件，Cu合金中的Mn和Cr元素会在界面反应的推动力下分别向第一障碍层不能覆盖和无法提供足够隔离的位置运动，并反应生成一层新的障碍层11，如图4f所示。这一层自形成障碍层的厚度在10nm以下。利用化学机械抛光法将沟道外的Cu去掉，再沉积一层SiO2、SiC、SiCN或SiN作为上绝缘层或刻蚀阻挡层13，如图4g所示。
性能测试结果显示：
与(a)仅具有传统的Ta或TaN障碍层或(b)仅具有自形成障碍层的微型器件相比，通过采用本发明所述方法构筑的Cu互连线制造的微型器件的性能更稳定，产品的合格率显著提高，并且响应速度更快，反应更灵敏。
在本发明提及的所有文献都在本申请中引用作为参考，就如同每一篇文献被单独引用作为参考那样。此外应理解，在阅读了本发明的上述讲授内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
Claims (8)
1.一种集成电路Cu互连线扩散障碍层的构筑方法，其特征在于，包括步骤：
(i)在集成电路中，在低k材料层沟道的侧壁和底部沉积第一扩散障碍层；
(ii)在第一扩散障碍层表面沉积Cu合金种子层，从而形成表面沉积有合金种子层的扩散障碍层；
(iii)将步骤(ii)得到的表面沉积有合金种子层的扩散障碍层进行退火处理，从而得到经退火形成的第二扩散障碍层；
其中，所述第一扩散障碍层和所述第二扩散障碍层共同形成集成电路Cu互连线扩散障碍层。
2.如权利要求1所述的构筑方法，其特征在于，所述步骤(i)中的第一扩散障碍层为Ta或TaN膜。
3.如权利要求1所述的方法，其特征在于，所述步骤(i)中的低k材料为SiO2、SiOpCq、SiOpCqHr、SiOpFq、SiN或SiCN，其中，p为0-2，q或r为0-1。
4.如权利要求1所述的构筑方法，其特征在于，所述步骤(i)中的低k材料层沟道的宽度在0.15μm-0.3μm，深宽比大于1。
5.如权利要求1所述的构筑方法，其特征在于，所述步骤(ii)中的Cu合金种子层包含Cu和掺杂元素，
其中，所述掺杂元素为Cr和选自下组的元素：Mn、Al、Ti、Mg、Ni、或其组合。
6.如权利要求1所述的构筑方法，其特征在于，所述步骤(iii)的退火处理的温度为300～600℃，时间为5min-10h。
7.如权利要求1所述的构筑方法，其特征在于，所述步骤(iii)的第二扩散障碍层由选自下组元素组成：AxOy、AxSiyOz、AxCyOz、AxNyOz、AxFyOz、或其组合，其中A为Cr和选自下组的元素：Mn、Al、Ti、Mg、Ni、或其组合；x为1-3，y为0-3，和z为1-3。
8.一种集成电路Cu互连线的构筑方法，其特征在于，包括步骤：(1)在集成电路中，低k材料层沟道侧壁和底部沉积第一扩散障碍层；
(2)在第一扩散障碍层表面沉积Cu合金种子层，从而形成表面沉积有合金种子层的扩散障碍层；
(3)将步骤(2)得到的表面沉积有合金种子层的扩散障碍层进行退火处理，从而得到经退火的扩散障碍层；
(4)在步骤(3)得到的经退火的扩散障碍层表面，沉积一Cu主导电层，从而形成集成电路Cu互连线；
附加条件是：步骤(3)和步骤(4)可以由步骤(3a)和步骤(4a)代替：
(3a)将步骤(2)得到的表面沉积有合金种子层的扩散障碍层表面，沉积一Cu主导电层，从而形成表面沉积有合金种子层和Cu主导电层的扩散障碍层；
(4a)将步骤(3a)得到的表面沉积有合金种子层和Cu主导电层的扩散障碍层，进行退火处理，从而形成集成电路Cu互连线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104551283A CN102496597A (zh) | 2011-12-30 | 2011-12-30 | 一种集成电路中Cu互连线扩散障碍层的构筑方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104551283A CN102496597A (zh) | 2011-12-30 | 2011-12-30 | 一种集成电路中Cu互连线扩散障碍层的构筑方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102496597A true CN102496597A (zh) | 2012-06-13 |
Family
ID=46188403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104551283A Pending CN102496597A (zh) | 2011-12-30 | 2011-12-30 | 一种集成电路中Cu互连线扩散障碍层的构筑方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102496597A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11538811B2 (en) | 2021-02-25 | 2022-12-27 | Winbond Electronics Corp. | Dynamic random access memory and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516895A (zh) * | 2001-06-14 | 2004-07-28 | 马特森技术公司 | 用于铜互连的阻挡层增强工艺 |
-
2011
- 2011-12-30 CN CN2011104551283A patent/CN102496597A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516895A (zh) * | 2001-06-14 | 2004-07-28 | 马特森技术公司 | 用于铜互连的阻挡层增强工艺 |
Non-Patent Citations (1)
| Title |
|---|
| 周同: "铜基自组装扩散阻挡层的工艺研究", 《CNKI知识网络服务平台》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11538811B2 (en) | 2021-02-25 | 2022-12-27 | Winbond Electronics Corp. | Dynamic random access memory and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10109586B2 (en) | Semiconductor device interconnect structures formed by metal reflow process | |
| US7417321B2 (en) | Via structure and process for forming the same | |
| US7651943B2 (en) | Forming diffusion barriers by annealing copper alloy layers | |
| US7341908B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US6207222B1 (en) | Dual damascene metallization | |
| US7816266B2 (en) | Copper diffusion barrier | |
| US8044519B2 (en) | Semiconductor device and method of fabricating the same | |
| US8106512B2 (en) | Low resistance high reliability contact via and metal line structure for semiconductor device | |
| CN101714521B (zh) | 半导体器件及其制造方法 | |
| US8508018B2 (en) | Barrier layers | |
| US20120258588A1 (en) | Self forming metal fluoride barriers for fluorinated low-k dielectrics | |
| WO2002050882A2 (en) | Copper alloys for interconnections having improved electromigration characteristics and methods of making same | |
| CN115332166A (zh) | 具有自形成扩散阻挡层的低电阻率金属互连结构 | |
| KR100712358B1 (ko) | 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체 | |
| US20100244252A1 (en) | Self Forming Metal Fluoride Barriers for Fluorinated Low-K Dielectrics | |
| CN100380627C (zh) | 半导体器件及其制造方法 | |
| US20090096103A1 (en) | Semiconductor device and method for forming barrier metal layer thereof | |
| US7875978B2 (en) | Metal line having a multi-layered diffusion layer in a semiconductor device and method for forming the same | |
| CN102496597A (zh) | 一种集成电路中Cu互连线扩散障碍层的构筑方法 | |
| EP1249867A2 (en) | A metal barrier for copper interconnects that incorporates silicon in the metal barrier or at the copper/metal barrier interface | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US6724087B1 (en) | Laminated conductive lines and methods of forming the same | |
| JP2010129693A (ja) | 半導体装置及びその製造方法 | |
| US20170154816A1 (en) | Amorphous metal interconnections by subtractive etch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120613 |