CN111463185A - 纳米双晶结构 - Google Patents

纳米双晶结构 Download PDF

Info

Publication number
CN111463185A
CN111463185A CN201910609449.0A CN201910609449A CN111463185A CN 111463185 A CN111463185 A CN 111463185A CN 201910609449 A CN201910609449 A CN 201910609449A CN 111463185 A CN111463185 A CN 111463185A
Authority
CN
China
Prior art keywords
nano
twinned
substrate
nanodiamond
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910609449.0A
Other languages
English (en)
Other versions
CN111463185B (zh
Inventor
何政恩
黄保钦
杨政宪
李承宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuan Ze University
Original Assignee
Yuan Ze University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuan Ze University filed Critical Yuan Ze University
Publication of CN111463185A publication Critical patent/CN111463185A/zh
Application granted granted Critical
Publication of CN111463185B publication Critical patent/CN111463185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种纳米双晶结构，沉积于基底的表面上。所述纳米双晶结构包括至少一区块，且所述区块含有多个纳米双晶。每一纳米双晶具有面心立方晶体结构。所述多个纳米双晶沿[111]晶轴方向进行堆叠。所述纳米双晶结构的少于50％的表面以(111)面作为择优取向。

Description

纳米双晶结构
技术领域
本发明涉及一种纳米双晶结构。
背景技术
一般来说，金属材料的机械强度会随着其晶粒尺寸的缩小而提高。特别是，当晶粒尺寸缩小至纳米(nanometer)等级时，金属材料可具有高硬度(hardness)及低杨氏系数(Young’s modulus)等材料特性。纳米双晶铜(nanotwinned Cu)是目前已发展出来的纳米等级双晶结构材料，其具有抗电迁移(electromigration)、抗热疲劳(thermal fatigue)、高机械强度(例如：拉伸强度及硬度)、良好的导电性(conductivity)、高耐腐蚀性((corrosion behavior)、良好的散热性(heat dissipation)、及良好的热稳定性(thermalstability)等。因此，纳米双晶铜正被积极评估可用来取代一般电镀铜于镀通孔(platingthrough hole，PTH)、通孔/盲孔填充(through-/blind-hole filling)、硅晶穿孔(throughsilicon via，TSV)填充或导线(interconnect)结构等领域的应用。
然而，以电镀(electroplating)制造纳米双晶铜往往需靠脉冲电镀(pulseelectroplating)方式镀制，此种制造技术成本高昂，且较电镀效率较差。此外，脉冲方式也仅能制造出细小而无规则性的纳米双晶结构。在现有技术中，通过直流(direct current，DC)电镀方式则需搭配阴极待镀物或电镀液的旋转及底材特殊晶种层(seed layer)的限制，并且主要仅能镀制出排列整齐的具有(111)面的纳米双晶结构。基于以上限制，纳米双晶铜较难全面实于现行工业中。
发明内容
本发明提供一种纳米双晶结构，其少于50％的表面以(111)面作为择优取向。
本发明的纳米双晶结构沉积于基底的表面上，其包括至少一区块(domain)，其中所述区块含有多个纳米双晶，且每一纳米双晶具有面心立方(faced-centered cubic，FCC)晶体结构，所述多个纳米双晶沿[111]晶轴方向进行堆叠，且所述纳米双晶结构的少于50％的表面以(111)面作为择优取向。
在本发明的纳米双晶结构的一实施例中，所述纳米双晶结构包括多个所述区块，且相邻的所述区块的[111]晶轴例如实质上互相平行。
在本发明的纳米双晶金属结构的一实施例中，所述纳米双晶金属结构包括多个所述区块，且相邻的所述区块的[111]晶轴例如不互相平行。
在本发明的纳米双晶结构的一实施例中，所述纳米双晶结构的材料例如为金、钯、银、铂、铜、铁、铟、镍、铅或上述元素的组合。
在本发明的纳米双晶结构的一实施例中，所述纳米双晶结构的材料还包括锌、钨、钴、磷、钛、铋、锡或上述元素的组合。
在本发明的纳米双晶结构的一实施例中，所述区块的形状例如为多角形、柱状、椭圆形或其组合。
在本发明的纳米双晶结构的一实施例中，所述纳米双晶结构例如设置于基板上。
在本发明的纳米双晶结构的一实施例中，所述基板例如为导电基板。
在本发明的纳米双晶结构的一实施例中，所述导电基板例如为金属基板或石墨基板。
在本发明的纳米双晶结构的一实施例中，所述基板例如为绝缘基板，且所述纳米双晶结构与所述绝缘基板之间设置有导电层。
在本发明的纳米双晶结构的一实施例中，所述绝缘基板例如为印刷电路板、硅基板、化合物半导体基板、玻璃基板、石英基板、塑胶基板或上述的组合。
在本发明的纳米双晶结构的一实施例中，所述纳米双晶结构例如设置于基板的开孔中，且所述纳米双晶结构与所述开孔的孔壁之间例如设置有导电层。
在本发明的纳米双晶结构的一实施例中，所述开孔例如为通孔或盲孔。
在本发明的纳米双晶结构的一实施例中，还包括设置于所述纳米双晶结构与所述导电层之间的过渡层，其中所述过渡层包含杂晶粒或所述纳米双晶与杂晶粒的组合。
在本发明的纳米双晶结构的一实施例中，所述过渡层的厚度例如不超过500微米。
在本发明的纳米双晶结构的一实施例中，所述导电层的材料例如为碳、金、钯、银、铂、铜、铁、钴、镍、磷、钛、钨、锡、铅、铋、铟、锌、上述元素的组合或铟锡氧化物(indium tinoxide，ITO)。
基于上述，在本发明的纳米双晶结构中，少于50％的表面以(111)面作为择优取向。当本发明的纳米双晶结构应用于镀通孔、通孔/盲孔填充物、硅晶穿孔填充物、导线结构或散热元件等时，由本发明实施例的纳米双晶结构所形成的构件可具有抗电迁移特性、高机械强度及良好的散热能力。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A为依照本发明第一实施例的纳米双晶结构的立体示意图；
图1B为本发明第一实施例的纳米双晶结构的聚焦离子束(focused ion beam，FIB)图像；
图1C为图1B中的区块的放大图；
图1D为图1C所示的区块的反极图(inverse pole figure，IPF)；
图2A为依照本发明第二实施例的纳米双晶结构的电子背向散射绕射(electronbackscatter diffraction，EBSD)的图像特性(image quality，IQ)叠合双晶界(twinboundaries)分布图；
图2B为图2A中的第一区块的反极图；
图2C为图2A中的第二区块的反极图；
图3A为依照本发明实施例的具有纳米双晶结构的盲孔的剖面示意图；
图3B为依照本发明第三实施例的具有纳米双晶结构的盲孔的由聚焦离子束显微镜所拍摄的图像；
图4A为依照本发明第四实施例的纳米双晶结构的电子背向散射绕射的图像特性叠合双晶界分布图；
图4B为图4A中的第一区块的反极图；
图4C为图4A中的第二区块的反极图。
附图标号说明：
100、200、300、400：纳米双晶结构
102、402：印刷电路板
104、306、404：导电层
106、406：过渡层
108、202、204、407、408：区块
110、202a、204a、410：双晶平面
112、208、409：晶界
206：导电基板
300a：第一部分
300b：第二部分
302：基板
302a：底材
302b：金属箔
302c：介电层
304：开孔
具体实施方式
本发明实施例的纳米双晶结构可应用于现行的各种电子元件中。举例来说，本发明实施例的纳米双晶结构可用以形成作为电子封装体的连接构件的金属导电柱、导线、内连线结构、镀通孔、通孔/盲孔填充物、硅晶穿孔填充物、GaN穿孔(through-GaN via)填充物、玻璃穿孔(through-glass-via，TGV)填充物、重布线层(redistribution layer，RDL)或散热元件等。如此一来，由本发明实施例的纳米双晶结构所形成的构件可具有抗电迁移特性、高机械强度及良好的散热能力。
本实施例的纳米双晶结构可通过直流电镀、脉冲电镀、脉冲-反脉冲电镀、超音波电镀、高速摆荡电镀、电磁旋转电镀等方式来形成，且无特定阳极的需求。此外，电镀时所使用的电镀液可为有机酸或无机酸，例如：硫酸、甲基磺酸或其混合物。此外，电镀液中还可含有添加剂，例如：明胶、表面活性剂及双晶生长剂等。电镀时的电流密度例如介于0.05A/dm2(ASD)至100A/dm2之间。以下将对本发明实施例的纳米双晶结构进行详细的说明。
第一实施例
在本实施例中，纳米双晶结构沉积于基底的表面上。纳米双晶结构包括多个区块，每一区块含有沿[111]晶轴方向进行堆叠的多个纳米双晶，且至少一部分相邻的区块的[111]晶轴实质上互相平行。也就是说，在本实施例的纳米双晶结构中，可以是全部的相邻的区块的[111]晶轴皆为实质上互相平行，或者可以是一部分的相邻的区块的[111]晶轴为实质上互相平行，而其它的相邻的区块的[111]晶轴不互相平行。这些区块的形状可以是多角形、柱状、椭圆形或其组合。此外，纳米双晶结构的表面并未以(111)面作为择优取向。纳米双晶的材料可为铜、金、钯、银、铂、铜、铁、铟、镍、铅或上述元素的组合，且其中亦可混杂微量元素(例如：锌、钨、钴、磷、钛、铋、锡等)。当纳米双晶的材料为铜时，一般称为纳米双晶铜。
在本实施例中，纳米双晶结构设置(沉积)于绝缘基板上，且纳米双晶结构与绝缘基板之间设置有导电层。绝缘基板例如是印刷电路板(包括介电层以及设置于其中的线路层)、硅基板、化合物半导体基板(例如：III-V族元素半导体基板)、玻璃基板、石英基板、塑胶基板或上述的组合。导电层的材料例如是碳、金、钯、银、铂、铜、铁、钴、镍、磷、钛、钨、锡、铅、铋、铟、锌或上述元素的组合，或者导电层的材料也可以是其它具导电性材料，例如：铟锡氧化物(indium tin oxide，ITO)。
此外，在本实施例中，纳米双晶结构与导电层之间具有过渡层(transitionlayer)，且过渡层包含杂晶粒或同时包含杂晶粒与纳米双晶，但本发明不限于此。在其它实施例中，纳米双晶结构与导电层之间也可不具有过渡层。一般来说，过渡层的厚度不超过500微米。
特别一提的是，在其它实施例中，上述的纳米双晶结构也可以设置于导电基板上并与导电基板接触，而不需要额外设置导电层。导电基板例如是金属基板或石墨基板。
图1A为依照本发明第一实施例的纳米双晶结构的立体示意图。图1B为本发明第一实施例的纳米双晶结构图像，此图像是通过聚焦离子束显微镜所拍摄。图1C为图1B中的其中一个区块的放大图。图1D为图1C所示的区块的反极图。
请同时参照图1A、图1B、图1C与图1D，本实施例的纳米双晶结构100为纳米双晶铜结构，其设置(沉积)于印刷电路板102上，且纳米双晶结构100与印刷电路板102之间设置有导电层104。此外，纳米双晶结构100与导电层104之间具有过渡层106。在图1A中，为了使图示清楚呈现纳米双晶结构，省略了印刷电路板102、导电层104与过渡层106。
纳米双晶结构100包括多个柱状区块108。这些区块108含有多个沿[111]晶轴方向进行堆叠的纳米双晶铜。如图1A与图1C所示，在每一个区块108中，纳米双晶铜的双晶皆沿[111]晶轴方向进行堆叠，且双晶间的夹角约为60°(亦即∑3双晶界)。
此外，在纳米双晶结构100中，相邻的区块108之间具有晶界112。在纳米双晶结构100的这些区块108中，至少一部分的相邻的区块108的[111]晶轴互相平行或实质上互相平行。举例来说，由图1A可以看出，位于左侧的两个区块108的[111]晶轴实质上互相平行。此外，在纳米双晶结构100的这些区块108中，也包含了[111]晶轴不互相平行的区块108。举例来说，由图1A可以看出，位于左侧的区块108与位于右侧的区块108的[111]晶轴彼此不互相平行。
另外，由图1D的反极图可以看出，纳米双晶结构100的区块108的表面以(101)面作为择优取向。由于在纳米双晶结构100中，每个区块108具有实质上相同的结构，因此使得纳米双晶结构100的整个表面以(101)面作为择优取向(非以(111)面作为择优取向)，其不同于一般的纳米双晶铜结构(整个表面的50％以上以(111)面作为择优取向)。
如前文所述，当印刷电路板102替换为导电基板时，则可省略导电层104而使得纳米双晶结构100与导电基板接触，且纳米双晶结构100与导电基板之间不具有过渡层106。
第二实施例
在本实施例中，纳米双晶结构沉积于基底的表面上。纳米双晶结构包括多个区块，每一区块含有沿[111]晶轴堆叠的多个纳米双晶，且相邻的区块的[111]晶轴不互相平行。这些区块的形状可以是多角形、柱状、椭圆形或其组合。此外，纳米双晶结构的表面并未以(111)面作为择优取向。纳米双晶的材料可为金、钯、银、铂、铜、铁、铟、镍、铅或上述元素的组合，且其中可混杂微量元素(例如：锌、钨、钴、磷、钛、铋、锡等)。
在本实施例中，纳米双晶结构设置(沉积)于导电基板上并与导电基板接触，且纳米双晶结构与导电基板之间不具有过渡层。导电基板例如是金属基板或石墨基板。
在其它实施例中，上述的纳米双晶结构也可以设置(沉积)于绝缘基板上，且纳米双晶结构与绝缘基板之间设置有导电层。绝缘基板例如是印刷电路板(包括介电层以及设置于其中的线路层)、硅基板、化合物半导体基板(例如：III-V族元素半导体基板)、玻璃基板、石英基板、塑胶基板或上述的组合。导电层的材料例如是碳、金、钯、银、铂、铜、铁、钴、镍、磷、钛、钨、锡、铅、铋、铟、锌或上述元素的组合，或者导电层的材料也可以是其它具导电性材料，例如：铟锡氧化物。
图2A为依照本发明第二实施例的纳米双晶结构的电子背向散射绕射的IQ图像叠合双晶界图。图2B为图2A中的第一区块的反极图。图2C为图2A中的第二区块的反极图。
请同时参照图2A、图2B与图2C，本实施例的纳米双晶结构200为纳米双晶铜金属结构，其设置(沉积)于金属基板206上并与金属基板206接触。
纳米双晶结构200包括2个柱状区块(例如：第一区块202与第二区块204)。第一区块202与第二区块204之间具有晶界208。第一区块202与第二区块204各自含有沿[111]晶轴方向进行堆叠的多个纳米双晶铜。在第一区块202中，纳米双晶铜的双晶平面202a沿[111]晶轴方向进行堆叠，亦即这些纳米双晶铜沿[111]晶轴方向进行堆叠。在第二区块204中，纳米双晶铜的双晶平面204a沿[111]晶轴方向进行堆叠，亦即这些纳米双晶铜沿[111]晶轴方向进行堆叠。此外，由图2A可以明显看出，第一区块202的[111]晶轴与第二区块204的[111]晶轴互相不平行。
由图2B的第一区块202的反极图以及图2C的第二区块204的反极图可以看出，第一区块202的整个表面以及第二区块204的整个表面皆未以(111)面作为择优取向，其不同于一般的纳米双晶结构(整个表面的50％以上以(111)面作为择优取向)。
如前文所述，在其它实施例中，当金属基板206替换为绝缘基板时，则纳米双晶结构200与绝缘基板之间设置有导电层，且纳米双晶结构200与导电层之间可具有过渡层。
第三实施例
在本实施例中，前述的纳米双晶结构除了设置(沉积)于基板的表面上之外，还可设置(沉积)于基板的开孔中。举例来说，基板例如是包括介电层以及设置于其中的线路层的印刷电路板，而基板中的开孔例如是形成于介电层中用以制作导通元件的开孔(例如：通孔或盲孔)。
图3A为依照本发明实施例的具有纳米双晶结构的盲孔的剖面示意图。图3B为依照本发明实施例的具有纳米双晶结构的盲孔的横截面图像，此图像是通过聚焦离子束显微镜所拍摄。请同时参照图3A与图3B，纳米双晶结构300设置(沉积)于基板302的表面上以及基板302的开孔中。详细地说，基板302可包括底材302a、位于底材302a上的金属箔302b(例如：铜箔)与位于金属箔302b上的介电层302c，其中介电层302c中具有用以制作导通元件的开孔304(盲孔)。此外，介电层302c的表面上、开孔304的侧壁上以及底部处(开孔304所暴露出的金属箔302b上)均设置有导电层306。纳米双晶结构300具有第一部分300a与第二部分300b。纳米双晶结构300可具有与纳米双晶结构100或纳米双晶结构200相同的结构。纳米双晶结构300的第一部分300a可如同第一实施例设置于介电层302c的表面上的导电层306上，且纳米双晶结构300的第二部分300b可设置于开孔304中的导电层306上。导电层306例如与导电层104相同。纳米双晶结构300的第二部分300b中邻近金属箔302b的部分可如同第二实施例而设置于金属箔302b上，亦即金属箔302b可直接作为导电层。
在开孔304为盲孔的实施例中，纳米双晶结构300的第二部分300b不会与金属箔302b接触，因此纳米双晶结构300的第二部分300b的下部则设置于盲孔底部处的介电层302c上，且与介电层302c之间具有导电层。
第四实施例
本实施例的纳米双晶结构可如同前文所述而设置(沉积)在各种基板上。在本实施例中，纳米双晶结构沉积于基底的表面上。纳米双晶结构包括多个区块，每一区块含有沿[111]晶轴方向进行堆叠的多个纳米双晶，且相邻的区块的[111]晶轴可实质上互相平行或不互相平行。这些区块的形状可以是多角形、柱状、椭圆形或其组合。此外，纳米双晶结构的少于50％的表面以(111)面作为择优取向。纳米双晶的材料可为金、钯、银、铂、铜、铁、铟、镍、铅或上述元素的组合，且其中可混杂微量元素(例如：锌、钨、钴、磷、钛、铋、锡等)。
图4A为依照本发明第四实施例的纳米双晶结构，此图像通过聚焦离子束显微镜所拍摄的。图4B为图4A中的第一区块的反极图。图4C为图4A中的第二区块的反极图。
请同时参照图4A、图4B与图4C，本实施例的纳米双晶结构400为纳米双晶铜金属结构，其设置(沉积)于印刷电路板402上，且纳米双晶结构400与印刷电路板402之间设置有导电层404。此外，纳米双晶结构400与导电层404之间具有过渡层406。印刷电路板402、导电层404以及过渡层406分别与印刷电路板102、导电层104以及过渡层106相同，于此不另行赘述。
纳米双晶结构400包括多个柱状区块(包括多个第一区块407与至少一个第二区块408)。第一区块407与第二区块408之间以及各第一区块407之间具有晶界409。第一区块407与第二区块408各自含有沿[111]晶轴方向进行堆叠的多个纳米双晶铜，即纳米双晶铜的双晶平面410沿[111]晶轴方向进行堆叠。第一区块407的[111]晶轴与第二区块408的[111]晶轴可实质上互相平行或不互相平行。
此外，由图4B的第一区块407的反极图以及图4C的第二区块408的反极图可以看出，第一区块407的整个表面未以(111)面作为择优取向，而第二区块408的表面则以(111)面作为择优取向，且使得纳米双晶结构400的少于50％的表面以(111)面作为择优取向，因此不同于一般的纳米双晶结构(整个表面的50％以上以(111)面作为择优取向)。
综上所述，在本发明的纳米双晶结构中，少于50％的表面以(111)面作为择优取向。当本发明的纳米双晶结构应用于电子封装体的连接构件的金属导电柱、导线、内连线结构、镀通孔、通孔/盲孔填充物、硅晶穿孔填充物、GaN穿孔填充物、玻璃穿孔填充物、重布线层或散热元件等时，所形成的构件可具有良好的抗电迁移特性、高机械强度以及良好的散热特性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (19)

1.一种纳米双晶结构，沉积于基底的表面上，其特征在于，所述纳米双晶结构包括至少一区块，且所述区块含有多个纳米双晶，其中每一纳米双晶具有面心立方晶体结构，所述多个纳米双晶沿[111]晶轴方向进行堆叠，且所述纳米双晶结构的少于50％的表面以(111)面作为择优取向。
2.根据权利要求1所述的纳米双晶结构，其中所述纳米双晶结构包括多个所述区块，且相邻的所述区块的[111]晶轴实质上互相平行。
3.根据权利要求1所述的纳米双晶结构，其中所述纳米双晶结构包括多个所述区块，且相邻的所述区块的[111]晶轴不互相平行。
4.根据权利要求1所述的纳米双晶结构，其中所述纳米双晶的材料包括金、钯、银、铂、铜、铁、铟、镍、铅或上述元素的组合。
5.根据权利要求4所述的纳米双晶结构，其中所述纳米双晶的材料还包括锌、钨、钴、磷、钛、铋、锡或上述元素的组合。
6.根据权利要求1所述的纳米双晶结构，其中所述区块的形状包括多角形、柱状、椭圆形或其组合。
7.根据权利要求1所述的纳米双晶结构，其中所述纳米双晶结构设置于基板上。
8.根据权利要求7所述的纳米双晶结构，其中所述基板包括导电基板。
9.根据权利要求8所述的纳米双晶结构，其中所述导电基板包括金属基板或石墨基板。
10.根据权利要求7所述的纳米双晶结构，其中所述基板包括绝缘基板，且所述纳米双晶结构与所述绝缘基板之间设置有导电层。
11.根据权利要求10所述的纳米双晶结构，其中所述绝缘基板包括印刷电路板、硅基板、化合物半导体基板、玻璃基板、石英基板、塑胶基板或上述的组合。
12.根据权利要求10所述的纳米双晶结构，其中所述导电层的材料包括碳、金、钯、银、铂、铜、铁、钴、镍、磷、钛、钨、锡、铅、铋、铟、锌、上述元素的组合或铟锡氧化物。
13.根据权利要求10所述的纳米双晶结构，还包括过渡层，设置于所述纳米双晶结构与所述导电层之间，其中所述过渡层包含杂晶粒或所述纳米双晶与杂晶粒的组合。
14.根据权利要求13所述的纳米双晶结构，其中所述过渡层的厚度不超过500微米。
15.根据权利要求1所述的纳米双晶结构，其中所述纳米双晶结构设置于基板的开孔中，且所述纳米双晶结构与所述开孔的孔壁之间设置有导电层。
16.根据权利要求15所述的纳米双晶结构，其中所述导电层的材料包括碳、金、钯、银、铂、铜、铁、钴、镍、磷、钛、钨、锡、铅、铋、铟、锌、上述元素的组合或铟锡氧化物。
17.根据权利要求15所述的纳米双晶结构，其中所述开孔包括通孔或盲孔。
18.根据权利要求15所述的纳米双晶结构，还包括过渡层，设置于所述纳米双晶结构与所述导电层之间，其中所述过渡层包含杂晶粒或所述纳米双晶与杂晶粒的组合。
19.根据权利要求18所述的纳米双晶结构，其中所述过渡层的厚度不超过500微米。
CN201910609449.0A 2019-01-18 2019-07-08 纳米双晶结构 Active CN111463185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108101986 2019-01-18
TW108101986A TWI731293B (zh) 2019-01-18 2019-01-18 奈米雙晶結構

Publications (2)

Publication Number Publication Date
CN111463185A true CN111463185A (zh) 2020-07-28
CN111463185B CN111463185B (zh) 2022-03-08

Family

ID=71608450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910609449.0A Active CN111463185B (zh) 2019-01-18 2019-07-08 纳米双晶结构

Country Status (3)

Country Link
US (1) US11439007B2 (zh)
CN (1) CN111463185B (zh)
TW (1) TWI731293B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023283865A1 (en) * 2021-07-15 2023-01-19 University Of Science And Technology Beijing Forming nanotwinned regions in a ceramic coating at a tunable volume fraction
WO2023027917A1 (en) * 2021-08-25 2023-03-02 Applied Materials, Inc. Nanotwin copper materials in semiconductor devices
CN115802598A (zh) * 2023-01-31 2023-03-14 博睿光电(泰州)有限公司 一种陶瓷基板及其制作方法和应用
TWI810087B (zh) * 2022-10-11 2023-07-21 欣興電子股份有限公司 具有低晶界密度的電路板和其形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686518B (zh) * 2019-07-19 2020-03-01 國立交通大學 具有奈米雙晶銅之電連接結構及其形成方法
US11901585B2 (en) * 2019-11-23 2024-02-13 Apple Inc. Nanotwin copper components
TWI709667B (zh) * 2019-12-06 2020-11-11 添鴻科技股份有限公司 奈米雙晶銅金屬層及其製備方法及包含其的基板
US20220108975A1 (en) * 2020-10-05 2022-04-07 Stmicroelectronics S.R.L. Silver nanoparticles synthesis method for low temperature and pressure sintering
TWI746383B (zh) * 2021-03-05 2021-11-11 國立陽明交通大學 摻雜金屬元素的奈米雙晶銅金屬層、包含其之基板及其製備方法
TWI753798B (zh) * 2021-03-16 2022-01-21 財團法人工業技術研究院 基底穿孔結構及其製造方法、重佈線層結構及其製造方法
TWI756106B (zh) * 2021-04-15 2022-02-21 樂鑫材料科技股份有限公司 固晶接合結構及其形成方法
TWI789864B (zh) * 2021-08-09 2023-01-11 國立陽明交通大學 電性連接結構及其製備方法
CN115786997B (zh) * 2021-09-10 2023-08-25 宁德时代新能源科技股份有限公司 电解铜箔及其制备方法、负极极片、二次电池
TWI803984B (zh) * 2021-09-22 2023-06-01 樂鑫材料科技股份有限公司 金屬薄膜表面奈米孿晶結構及其形成方法
CN114875461B (zh) * 2022-04-21 2023-05-26 中国科学院深圳先进技术研究院 一种纳米孪晶铜电镀液、电镀方法、纳米孪晶铜材料及应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130122326A1 (en) * 2011-11-16 2013-05-16 National Chiao Tung University Electrodeposited Nano-Twins Copper Layer and Method of Fabricating the Same
CN103390565A (zh) * 2012-05-10 2013-11-13 财团法人交大思源基金会 包括在优选方向生长的Cu6Sn5晶粒的电性连接结构及其制备方法
CN103730445A (zh) * 2012-10-16 2014-04-16 财团法人交大思源基金会 具有双晶铜线路层的电路板及其制作方法
TWI507548B (zh) * 2014-07-24 2015-11-11 Univ Nat Chiao Tung 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
TW201542888A (zh) * 2014-05-02 2015-11-16 Univ Nat Chiao Tung 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
TW201621091A (zh) * 2014-12-11 2016-06-16 國立交通大學 具有大晶粒之銅薄膜、包含其之銅箔基板、以及該銅箔基板之製備方法
CN106298634A (zh) * 2015-05-15 2017-01-04 中国科学院金属研究所 一种定向生长纳米孪晶铜的通孔填充方法及其应用
CN106876294A (zh) * 2017-03-03 2017-06-20 中国科学院上海微系统与信息技术研究所 纳米孪晶铜布线层的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001011685A (ja) 1999-06-30 2001-01-16 Mitsui Mining & Smelting Co Ltd 電解銅箔およびその製造方法
WO2003038892A2 (en) * 2001-10-26 2003-05-08 Applied Materials, Inc. Atomic-layer-deposited tantalum nitride and alpha-phase tantalum as barrier layers for copper metallization
CN1234914C (zh) 2002-11-01 2006-01-04 中国科学院金属研究所 一种超高强度超高导电性纳米孪晶铜材料及制备方法
AU2003275517A1 (en) 2002-11-01 2004-05-25 Institute Of Metal Research Chinese Academy Of Sciences A nano icrystals copper material with super high strength and conductivity and method of preparing thereof
CN100503880C (zh) 2007-03-08 2009-06-24 复旦大学 一种纳米尺度孪晶铜薄膜的制备方法
CN102400188B (zh) 2010-09-10 2014-10-22 中国科学院金属研究所 一种<111>织构纳米孪晶Cu块体材料及制备方法
US8557507B2 (en) 2010-11-05 2013-10-15 California Institute Of Technology Fabrication of nano-twinned nanopillars
KR101255548B1 (ko) 2011-02-24 2013-04-17 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법
TWI419985B (zh) * 2011-10-11 2013-12-21 Nat Univ Tsing Hua 高密度雙晶金屬薄膜的製作方法
TWI490962B (zh) * 2013-02-07 2015-07-01 Univ Nat Chiao Tung 電性連接結構及其製備方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130122326A1 (en) * 2011-11-16 2013-05-16 National Chiao Tung University Electrodeposited Nano-Twins Copper Layer and Method of Fabricating the Same
TW201321557A (zh) * 2011-11-16 2013-06-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法
CN103390565A (zh) * 2012-05-10 2013-11-13 财团法人交大思源基金会 包括在优选方向生长的Cu6Sn5晶粒的电性连接结构及其制备方法
CN103730445A (zh) * 2012-10-16 2014-04-16 财团法人交大思源基金会 具有双晶铜线路层的电路板及其制作方法
TW201542888A (zh) * 2014-05-02 2015-11-16 Univ Nat Chiao Tung 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
TWI507548B (zh) * 2014-07-24 2015-11-11 Univ Nat Chiao Tung 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
TW201621091A (zh) * 2014-12-11 2016-06-16 國立交通大學 具有大晶粒之銅薄膜、包含其之銅箔基板、以及該銅箔基板之製備方法
CN106298634A (zh) * 2015-05-15 2017-01-04 中国科学院金属研究所 一种定向生长纳米孪晶铜的通孔填充方法及其应用
CN106876294A (zh) * 2017-03-03 2017-06-20 中国科学院上海微系统与信息技术研究所 纳米孪晶铜布线层的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023283865A1 (en) * 2021-07-15 2023-01-19 University Of Science And Technology Beijing Forming nanotwinned regions in a ceramic coating at a tunable volume fraction
WO2023027917A1 (en) * 2021-08-25 2023-03-02 Applied Materials, Inc. Nanotwin copper materials in semiconductor devices
US11973034B2 (en) 2021-08-25 2024-04-30 Applied Materials, Inc. Nanotwin copper materials in semiconductor devices
TWI810087B (zh) * 2022-10-11 2023-07-21 欣興電子股份有限公司 具有低晶界密度的電路板和其形成方法
CN115802598A (zh) * 2023-01-31 2023-03-14 博睿光电(泰州)有限公司 一种陶瓷基板及其制作方法和应用
CN115802598B (zh) * 2023-01-31 2023-10-31 博睿光电(泰州)有限公司 一种陶瓷基板及其制作方法和应用

Also Published As

Publication number Publication date
US11439007B2 (en) 2022-09-06
TWI731293B (zh) 2021-06-21
TW202028105A (zh) 2020-08-01
US20200236782A1 (en) 2020-07-23
CN111463185B (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
CN111463185B (zh) 纳米双晶结构
US10094033B2 (en) Electrodeposited nano-twins copper layer and method of fabricating the same
KR102433117B1 (ko) 나노-트윈 구리 층, 이를 제조하는 방법, 그리고 이를 포함하는 기판
KR100950059B1 (ko) 주석 도금 방법
TWI455663B (zh) 具有雙晶銅線路層之電路板及其製作方法
US20030025182A1 (en) Metal article coated with tin or tin alloy under tensile stress to inhibit whisker growth
JP2015029027A (ja) プリント配線板
US20070275262A1 (en) Reducing formation of tin whiskers on a tin plating layer
TWI521104B (zh) 奈米雙晶鎳金屬層、其製備方法、及包含其之電性連接結構、基板及封裝結構
EP2879169B1 (en) Method of manufacturing a silver-gold alloy bump for a semiconductor structure using a cyanide-based plating bath
US11578417B2 (en) Nano-twinned crystal film prepared by water/alcohol-soluble organic additives and method of fabricating the same
US10329681B2 (en) Copper-silver dual-component metal electroplating solution and electroplating method for semiconductor wire
US20220259754A1 (en) Twinned copper layer, substrate having the same and method for preparing the same
TWI647342B (zh) Copper-silver two-component metal plating liquid for semiconductor wires and plating method
KR20230108201A (ko) 나노-쌍정(NANO-TWINNED) Cu-Ni 합금층 및 그 제조 방법
US20180355499A1 (en) Manufacturing method of ultra-large copper grains without heat treatment
KR100637870B1 (ko) 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법
CN112135413A (zh) 用于镀覆印刷电路板的方法及使用所述方法的印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant