TWI753798B - 基底穿孔結構及其製造方法、重佈線層結構及其製造方法 - Google Patents

基底穿孔結構及其製造方法、重佈線層結構及其製造方法 Download PDF

Info

Publication number
TWI753798B
TWI753798B TW110109308A TW110109308A TWI753798B TW I753798 B TWI753798 B TW I753798B TW 110109308 A TW110109308 A TW 110109308A TW 110109308 A TW110109308 A TW 110109308A TW I753798 B TWI753798 B TW I753798B
Authority
TW
Taiwan
Prior art keywords
nano
metal film
substrate
twin
conductive layer
Prior art date
Application number
TW110109308A
Other languages
English (en)
Other versions
TW202238904A (zh
Inventor
邱韋嵐
張香鈜
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW110109308A priority Critical patent/TWI753798B/zh
Priority to CN202110440964.8A priority patent/CN115084003A/zh
Priority to US17/321,536 priority patent/US20220301980A1/en
Application granted granted Critical
Publication of TWI753798B publication Critical patent/TWI753798B/zh
Publication of TW202238904A publication Critical patent/TW202238904A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明提供一種基底穿孔結構及其製造方法、以及一種重佈線層結構及其製造方法。基底穿孔結構包括：柱狀的導電層、以及至少圍繞導電層而設置的奈米雙晶金屬膜。且在基底穿孔結構的橫截面中，相對於導電層以及奈米雙晶金屬膜的合計面積而言，奈米雙晶金屬膜的面積比為50面積%以下。

Description

基底穿孔結構及其製造方法、重佈線層結構及其製造方法
本發明是有關於一種基底穿孔結構及其製造方法。
隨著半導體技術的發展，逐漸縮小一些半導體晶片/晶粒的尺寸。同時，更多功能需要整合到半導體晶粒中，這也導致其它半導體晶粒和封裝體積變得越來越大。
基底穿孔(through substrate via；TSV)和重佈線層(redistribution layer；RDL)形成於封裝基底中，以用於在封裝中對於電源和訊號進行佈線。因此，需要維持其低電阻與低插入損耗的性質。奈米雙晶銅(nanotwinned Cu)是目前已發展出來的奈米等級雙晶結構材料，其具有抗電遷移(electromigration)、抗熱疲勞(thermal fatigue)、高機械強度(例如：拉伸強度及硬度)、良好的導電性(conductivity)、高耐腐蝕性(corrosion behavior)、良好的散熱性(heat dissipation)、及良好的熱穩定性(thermal stability)等。
然而，以電鍍(electroplating)製造奈米雙晶銅往往需靠脈衝電鍍(pulse electroplating)方式鍍製，此種製造技術成本高昂，且較電鍍效率較差。此外，脈衝方式也僅能製造出細小而無規則性的奈米雙晶結構。在習知技術中，藉由直流(direct current，DC)電鍍方式則需搭配陰極待鍍物或電鍍液的旋轉及底材特殊晶種層(seed layer)的限制，並且主要僅能鍍製出排列整齊的具有(111)面的奈米雙晶結構。基於以上限制，奈米雙晶銅較難全面實於現行工業中。
本發明的目的在於提供一種基底穿孔結構，可提高其抗電遷移性、彈性模量及機械強度等特性。同時，也能夠縮短基底穿孔結構的製造時間。
本發明提供一種基底穿孔結構，包括：柱狀的導電層、以及至少圍繞該導電層而設置的奈米雙晶金屬膜。且在基底穿孔結構的橫截面中，相對於導電層以及奈米雙晶金屬膜的合計面積而言，奈米雙晶金屬膜的面積比為50面積%以下。
本發明亦提供一種重佈線層結構，包括如上所述的基底穿孔結構、設置於基底穿孔結構的至少一面的導電層、以及設置於導電層上的奈米雙晶金屬膜。
本發明又提供一種基底穿孔結構的製造方法，包括：在基板上設置絕緣層的步驟、蝕刻絕緣層的步驟、至少在絕緣層的被蝕刻處設置奈米雙晶金屬膜的步驟、以及在設置奈米雙晶金屬膜之 後，至少在絕緣層的被蝕刻處設置柱狀的導電層的步驟。且在基底穿孔結構的橫截面中，相對於導電層以及奈米雙晶金屬膜的合計面積而言，奈米雙晶金屬膜的面積比為50面積%以下。
本發明更提供一種重佈線層結構的製造方法，包括如上所述的基底穿孔結構的製造方法、在基底穿孔結構的至少一面上設置經圖案化的導電層的步驟、以及在導電層上設置奈米雙晶金屬膜的步驟。
基於上述，在本發明的基底穿孔結構中，將奈米雙晶金屬膜的面積比設為50面積%以下。藉此，可以提高基底穿孔結構的抗電遷移性、彈性模量及機械強度。同時，也能夠縮短基底穿孔結構的製造時間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例作詳細說明如下。
1:基板
2:絕緣層
10、12、14:導電層
20、22、24:奈米雙晶金屬膜
32、34:介電層
40:阻障層
50:接觸窗
100、102:基底穿孔結構
110:重佈線層結構
200、300:遮罩
圖1是本發明的基底穿孔結構的實施例的示意圖。
圖2是本發明的基底穿孔結構的變形例的示意圖。
圖3是本發明的重佈線層結構的實施例的示意圖。
圖4為本發明的基底穿孔結構的製造流程圖。
圖5為本發明的基底穿孔結構的製造流程圖。
圖6為本發明的重佈線層結構的製造流程圖。
圖7為本發明的基底穿孔結構的實施例1的橫截面示意圖。
圖8為本發明的基底穿孔結構的實施例2的橫截面示意圖。
圖9為本發明的基底穿孔結構的實施例3的橫截面示意圖。
以下係詳細敘述本發明內容之實施例。實施例所提出的實施細節為舉例說明之用，並非對本發明內容欲保護之範圍做限縮。具有通常知識者當可依據實際實施態樣的需要對該些實施細節加以修飾或變化。
圖1為本發明的基底穿孔結構的第一實施例的示意圖。在本發明的第一實施例中，基底穿孔結構100包括柱狀的導電層10、以及至少圍繞導電層10而設置的奈米雙晶金屬膜20。
如圖1所示，基底穿孔結構100中的導電層10為柱狀，且奈米雙晶金屬膜20至少圍繞導電層10而設置，而在設置有絕緣層2的基板1中形成基底穿孔。
基底穿孔的孔徑為1μm~100μm，較佳為5μm~20μm。
當基板1中形成有多個基底穿孔時，各基底穿孔之間的間距為1μm~1000μm，較佳為5μm~50μm。
其中，奈米雙晶金屬膜20中的金屬為選自由Cu、Ag、Ni、Co、W以及Au所組成的群組中的至少一者，較佳為Cu。
導電層10的材質並無特別限制，能夠達成導電層作用的材質即可，例如可為Cu、W、Au、Ag、Ni、Co、聚醯亞胺(Polyimide，PI)、聚苯並噁唑(Polybenzoxazole，PBO)、苯並環丁烯(Benzocyclobutene，BCB)、或二氧化矽。較佳為與奈米雙晶金屬 膜20相同的金屬，例如Cu。
在基底穿孔結構100的橫截面中，相對於導電層10以及奈米雙晶金屬膜20的合計面積而言，奈米雙晶金屬膜20的面積比為50面積%以下，較佳為20面積%~50面積%。若奈米雙晶金屬膜20的面積比超過50面積%時，奈米雙晶金屬膜的電鍍時間會急遽上升。且若奈米雙晶金屬膜20的面積比超過50面積%時，有可能因為基底穿孔的底部與頂部之間的電鍍速率不同，而產生空心的包孔(void)結構，因而不佳。
此處，所謂的「橫截面」指的是與基板1的延伸存在方向平行，且與基底穿孔結構100呈大致垂直的面。
此外，關於基底穿孔結構100的深度/孔徑比值，通常為0.1~100，較佳為10~100，更佳為10~20。若為上述範圍，可縮短基底穿孔結構100的製造時間，因而較佳。
此外，圖1所示出的第一實施例中，僅以基板穿孔為圓柱狀的情況做示意性說明。但本發明並不限制於此，例如也可如圖2的基底穿孔結構102所示，套用於連續且不同孔徑的基板穿孔。
圖3為本發明的重佈線層結構的實施例的示意圖。圖3的重佈線層結構110中，除了原有的基底穿孔結構100之外，更包括設置在基底穿孔結構100的至少一面上的導電層12、14，以及至少設置在導電層12、14與基板1之間的奈米雙晶金屬膜22、24，而形成重佈線層。
值得注意的是：圖3所示出的是在基底穿孔結構100的兩 面上皆設置導電層12、14以及奈米雙晶金屬膜22、24的情形。然而本發明並不僅限於此，也包括在基底穿孔結構的其中一面上設置導電層以及奈米雙晶金屬膜的情形。
重佈線層的線寬為0.1μm~1000μm，較佳為1μm~100μm。重佈線層的厚度則為0.1μm~300μm，較佳為1μm~10μm。
此外，圖3所示出的實施例中，以基板1的兩面分別設置一層介電層(即介電層32、34)的情況做示意性說明。但本發明並不限制於此，也可於基板1的任一面上設置2層以上的介電層，並分別在各介電層中設置不同的重佈線層。
以下，說明本發明的基底穿孔結構的製造方法。本發明的基底穿孔結構的製造方法包括：在基板上設置絕緣層的步驟、蝕刻絕緣層的步驟、至少在絕緣層的被蝕刻處設置奈米雙晶金屬膜的步驟、以及在設置奈米雙晶金屬膜之後，至少在絕緣層的被蝕刻處設置導電層的步驟。
圖4、5為本發明的基底穿孔結構的製造流程圖。圖6為本發明的重佈線層結構的製造流程圖。
首先，請參照圖4，在基板1上設置絕緣層2。接著，在基板1上設置經圖案化的遮罩200之後，對未設置遮罩200的絕緣層2進行蝕刻而形成接觸窗50。
接著，請參照圖5，在移除遮罩200之後，至少在絕緣層2的被蝕刻處(即接觸窗50中)設置奈米雙晶金屬膜20。奈米雙晶金屬膜20的設置方式例如可以使用電鍍法或者物理沉積法。更 具體來說，可列舉：直流電鍍、脈衝電鍍、逆轉脈衝電鍍(Pulse-Reverse，PR)等電鍍方法。
接著，在設置奈米雙晶金屬膜20之後，至少在絕緣層2的被蝕刻處(即接觸窗50中)設置導電層10。導電層10的設置方式可依據導電層10的材質選擇適宜的方式。例如當導電層10的材質為金屬時，可使用電化學電鍍(electrochemical plating，ECP)法。
此處，在基底穿孔結構100的橫截面中，相對於導電層10以及奈米雙晶金屬膜20的合計面積而言，奈米雙晶金屬膜20的面積比為50面積%以下，較佳為20面積%~50面積%。若奈米雙晶金屬膜20的面積比超過50面積%時，奈米雙晶金屬膜的電鍍時間會急遽上升。且若奈米雙晶金屬膜20的面積比超過50面積%時，有可能因為基底穿孔的底部與頂部之間的電鍍速率不同，而產生空心的包孔(void)結構，因而不佳。
最後，透過磨削(grinding)或化學機械拋光(chemical mechanical polishing，CMP)等方法進行晶圓薄化(wafer thinning)製程，使基底穿孔結構100的至少一端面從基板1中露出，即完成本發明的第一實施例的基底穿孔結構100。
另外，在設置奈米雙晶金屬膜20之前，也可以至少在絕緣層2的被蝕刻處(即接觸窗50中)先行設置含有鉭或鈦的阻障層(未繪示)。
另外，在設置奈米雙晶金屬膜20之前，也可以至少在絕 緣層2的被蝕刻處(即接觸窗50中)先行設置絕緣層(未繪示)。
接著，請參考圖6，在基板1的其中一面上設置經圖案化的遮罩300之後，於未設置遮罩300的基板1上設置導電層12以及奈米雙晶金屬膜22。
接著，在移除遮罩300之後，於未設置導電層12以及奈米雙晶金屬膜22的基板1上設置介電層32。
之後，在基板1的另一面上重複上述步驟，以設置導電層14、奈米雙晶金屬膜24以及介電層34。如此，即可獲得本發明的重佈線層結構110。
此處，導電層12、14以及奈米雙晶金屬膜22、24的設置方式與導電層10以及奈米雙晶金屬膜20的設置方式相同，故不再贅述。
[實施例]
以下，藉由實施例來對本發明進行更詳細的說明，但本發明並不受該些例子限定。
實施例1
圖7為本發明的基底穿孔結構的實施例1的橫截面示意圖。在開口率為5%、基底穿孔的平均孔徑為10μm、平均深度為100μm、平均間距為20μm的矽晶圓(基板1)上，以下述條件進行阻障層40的電鍍：電鍍液：濃度100g/L的濃硫酸溶液，包括濃度50g/L的銅離子以及50ppm的氯離子，並以攪拌子進行轉速60rpm的攪拌
添加劑：添鴻科技股份有限公司(Chemleader corporation)的產品DP-100L等類似產品
電鍍條件：直流電流密度25mA/cm2(2.5ASD)
電鍍時間為0.25分鐘，奈米雙晶金屬膜的平均厚度為0.26μm。
接著，以下述條件進行奈米雙晶金屬膜20的電鍍：電鍍液：濃度100g/L的濃硫酸溶液，包括濃度50g/L的銅離子以及50ppm的氯離子，並以攪拌子進行轉速60rpm的攪拌
添加劑：添鴻科技股份有限公司(Chemleader corporation)的產品DP-100L
電鍍條件：直流電流密度25mA/cm2(2.5ASD)
電鍍時間為0.25分鐘，奈米雙晶金屬膜的平均厚度為0.26μm。
接著，以下述條件進行內裡導電層10的電鍍：電鍍液：濃度100g/L的濃硫酸溶液，包括濃度50g/L的銅離子以及50ppm的氯離子，並以攪拌子進行轉速60rpm的攪拌
添加劑：添鴻科技股份有限公司(Chemleader corporation)的產品DP-100L
電鍍條件：直流電流密度25mA/cm2(2.5ASD)
電鍍時間為0.5分鐘，導電層10的平均直徑為9.48μm。在基底穿孔結構100的橫截面中，相對於導電層10以及奈米雙晶金屬膜20的合計面積而言，奈米雙晶金屬膜20的面積比為10面積 %。
實施例2~6以及比較例1~6
實施例2~6以及比較例1~6是以與實施例1相同的步驟來製備，其不同處在於：改變基底穿孔的平均間距以及奈米雙晶金屬膜的平均厚度(如表1、表2所示)。圖8、9為本發明的基底穿孔結構的實施例2、3的橫截面示意圖。
實施例7、8以及比較例7、8
實施例7、8以及比較例7、8是以與實施例1相同的步驟來製備，其不同處在於：改變基底穿孔的平均深度(如表3所示)。
等效應力的內應力累積測定
將各實施例與比較例由室溫加熱至200℃、400℃，分別量測在200℃以及400℃下的等效應力。
Figure 110109308-A0305-02-0012-1
Figure 110109308-A0305-02-0013-2
Figure 110109308-A0305-02-0013-3
由表1、表2得知，當奈米雙晶金屬膜的面積比為50面積%以下時(實施例1~6)，相對於未設置奈米雙晶金屬膜的情況(比較例1、4)而言，可有效降低基底穿孔的等效應力。而當奈米雙晶金屬膜的面積比超過50面積%時(比較例2、3、5、6)，奈米雙晶金屬膜的電鍍時間急遽上升。
此外，當將基底穿孔結構的深度/孔徑比值設為10~20(實施例1~6、8)時，相對於未設置奈米雙晶金屬膜的情況(比較例1、4、8)而言，可縮短基底穿孔結構的製造時間。
綜上所述，本發明的基底穿孔結構具有特定面積比例的奈米雙晶金屬膜。因此，不僅可有效減少晶片應力效應，且能夠避免產生空心的包孔結構。同時，也能縮短基底穿孔結構的製造時間。
1:基板
2:絕緣層
10:導電層
20:阻障層
100:基底穿孔結構

Claims (10)

  1. 一種基底穿孔結構，包括：柱狀的導電層；以及奈米雙晶金屬膜，至少圍繞該導電層而設置，在該基底穿孔結構的橫截面中，相對於該導電層以及該奈米雙晶金屬膜的合計面積而言，該奈米雙晶金屬膜的面積比為50面積%以下。
  2. 如請求項1所述的基底穿孔結構，其更包括圍繞該奈米雙晶金屬膜而設置的阻障層。
  3. 如請求項1所述的基底穿孔結構，其中該奈米雙晶金屬膜的金屬為選自由Cu、Ag、Ni、W、Co以及Au所組成的群組中的至少一者。
  4. 如請求項1所述的基底穿孔結構，其中該基底穿孔結構的深度/孔徑比值為10~20。
  5. 一種重佈線層結構，包括：如請求項1至4中任一項所述的基底穿孔結構；導電層，設置於該基底穿孔結構的至少一面；以及奈米雙晶金屬膜，設置於該導電層上。
  6. 一種基底穿孔結構的製造方法，包括：在基板上設置絕緣層的步驟；蝕刻該絕緣層的步驟；至少在該絕緣層的被蝕刻處設置奈米雙晶金屬膜的步驟；以及 在設置該奈米雙晶金屬膜之後，至少在該絕緣層的被蝕刻處設置柱狀的導電層的步驟，在該基底穿孔結構的橫截面中，相對於該導電層以及該奈米雙晶金屬膜的合計面積而言，該奈米雙晶金屬膜的面積比為50面積%以下。
  7. 如請求項6所述的基底穿孔結構的製造方法，其中在蝕刻該絕緣層的步驟之後且設置該奈米雙晶金屬膜的步驟之前，更包括：至少在該絕緣層的被蝕刻處設置阻障層的步驟。
  8. 如請求項6所述的基底穿孔結構的製造方法，其中該奈米雙晶金屬膜的金屬為選自由Cu、Ag、Ni、W、Co以及Au所組成的群組中的至少一者。
  9. 如請求項6所述的基底穿孔結構的製造方法，其中該基底穿孔結構的深度/孔徑比值為10~20。
  10. 一種重佈線層結構的製造方法，包括：如請求項6至9中任一項所述的基底穿孔結構的製造方法；在該基底穿孔結構的至少一面上設置經圖案化的導電層的步驟；以及在該導電層上設置奈米雙晶金屬膜的步驟。
TW110109308A 2021-03-16 2021-03-16 基底穿孔結構及其製造方法、重佈線層結構及其製造方法 TWI753798B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110109308A TWI753798B (zh) 2021-03-16 2021-03-16 基底穿孔結構及其製造方法、重佈線層結構及其製造方法
CN202110440964.8A CN115084003A (zh) 2021-03-16 2021-04-23 基底穿孔结构及其制造方法、重布线层结构及其制造方法
US17/321,536 US20220301980A1 (en) 2021-03-16 2021-05-17 Through substrate via structure and manufacturing method thereof, redistribution layer structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110109308A TWI753798B (zh) 2021-03-16 2021-03-16 基底穿孔結構及其製造方法、重佈線層結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI753798B true TWI753798B (zh) 2022-01-21
TW202238904A TW202238904A (zh) 2022-10-01

Family

ID=80809051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110109308A TWI753798B (zh) 2021-03-16 2021-03-16 基底穿孔結構及其製造方法、重佈線層結構及其製造方法

Country Status (3)

Country Link
US (1) US20220301980A1 (zh)
CN (1) CN115084003A (zh)
TW (1) TWI753798B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201321557A (zh) * 2011-11-16 2013-06-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法
US20150064496A1 (en) * 2013-08-30 2015-03-05 National Chiao Tung University Single crystal copper, manufacturing method thereof and substrate comprising the same
TW202028105A (zh) * 2019-01-18 2020-08-01 元智大學 奈米雙晶結構
TW202035797A (zh) * 2018-10-31 2020-10-01 美商蘭姆研究公司 奈米雙晶銅結構的電沉積
TW202038409A (zh) * 2018-12-10 2020-10-16 美商蘭姆研究公司 低溫銅-銅直接接合
US20210020599A1 (en) * 2019-07-19 2021-01-21 National Chiao Tung University Electrical connecting structure having nano-twins copper and method of forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096432A1 (ja) * 2010-02-04 2011-08-11 日本精機宝石工業株式会社 放熱性材料
US11384446B2 (en) * 2020-08-28 2022-07-12 Macdermid Enthone Inc. Compositions and methods for the electrodeposition of nanotwinned copper

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201321557A (zh) * 2011-11-16 2013-06-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法
US20150064496A1 (en) * 2013-08-30 2015-03-05 National Chiao Tung University Single crystal copper, manufacturing method thereof and substrate comprising the same
TW202035797A (zh) * 2018-10-31 2020-10-01 美商蘭姆研究公司 奈米雙晶銅結構的電沉積
TW202038409A (zh) * 2018-12-10 2020-10-16 美商蘭姆研究公司 低溫銅-銅直接接合
TW202028105A (zh) * 2019-01-18 2020-08-01 元智大學 奈米雙晶結構
US20210020599A1 (en) * 2019-07-19 2021-01-21 National Chiao Tung University Electrical connecting structure having nano-twins copper and method of forming the same

Also Published As

Publication number Publication date
US20220301980A1 (en) 2022-09-22
CN115084003A (zh) 2022-09-20
TW202238904A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
TWI455663B (zh) 具有雙晶銅線路層之電路板及其製作方法
TWI490962B (zh) 電性連接結構及其製備方法
TWI432613B (zh) 電鍍沉積之奈米雙晶銅金屬層及其製備方法
JP3452515B2 (ja) エレクトロマイグレーション抵抗力を有する微細構造及びその製造方法
TWI269404B (en) Interconnect structure for semiconductor devices
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
TW202028105A (zh) 奈米雙晶結構
JP4307408B2 (ja) 微細孔および／または微細溝を有する基材の孔埋めめっき方法
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
TW201103093A (en) Metal pillar bump structure and method for forming the same
CN112921370A (zh) 纳米双晶铜金属层及其制备方法及包含其的基板
WO2017090563A1 (ja) 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
TWI753798B (zh) 基底穿孔結構及其製造方法、重佈線層結構及其製造方法
US11578417B2 (en) Nano-twinned crystal film prepared by water/alcohol-soluble organic additives and method of fabricating the same
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
JP5708762B2 (ja) 貫通電極基板の製造方法
TWI808158B (zh) 銅蝕刻液及使用此蝕刻液之印刷配線板或銅柱之製造方法
JP5453763B2 (ja) 貫通電極基板の製造方法
US20080261392A1 (en) Conductive via formation
KR101232889B1 (ko) 관통형 비아를 구비한 반도체 기판 및 그 제조 방법
JP2007084891A (ja) 配線基板のメッキ膜形成方法
JP6187008B2 (ja) 金属充填構造体の製造方法及び金属充填構造体
KR101596437B1 (ko) 플립칩 패키지 구리 필라의 제조 방법과 이를 위한 동계 전기도금액
TWI647342B (zh) Copper-silver two-component metal plating liquid for semiconductor wires and plating method
JP2002324766A (ja) 半導体装置の製造方法