JP4307408B2 - 微細孔および／または微細溝を有する基材の孔埋めめっき方法 - Google Patents

Description

本発明は、微細孔および／または微細溝を有する基材の孔埋めめっき方法に関し、更に詳細には、異なった径や幅あるいは深さの微細な孔や溝を有する半導体デバイス用の基材を電解めっきで短時間に孔埋めすることのできる方法を提供するものである。

半導体ウエハー面には、微細孔および／または微細溝（以下、「配線溝」という）で配線パターンが形成されるが、従来この配線溝を埋める配線材料としては、アルミニウムまたはアルミニウム合金が用いられていた。 しかしながら、配線パターンの集積度が高くなるにつれて電流密度が増加し、温度上昇やこれに伴う熱応力が生じる。 そして、これらの現象は配線材料として利用されたアルミニウムやアルミニウム合金にストレスマイグレーションやエレクトロマイグレーションによる断線等の問題が無視できなくなっていた。 このような問題を回避する手段としては、配線材料であるアルミニウム等への銅の添加や、高融点金属との積層化が行われているが、十分なものとはいえなかった。

そこで、通電による発熱を抑制するため、アルミニウムより導電性の良い配線材料を用いて配線溝を埋めることが検討されている。 アルミニウムより比抵抗の低い材料としては、銅や銀が挙げられるが、このうち銀は高価で、強度や耐食性が低く、しかも構成原子が拡散しやすいという欠点を有する材料であるため、新しい配線材料として銅や、銅合金に注目が集まっている。

従来、半導体ウエハー面に形成された配線溝にアルミニウム等を埋め込むために行われる方法（以下、「ダマシン法」という）としては、スパッタリング成膜とケミカルドライエッチングを組み合わせて用いる方法がとられてきた。 しかし、この方法は、スパッタリング成膜でアスペクト比（深さと直径または幅の比）の高い配線用の微細溝または微細孔への金属の充填、埋込が困難であり、また、銅や銅合金に対するケミカルエッチングも技術的に確立されていないという問題点があり、実用化は困難であると判断されるものである。

一方、ダマシン法における微細な配線溝への金属の埋込手法としては、ＣＶＤ法が知られているが、この方法は析出金属層中に有機原料由来の炭素の混入が避けられないという欠点のあるものであった。

このように、従来のダマシン法は、高集積度を目的として銅または銅合金を利用する場合には適用することができず、別の手法の開発が求められていた。

最近、銅または銅合金を半導体ウエハー上の微細な配線溝に埋め込む方法（以下、「銅ダマシン法」という）として、めっき法が注目されている。 銅の電気めっき法は、プロセスコストが低く、成膜速度が速いという長所もあるが、その反面、電析中に気泡が発生することがあり、この気泡が電析面に付着したままになった場合には、この部分がボイド（空孔）になってしまうという問題があった。

例えば、通常の定電流でめっきした場合、０.５Ａ／ｄｍ^２以上では、析出速度ははやいが径や巾が０.３μｍ以下の孔や溝は、めっきで完全に充填される前に、その入口付近が先に塞がり、孔や溝中にボイド（空孔）が発生する危険が大きい。一方、０.５Ａ／ｄｍ^２より低い電流にすれば微細孔を充填することはできるが、大きい孔を埋めるのに著しく時間を要し、生産効率上好ましくない。

またパルスめっきも提案されているがＤＣパルスは、大電流を流すためボイドを生じやすい。ＰＲパルスは条件によってはボイドを防ぐことはできるが、添加剤使用浴では、その条件設定が一定にしづらいばかりか接点切れを起こす危険もあるほか、ボイド側にもめっきがつくためザラを生じやすく、好ましくない。

このような事情から、特別の電気的設備を必要とせず、簡単に、微細な溝あるいは孔に対し、ボイドの発生を防ぎながら効率よく銅めっきを行ない、基材上の配線溝を孔埋めする方法の開発が求められていた。

本発明者は、電気めっき条件とボイドの発生の関係について数多くの試験を行い、検討していたところ、最初に低電流でめっきを行い、配線溝の内部まで金属を析出させた後に電流を上げた場合は、孔や溝の入り口付近が塞がりにくく、ボイドもほとんど発生しないことを見出し、本発明を完成した。

すなわち本発明は、配線溝を有する基材上に、最初に低電流で短時間のめっきを行い、次いで電流を上げ、所定の膜厚までめっきすることを特徴とする配線溝を有する基材の孔埋めめっき方法である。

本発明方法は１種類の金属めっき液で異なった孔径や溝径の配線溝を簡単に金属めっきで充填できる点に大きなメリットがあり、金属ダマシン法として利用できるものである。

本発明方法は、銅や銀等の高電導性金属イオンを含む金属めっき浴を準備し、常法によって配線溝を有する基材を導電化した後、最初に１段目のめっきとして、ごく低電流で短時間めっきし、径の小さい孔や溝の中まで金属を析出させた後に電流を上げ、大きい孔を埋め、所定の膜厚までめっきすることにより実施される。

本発明方法の対象となる配線溝を有する基材の好ましい例としては、径或いは巾が０.３μｍ以下の微細孔あるいは微細溝と、それ以上の径や巾の微細孔や微細溝を有する基材である。このような基材の例としては、ロジックＬＳＩシリコンウエハー等が挙げられる。

また、高電導性金属イオンを含む金属めっき浴としては、ダマシン法においてアルミニウムに代わりうる電導性の良い金属であれば特に制約はないが、銅や銀のめっき浴が好ましく、経済性の面からは特に銅が好ましい。

本発明方法において、最初のめっきは、平均陰極電流密度０.０３〜０.５Ａ／ｄｍ^２程度の低電流で、１０秒〜１０分間程度の時間行うことが好ましい。 また、その後のめっきは、金属めっき浴の一般的な条件範囲で良く、例えば０.５〜１０Ａ／ｄｍ^２程度の電流密度でめっきすることができる。なお、後のめっきは、必ずしも一定の電流条件で行う必要はなく、電流密度を複数段あるいは連続的に上昇させて実施しても差し支えない。

次に実施例を挙げ、本発明を更に詳しく説明するが、本発明はこれら実施例になんら制約されるものではない。

実 施 例 １
硫酸銅めっき浴による孔埋めめっき：
（１）孔径０.１３〜０.２５μｍ、深さ０.５μｍの孔、孔径０.５〜１.０μｍ、深さ０.５μｍの孔、溝幅０.１３〜０.２５μｍ、深さ０.５μｍの溝および溝幅０.５〜１.０μｍ、深さ０.５μｍの溝を有するシリコンウエハーの基材を、常法により導電化した後、下記の硫酸銅めっき浴１を用い、銅めっきを施した。

初めの５分間は平均０.１Ａ／ｄｍ^２でめっきし、次いで、１Ａ／ｄｍ^２で５分間めっきして、平坦部でトータル１１００ｎｍの銅めっきを析出させた。この基材を孔および溝を含むようにＦＩＢで切断し、その断面をＦＥ−ＳＥＭで観察したところ、ボイドの発生はなく孔や溝は全て、銅めっきで充填されていた。更に平均部で測定した銅めっきの体積抵抗率は、１.９μΩ・ｃｍと良好であった。

（ 硫酸銅めっき浴 １ ）
硫酸銅五水塩 ７５ ｇ／ｌ
硫 酸 １８０ ｇ／ｌ
塩 酸 ０.１４ ｍｌ／ｌ
（塩素イオンとして６０ｍｇ／ｌ）
添 加 剤^＊ ５ ｍｌ／ｌ
浴 温 ２８ ℃
* Ｃｕ−Ｂｒｉｔｅ ＴＨＳ（荏原ユージライト（株）製）

（２）下記の硫酸銅めっき浴２を用い、上記（１）で用いたのと同じ基板に硫酸銅めっきを行った。 めっきは、初めの１分間は０.０５Ａ／ｄｍ^２の電流密度で、次の１分間は０.１Ａ／ｄｍ^２で、更に次の１分は０.２Ａ／ｄｍ^２で、最後の２分は２Ａ／ｄｍ^２で行なった。 この結果、平坦部でトータル９００ｎｍの銅めっきがついた。

上記（１）と同様に断面観察を行った結果、０.１３μｍφでアスペクト比４の孔、０.６μｍ径の孔と、同じ巾の溝の全てがボイドなく良好に充填されていた。 更に、銅皮膜の体積抵抗率は、１.８５μΩ・ｃｍであった。

（ 硫酸銅めっき浴 ２ ）
硫酸銅五水塩 ２００ ｇ／ｌ
硫 酸 ６０ ｇ／ｌ
塩 酸 ０.１４ ｍｌ／ｌ
（塩素イオンとして６０ｍｇ／ｌ）
添 加 剤^＊ ５ ｍｌ／ｌ
浴 温 ２５ ℃
* Ｃｕ−Ｂｒｉｔｅ ＴＨＳ（荏原ユージライト（株）製）

実 施 例 ２
ピロリン酸銅めっき浴による孔埋めめっき：
有機添加剤を全く含まない、下記のピロリン酸銅めっき浴を用い、実施例１の（１）と同じ基板に銅めっきを行った。 めっきは、初めの３０秒間は、０.２Ａ／ｄｍ^２の電流密度で、次の３０秒は０.５Ａ／ｄｍ^２で、更にその後３０秒かけて２Ａ／ｄｍ^２まで電流を上げ、そのまま２分間めっきした。 この結果、平坦部でトータル約１１００ｎｍの銅めっきが析出した。

実施例１の（１）と同様に断面観察した結果、基材の有していた０.１５〜１.０μｍまでの孔や溝は全て充填されており、ボイドは認められなかった。 また、銅めっき被膜の体積抵抗率は、２.０μΩ・ｃｍと良好な値であった。
なお市販の有機添加剤を併用した場合もほぼ同様な優れた孔埋めめっきが得られた。

（ ピロリン酸銅めっき浴 ）
ピロリン酸銅三水塩 ９０ ｇ／ｌ
ピロリン酸カリウム ３４０ ｇ／ｌ
アンモニア水（２８％） ３ ｍｌ／ｌ
浴 温 ５５ ℃
ｐＨ ８.５

比 較 例 １
実施例１の（２）で用いた硫酸銅めっき浴２を使用し、実施例１（２）で用いたのと同じ基材を２Ａ／ｄｍ^２で３分間めっきした。 平坦部でのめっき厚は、約１２００ｎｍで、体積抵抗率は、１.８５μΩ・ｃｍであった。

めっき後の断面をＦＥ−ＳＥＭで観察した結果、０.６μｍ径、巾以上の孔や溝は良好に埋まっていたが、０.１３μｍφの孔や０.２μｍ角・アスペクト比４の孔には、孔の中心部から入口にかけてボイドを生じているものが多く観察された。 また、０.１Ａ／ｄｍ^２でめっきを行った場合は、ボイドがみられなかったが、めっき厚を必要量得るには、６０分以上のめっき時間がかかった。

比 較 例 ２
実施例２と同じピロリン酸銅浴を用い、実施例１の（１）と同じ基板に１Ａ／ｄｍ^２で５分間めっきし、平坦部で約１０００ｎｍの銅めっきを得た。 この銅めっき被膜の体積抵抗率は２.０μΩ・ｃｍであった。

断面観察の結果、０.５μｍφ以上の孔は、シームはあるものの良好に埋まっていたが、０.１５〜０.３μｍφまでの孔は、孔の中心部から入口にかけて、細長い形状のボイドが多く観察された。

Claims (13)

1. 孔径および／または溝幅が０.３μｍ以下の微細孔および／または微細溝を含む、異なった径や幅の微細孔および／または微細溝を有する基材上に、相対的に低い電流密度でめっきを行い、次いで相対的に高い電流密度でめっきすることを特徴とするダマシン法により微細孔および／または微細溝が孔埋めされた基材の製造方法。
2. 基材が、半導体ウエハーである請求項第１項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
3. 基材が、ロジックＬＳＩシリコンウエハーである請求項第１項または第２項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
4. 相対的に高い電流密度で行うめっきを、複数段の電流密度で行う請求項第１項ないし第３項の何れかの項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
5. 相対的に高い電流密度で行うめっきを、連続的に電流密度を上昇させて行う請求項第１項ないし第４項の何れかの項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
6. 相対的に高い電流密度で行うめっきを、平均陰極電流密度０.５〜１０Ａ／ｄｍ^２で行う請求項第１項ないし第５項の何れかの項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
7. 相対的に低い電流密度で行うめっきを、平均陰極電流密度０.０３〜０.５Ａ／ｄｍ^２で行う請求項第１項ないし第６項の何れかの項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
8. 相対的に低い電流密度で行うめっきを、１０秒〜１０分間行う請求項第１項ないし第７項の何れかの項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
9. めっき浴が、銅または銀のめっき浴である請求項第１項ないし第８項の何れかの項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
10. めっき浴が銅のめっき浴である請求項第１項ないし第９項の何れかの項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
11. めっき浴が硫酸銅めっき浴またはピロリン酸銅めっき浴である請求項第１０項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
12. めっき浴が添加剤を含まないものである請求項第１０項または第１１項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。
13. めっき浴が添加剤を含むものである請求項第１０項または第１１項記載の微細孔および／または微細溝が孔埋めされた基材の製造方法。