TWI617699B - Manufacturing method of wiring structure, copper-substituted plating liquid, and wiring structure - Google Patents

Manufacturing method of wiring structure, copper-substituted plating liquid, and wiring structure Download PDF

Info

Publication number
TWI617699B
TWI617699B TW104130594A TW104130594A TWI617699B TW I617699 B TWI617699 B TW I617699B TW 104130594 A TW104130594 A TW 104130594A TW 104130594 A TW104130594 A TW 104130594A TW I617699 B TWI617699 B TW I617699B
Authority
TW
Taiwan
Prior art keywords
copper
plating solution
substituted
plating
film
Prior art date
Application number
TW104130594A
Other languages
English (en)
Other versions
TW201627530A (zh
Inventor
Shoso SHINGUHARA
Kohei Ota
Mitsuaki Iwashita
Nobutaka Mizutani
Original Assignee
A School Corporation Kansai Univ
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A School Corporation Kansai Univ, Tokyo Electron Ltd filed Critical A School Corporation Kansai Univ
Publication of TW201627530A publication Critical patent/TW201627530A/zh
Application granted granted Critical
Publication of TWI617699B publication Critical patent/TWI617699B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/073Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247Finish coating of conductors by using conductive pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提升底層擴散障壁金屬膜與無電解銅鍍敷膜相對於絕緣膜的密合性。
配線構造體之製造方法,係具備有:在絕緣膜(1)上形成包含有相對於銅為較無價值之金屬之底層擴散障壁金屬膜(5)的工程;及藉由在底層擴散障壁金屬膜(5)上,使用銅取代鍍敷液實施無電解銅取代鍍敷的方式,形成無電解銅鍍敷膜(6)的工程。銅取代鍍敷液,係不含用以使銅離子還原的還原劑而含有銅離子之pH1~4之酸性的銅取代鍍敷液。

Description

配線構造體之製造方法、銅取代鍍敷液及配線構造體
本發明,係關於配線構造體之製造方法、銅取代鍍敷液及配線構造體。
實裝於電子機器的半導體晶片,係對應於實裝面積之省空間化或改善處理速度、抑制消耗電功率、多功能化這樣的課題,追求更進一步高積體化。
作為實現高積體化之方法,已知有三維半導體晶片(例如,專利文獻1)。
亦即,三維半導體晶片,係指以層積複數個半導體晶片,對所層積之各半導體晶片彼此進行配線連接的方式,實現積體電路之高積體化的技術。由於用於像這樣之三維半導體晶片的各半導體晶片,係必須實現晶片基板兩面之導通,因此,以往例如採用填埋配線(該填埋配線,係藉由在半導體晶片設置孔而將導電性構件填埋至該貫穿孔內的方式所形成)。
作為形成像這樣之填埋配線的具體方法,係例如考慮在形成有孔的基板全體,將耦合劑進行吸附處理 後,藉由CVD法或PVD法,形成W、WN、Ta或TaN等的底層處理層,或在形成有孔的基板全體,將耦合劑進行吸附處理後,藉由無電解鍍敷法,形成合金製底層處理層(該合金製底層處理層,係Ni、Co、WNi、WCo或在該些之任一包含P、B等的其他合金)。
其次,藉由在該底層處理層上實施無電解還原鍍敷的方式,形成無電解銅鍍敷層(專利文獻2)。
然而,像這樣在基板上形成基底層且在該基底層上實施無電解還原鍍敷而形成無電解鍍敷層時,基底層及無電解鍍敷層會變得容易從基板剝離,而導致有在無電解鍍敷處理中或後工程之CMP(Chemical Mechanical Polishing)工程中,基底層及無電解鍍敷層從基板剝離的情形。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2003-203914號公報
〔專利文獻2〕日本特開2012-216722號公報
本發明,係考慮像這樣的觀點而進行研究者,以提供一種基底層及無電解鍍敷層變得難以從基板剝離,因而在後工程的CMP工程中,基底層與無電解鍍敷 層不會剝離之配線構造體之製造方法、銅取代鍍敷液及配線構造體為目的。
本發明,係一種配線構造體之製造方法,其特徵係,具備有:在絕緣膜上形成包含有相對於銅為較無價值之金屬之底層擴散障壁金屬膜的工程;及藉由在前述底層擴散障壁金屬膜上,使用銅取代鍍敷液實施無電解銅取代鍍敷的方式,形成無電解銅鍍敷膜的工程,前述銅取代鍍敷液,係指不含用以使銅離子還原的還原劑而含有銅離子之pH1~4之酸性的銅取代鍍敷液。
本發明,係一種銅取代鍍敷液,其係用以在包含有相對於銅為較無價值之金屬之底層擴散障壁金屬膜上實施銅取代鍍敷,而形成無電解銅鍍敷膜的銅取代鍍敷液,其特徵係,前述銅取代鍍敷液,係指不含用以使銅離子還原的還原劑而含有銅離子之pH1~4之酸性的銅取代鍍敷液。
本發明,係一種配線構造體,其特徵係,具備有:絕緣膜;底層擴散障壁金屬膜,形成於前述絕緣膜上,包含有相對於銅為較無價值的金屬;及無電解銅鍍敷膜,藉由在前述底層擴散障壁金屬膜上,使用銅取代鍍敷液實施無電解銅取代鍍敷的方式所形成,前述銅取代鍍敷液,係指不含用以使銅離子還原的還原劑而含有銅離子之pH1~4之酸性的銅取代鍍敷液。
根據本發明,底層金屬層及無電解銅鍍敷層會變得難以從配線構造體之絕緣層剝離,因而在取代鍍敷期間及CMP工程中,基底層及無電解銅鍍敷層不會從絕緣層剝離。
1‧‧‧矽基板
1A‧‧‧配線構造體
2‧‧‧孔部
3‧‧‧氧化膜
4‧‧‧耦合劑層
5‧‧‧底層擴散障壁金屬膜
6‧‧‧無電解銅鍍敷膜
7‧‧‧凸塊
9‧‧‧電解銅鍍敷層
〔圖1〕圖1,係表示本發明之無電解銅鍍敷方法之一實施形態的製造工程圖。
〔圖2〕圖2,係表示銅取代鍍敷液之鍍敷條件的圖。
〔圖3〕圖3,係表示各鍍敷膜之密合強度的圖。
〔圖4〕圖4,係表示密合性評估結果的圖。
〔圖5〕圖5,係表示對銅取代鍍敷液添加EDTA之效果的圖。
〔圖6〕圖6,係表示銅取代鍍敷液之鍍敷條件的圖。
〔圖7〕圖7,係表示對銅取代鍍敷液添加PEG之效果的圖。
<實施形態>
其次,使用圖1~圖7,說明本發明之實施形態。
<配線構造體之製造方法>
首先,藉由圖1來說明本發明之配線構造體之製造方法。
本發明之配線構造體之製造方法,係可藉由將形成有孔的基板浸漬於無電解銅鍍敷液的方式而加以實施者。
圖1,係表示適用本發明之無電解銅鍍敷方法之一實施形態,且在矽基板中形成填埋配線時之實施形態的製造工程圖。
如圖1所示,本實施形態之配線構造體之製造方法,係主要具備有:藉由反應性離子蝕刻等,在作為絕緣膜之矽基板1形成貫通通孔等之孔部2的工程(圖1(a));在矽基板1之氧化膜(Si02)3,將耦合劑進行吸附處理而形成耦合劑層4的工程(圖1(b));在形成有孔部2之矽基板1形成底層擴散障壁金屬膜5的工程(圖1(c));將形成有底層擴散障壁金屬膜5的矽基板1浸漬於無電解銅鍍敷液,而形成無電解銅鍍敷膜6的工程(圖1(d));藉由電解銅鍍敷,使Cu填埋至孔部2內而形成電解銅鍍敷層9的工程(圖1(e));對矽基板1之背面進行研磨而薄膜化的工程(圖1(f));在貫通於背面側之孔部2上形成凸塊7的工程(圖1 (g));去除矽基板1表面之底層擴散障壁金屬膜5與電解銅鍍敷膜6的工程(圖1(h));及在貫穿孔之表側形成凸塊7的工程(圖1(i))。
作為形成孔部2(通孔)的工程(圖1(a)),係可適宜採用自先前技術所周知的方法。具體而言,例如作為乾蝕刻技術,係可適用使用了氟系或氯系氣體等的通用技術,特別是對於形成縱橫比(孔之深度/孔徑)為大的孔而言,可更適切地採用可以高速進行深度挖掘蝕刻之ICP-RIE(Inductively Coupled Plasma Reactive Ion Etching:感應耦合電漿-反應性離子蝕刻)之技術採用的方法,特別是,可適切地採用被稱為博希法(bosch process)的方法,該博希法,係反覆進行使用了六氟化硫(SF6)的蝕刻步驟與使用了C4F8等之氟碳系氣體的保護步驟來進行。
根據本發明,由於即使為小徑且高縱橫比之孔部,亦可直至深處形成均勻的銅鍍敷層,因此,例如以如徑為1~10μm且縱橫比為5~10般的孔部為佳,特別是以如徑為2~6μm且縱橫比為10~30般的孔部為更佳。
作為形成底層擴散障壁金屬膜5的預處理,在藉由無電解鍍敷形成底層擴散障壁金屬膜5之際,係以事先在形成於矽基板1上之氧化膜3的表面,對矽烷耦合劑等之耦合劑進行吸附處理而形成耦合劑層4為較佳(圖1(b)),藉此,促進底層擴散障壁金屬膜5的形成。
作為形成底層擴散障壁金屬膜5的工程(圖1 (c)),係可採用觸媒吸附處理。在該情況下,例如可採用將矽基板1浸漬於氯化鈀水溶液而使成為觸媒之Pd離子吸附於表面的處理。具體而言,將矽基板1浸漬於氯化錫溶液而使錫離子吸附於表面,其次,浸漬於氯化鈀水溶液,以Pd離子取代錫離子而使Pd離子吸附,且進一步浸漬於氫氧化鈉而去除多餘的錫離子,實施成為Pd膠體的觸媒吸附處理。或者,亦可適用使Pd奈米粒子高密度吸附於矽烷耦合劑上的處理。
如此一來,在使Pd膠體或Pd奈米粒子吸附於矽基板1後,藉由使用了無電解鍍敷液的無電解鍍敷法,對矽基板1形成由Co、Ni或該些任一之合金(例如Ni-W-P合金、Ni-W-B合金、Co-W-P合金、Co-W-B合金等)所構成的底層擴散障壁金屬膜5。或者,藉由CVD法,對矽基板1形成由Co、W、Ni或該些任一之合金所構成的底層擴散障壁金屬膜5。
形成無電解銅鍍敷膜6的工程(圖1(d)),係藉由使矽基板1浸漬於銅取代鍍敷液的方式而進行。藉由像這樣的工程,在孔部2之內側略整個區域形成有無電解銅鍍敷膜6。在該情況下,銅取代鍍敷液,係形成為包含有銅離子之pH1~4之酸性的銅取代鍍敷液。該酸性之銅取代鍍敷液雖係如後述,但底層擴散障壁金屬膜5,係如上述,包含有如Co、Ni般之相對於銅取代鍍敷液中的銅為較無價值的金屬。
其次,藉由電解銅鍍敷,將Cu層填埋至孔部 2內(圖1(e))。該工程,係由於藉由其前段的工程(圖1(d))而形成有無電解銅鍍敷層6,因此,其無電解銅鍍敷層6,係成為晶種層而形成有電解銅鍍敷層9。
對矽基板1之背面進行研磨而薄膜化的工程(圖1(f)),係指薄膜化直至孔部2露出於背面側而成為貫通狀態的處理(CMP處理),且除了物理性的研磨方法以外,可採用各種蝕刻方法。
又,在如圖1(g)所示的工程中,係在貫通於背面側的孔部2上形成有凸塊7。凸塊7,係在矽基板1之背面形成為突出的狀態,其表面,係形成為略球狀。又,該凸塊之形成,係藉由印刷法等而予以進行。
另一方面,在表側中,係藉由圖1(h)所示的工程,從矽基板1之孔部2上去除底層擴散障壁金屬膜5與無電解銅鍍敷膜6。
而且,藉由圖1(i)所示的工程,在貫通之孔部2的表側上部形成有凸塊7。
如此一來,可獲得包含有矽基板1、耦合劑層4、底層擴散障壁金屬膜5、無電解銅鍍敷層6、電解銅鍍敷層9及凸塊7的配線構造體1A。
像這樣之配線構造體之製造方法,係以如徑為1~10μm且縱橫比為5~10般的孔部為佳,特別是以如徑為2~6μm且縱橫比為10~30般的孔部為更佳。
如此一來,根據本實施形態,可藉由在底層擴散障壁金屬膜5上,使用銅取代鍍敷液實施無電解銅取 代鍍敷液的方式,形成無電解銅鍍敷膜6。在藉由實施無電解銅取代鍍敷來形成無電解銅鍍敷膜6的情況下,可相對於矽基材1,使底層擴散障壁金屬膜5與無電解銅鍍敷膜6之密合強度上升。
因此,即使在後工程中對矽基板1實施CMP處理的情況下,亦不會有底層擴散障壁金屬膜5與無電解銅鍍敷膜6從矽基板1剝離的情形。
<無電解鍍敷膜之形成>
其次,進一步說明無電解鍍敷膜之形成。
如上述,藉由對形成於矽基板1上之底層擴散障壁金屬膜5,使用銅取代鍍敷液實施無電解銅取代鍍敷的方式,形成有無電解鍍敷膜6。在該情況下,作為銅取代鍍敷液,係使用不含用以使銅離子還原的還原劑而含有銅離子之pH1~4之酸性的銅取代鍍敷液。
作為該銅取代鍍敷液,係可包含有作為其他界面活性劑的聚乙二醇化合物。
像這樣之聚乙二醇化合物的分子量雖不特別限定,但1000~10000者為較佳。
又,該聚乙二醇化合物之濃度雖不特別限定,但100~1000ppm者為較佳。
在該情況下,當聚乙二醇化合物之分子量成為1000以下時,無電解鍍敷膜6之表面的粗糙度會變大。另一方面,當聚乙二醇化合物之分子量成為10000以 上時,鍍敷抑制效果會變強,而無電解鍍敷膜6之膜厚會變薄。而且,在聚乙二醇化合物之分子量為4000前後的情況下,可在100~1000ppm的範圍中,有效地發揮作為界面活性劑的效果。
又,除了無電解銅取代鍍敷液中之上述聚乙二醇化合物以外的成份,係可使用以往銅之無電解銅取代鍍敷所使用的習知者。不含用以使銅離子還原的還原劑而含有銅離子的無電解銅取代鍍敷液,係指含有作為銅離子源之可溶性的銅鹽、銅離子的錯合(螯合)劑,更進而含有所需之添加劑且pH調整為1~4左右之酸性的鍍敷液。
作為銅離子源的銅鹽,係只要為可在溶解於水之際生成銅離子者即可,例如可列舉出硫酸銅、硝酸銅、氯化銅、溴化銅、氧化銅、氫氧化銅、焦磷酸銅。
作為銅離子之錯合劑,係只要為可形成銅離子與錯合物者即可,例如可列舉出乳酸、蘋果酸、酒石酸、檸檬酸、葡糖酸等的氧基羧酸或該些之鹽、氮基三乙酸、乙二胺四乙酸(EDTA)、羥基乙基乙二胺三乙酸、二伸乙三胺五乙酸、三伸乙四胺六乙酸、1,3-丙二胺四乙酸、羥乙基亞胺二乙酸、甘胺酸二羥乙酯、乙二醇醚二胺四乙酸、天冬胺酸二乙酸、甲基甘胺酸二乙酸、麩胺酸二乙酸、乙二胺二琥珀酸等的胺基羧酸或該些之鹽、三乙醇胺、甘油。
添加劑,係因應於提升無電解銅取代鍍敷層之性狀、提升連續使用無電解銅取代鍍敷液所伴隨之液體 的穩定性、提升鍍敷析出速度或抑制鍍敷析出速度的變動等之目的而添加者,適宜添加界面活性劑、穩定劑、pH調整劑等。
作為界面活性劑,係具體而言,除了上述之聚乙二醇(PEG)以外,可列舉出聚丙二醇、聚乙二醇甲醚、聚乙二醇二甲醚、聚丙烯酸等。
作為穩定劑,係可列舉出EDTA、聯砒啶基(吡啶基衍生物)、氰化物、有機腈啡啉、聯喹啉(biquinoline)等。
作為pH調整劑,係可列舉出氫氧化鈉、氫氧化四甲銨(TMAH)、氫氧化鉀、氨等。
〔實施例〕 <實施例1>
其次,說明本發明之具體實施例。
亦即,說明關於使用本發明製造了配線構造體1A時之底層擴散障壁金屬膜5及無電解銅鍍敷層6相對於矽基板1的密合性。
首先,對矽基板1實施無電解鍍敷,而形成包含有Co、W、B的底層擴散障壁金屬膜5。其次,對該底層擴散障壁金屬膜5,使用銅取代鍍敷液實施無電解銅取代鍍敷,而在底層擴散障壁金屬膜5上形成無電解銅鍍敷膜6。
在該情況下,銅取代鍍敷液,係如圖2所示,包含有硫酸銅(II)五水化物(0.5M)、硫酸(0.57M)、作為pH調整劑的TMAH,且pH成為3.5。
又,鍍敷溫度,係室溫(25℃),且將鍍敷時間設成為30秒。
測定此時之各鍍敷膜相對於矽基板1的密合強度。
圖3中表示其結果。
如圖3所示,底層擴散障壁金屬膜5本身相對於矽基板1的密合強度,係20MPa。
在本發明中,在藉由在底層擴散障壁金屬膜5上,使用銅取代鍍敷液實施無電解銅取代鍍敷而形成無電解銅鍍敷膜6時,底層擴散障壁金屬膜5及無電解銅鍍敷膜6相對於矽基板1的密合強度,係55MPa。
該理由,係被認為由於藉由在底層擴散障壁金屬膜5上,使用銅取代鍍敷液而形成無電解銅鍍敷膜6的方式,底層擴散障壁金屬膜5之一部分被取代為無電解銅鍍敷膜,因此,底層擴散障壁金屬膜5之內部應力會下降,且為了剥離底層擴散障壁金屬膜5及無電解銅鍍敷膜6而需要較大的外力,結果,底層擴散障壁金屬膜5與無電解銅鍍敷膜6相對於矽基板1的密合性會上升。
另一方面,在藉由在底層擴散障壁金屬膜上,使用以往的還原鍍敷液實施無電解銅還原鍍敷的方式,而形成無電解銅鍍敷膜時(比較例時),底層擴散障 壁金屬膜及無電解銅鍍敷膜相對於矽基板1的密合強度,係下降至2MPa。
該理由,係由於藉由在底層擴散障壁金屬膜上實施無電解銅還原鍍敷的方式,在維持底層擴散障壁金屬膜之厚度的狀態下而形成有無電解銅鍍敷膜6,因此,底層擴散障壁金屬膜5的內部應力會被維持。由於是將無電解銅鍍敷膜之內部應力施加於此,因此,即使為較小的外力,亦可剝離底層擴散障壁金屬膜及無電解銅鍍敷膜。因此,被認為底層擴散障壁金屬膜5與無電解銅鍍敷膜相對於矽基板1的密合性會下降。
<實施例2>
其次,評估在對矽基板1上的底層擴散障壁金屬膜5實施無電解銅取代鍍敷之際,使銅取代鍍敷液之pH在1.5~3.5變化時之底層擴散障壁金屬膜5及無電解銅鍍敷膜6相對於矽基板1的密合性。
在該情況下,底層擴散障壁金屬膜5,係形成為包含有Co、W、B的金屬膜。
在本實施例2中,除了特定銅取代鍍敷液的pH以外,係以與上述之實施例1相同的鍍敷條件,實施無電解銅取代鍍敷。
圖4中表示其結果。如圖4所示,使銅取代鍍敷液的pH在1.5~3.5變化時,不論何種情況,底層擴散障壁金屬膜5及無電解銅鍍敷膜6相對於矽基板1的密 合強度亦會成為35~80MPa。
相對於此,在藉由對矽基板1上的底層擴散障壁金屬膜5,使用以往的還原鍍敷液實施無電解銅還原鍍敷的方式,而形成無電解銅鍍敷膜時(比較例時),底層擴散障壁金屬膜及無電解銅鍍敷膜相對於矽基板1的密合強度,係2MPa左右。
<實施例3>
其次,在對矽基板1上的底層擴散障壁金屬膜5實施無電解銅取代鍍敷之際,將作為pH穩定劑的EDTA添加至銅取代鍍敷液。評估在使該EDTA之添加量變化時之底層擴散障壁金屬膜5及無電解銅鍍敷膜6相對於矽基板1的密合性。
在該情況下,底層擴散障壁金屬膜5,係形成為包含有Co、W、B的金屬膜。
在本實施例3中,除了使EDTA的添加量變化以外,係以與上述之實施例1相同的鍍敷條件,實施無電解銅取代鍍敷。
在圖5(a)(b)(c)中表示其結果。在不將EDTA添加至銅取代鍍敷液中時,底層擴散障壁金屬膜5上之無電解銅鍍敷膜6,係呈現粗糙的組織構造,其膜厚,係形成為110nm(圖5(a))。
相對於此,當將EDTA僅添加0.13M至銅取代鍍敷液中時,底層擴散障壁金屬膜5上之無電解銅鍍敷 膜6,係呈現稠密的組織構造,且底層擴散障壁金屬膜5與無電解銅鍍敷膜6相對於矽基板1的密合性會提升(圖5(b))。
該理由,係藉由將EDTA僅添加0.13M至銅取代鍍敷液中的方式,可藉由酸性區域來穩定地維持銅取代鍍敷液的pH,因此,可穩定地進行無電解銅取代鍍敷,使無電解銅鍍敷膜6成為具有稠密的組織構造。
而且,當將EDTA僅添加0.26M至銅取代鍍敷液中時,底層擴散障壁金屬膜5上之無電解銅鍍敷膜6,係呈現更稠密的組織構造,且底層擴散障壁金屬膜5與無電解銅鍍敷膜相對於矽基板1的密合性會更提升(圖5(c))。
<實施例4>
其次,在對矽基板1上的底層擴散障壁金屬膜5實施無電解銅取代鍍敷之際,將作為界面活性劑的聚乙二醇(PEG)添加至銅取代鍍敷液。評估添加了該PEG時之底層擴散障壁金屬膜5及無電解銅鍍敷膜6相對於矽基板1的組織構造。
在該情況下,底層擴散障壁金屬膜5,係形成為包含有Co、W、B的金屬膜。
在本實施例4中,除了添加有PEG以外,係以與上述之實施例1相同的鍍敷條件,實施無電解銅取代鍍敷。
亦即,銅取代鍍敷液,係如圖6所示,包含有硫酸銅(II)五水化物(0.5M)、硫酸(0.57M)、作為pH調整劑的TMAH,且pH成為3.5。
又,鍍敷溫度,係室溫(25℃),且將鍍敷時間設成為30秒。
又,銅取代鍍敷液,係準備了添加有PEG者與不添加PEG者。
其次,藉由使用像這樣的銅取代鍍敷液,對底層擴散障壁金屬膜5實施無電解銅取代鍍敷的方式,形成無電解銅鍍敷膜6。
在不將PEG添加至銅取代鍍敷液中時,底層擴散障壁金屬膜(Co、W、B)5之膜厚,係20nm,無電解銅鍍敷膜(Cu)6之膜厚,係95nm(圖7(a))。
另一方面,在使作為界面活性劑的PEG添加至銅取代鍍敷液中時,可使無電解銅鍍敷穩定,且可使無電解銅鍍敷膜6之組織構造成為稠密。因此,可使無電解銅鍍敷膜6之粒子變細,藉由此,可使無電解銅鍍敷膜6之厚度變薄為70nm,而提升底層擴散障壁金屬膜5與無電解銅鍍敷膜6相對於矽基板1的密合性(圖7(b))。

Claims (9)

  1. 一種配線構造體之製造方法,其特徵係,具備有:在絕緣膜上形成包含有相對於銅為較無價值之金屬之底層擴散障壁金屬膜的工程;及藉由在前述底層擴散障壁金屬膜上,使用銅取代鍍敷液實施無電解銅取代鍍敷的方式,形成無電解銅鍍敷膜的工程,前述銅取代鍍敷液,係不含用以使銅離子還原的還原劑而含有銅離子之pH1~4之酸性的銅取代鍍敷液。
  2. 如申請專利範圍第1項之配線構造體之製造方法,其中,前述銅取代鍍敷液,係包含有作為pH調整液的TMAH或KOH。
  3. 如申請專利範圍第1或2項之配線構造體之製造方法,其中,前述銅取代鍍敷液,係包含有作為pH穩定劑的EDTA。
  4. 如申請專利範圍第1或2項之配線構造體之製造方法,其中,前述銅取代鍍敷液,係包含有作為界面活性劑的聚乙二醇。
  5. 一種銅取代鍍敷液,係用以在絕緣膜上形成包含有相對於銅為較無價值之金屬之底層擴散障壁金屬膜,並 在前述底層擴散障壁金屬膜上實施銅取代鍍敷,而形成無電解銅鍍敷膜的銅取代鍍敷液,其特徵係,前述銅取代鍍敷液,係不含用以使銅離子還原的還原劑而含有銅離子之pH1~4之酸性的銅取代鍍敷液。
  6. 如申請專利範圍第5項之銅取代鍍敷液,其中,前述銅取代鍍敷液,係包含有作為pH調整液的TMAH或KOH。
  7. 如申請專利範圍第5或6項之銅取代鍍敷液,其中,前述銅取代鍍敷液,係包含有作為pH穩定劑的EDTA。
  8. 如申請專利範圍第5或6項之銅取代鍍敷液,其中,前述銅取代鍍敷液,係包含有作為界面活性劑的聚乙二醇。
  9. 一種配線構造體,其特徵係,具備有:絕緣膜;底層擴散障壁金屬膜,形成於前述絕緣膜上,包含有相對於銅為較無價值的金屬;及無電解銅鍍敷膜,藉由在前述底層擴散障壁金屬膜上,使用銅取代鍍敷液實施無電解銅取代鍍敷的方式所形成,前述銅取代鍍敷液,係不含用以使銅離子還原的還原劑而含有銅離子之pH1~4之酸性的銅取代鍍敷液。
TW104130594A 2014-09-29 2015-09-16 Manufacturing method of wiring structure, copper-substituted plating liquid, and wiring structure TWI617699B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014199299A JP6270681B2 (ja) 2014-09-29 2014-09-29 配線構造体の製造方法、銅置換めっき液および配線構造体

Publications (2)

Publication Number Publication Date
TW201627530A TW201627530A (zh) 2016-08-01
TWI617699B true TWI617699B (zh) 2018-03-11

Family

ID=55586051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130594A TWI617699B (zh) 2014-09-29 2015-09-16 Manufacturing method of wiring structure, copper-substituted plating liquid, and wiring structure

Country Status (4)

Country Link
US (1) US9888585B2 (zh)
JP (1) JP6270681B2 (zh)
KR (1) KR102670882B1 (zh)
TW (1) TWI617699B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020085136A1 (ja) * 2018-10-22 2020-04-30 Dic株式会社 積層体、及び、積層体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130143071A1 (en) * 2010-08-17 2013-06-06 Chemetall Gmbh Process for the electroless copper plating of metallic substrates

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE759316A (fr) * 1969-12-30 1971-04-30 Parker Ste Continentale Composition et procede pour former un depot de cuivre sur des surfaces de metaux ferreux
JPS5576053A (en) * 1978-12-01 1980-06-07 Nec Corp Substituted copper plating solution
JPH01129977A (ja) * 1987-11-13 1989-05-23 Hitachi Ltd 銅めっき液
US6664122B1 (en) * 2001-10-19 2003-12-16 Novellus Systems, Inc. Electroless copper deposition method for preparing copper seed layers
JP3567377B2 (ja) * 2002-01-09 2004-09-22 独立行政法人 科学技術振興機構 半導体集積回路装置の製造方法
TW200530427A (en) * 2003-10-17 2005-09-16 Applied Materials Inc Selective self-initiating electroless capping of copper with cobalt-containing alloys
DE102006001253B4 (de) * 2005-12-30 2013-02-07 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
US8298325B2 (en) * 2006-05-11 2012-10-30 Lam Research Corporation Electroless deposition from non-aqueous solutions
JP5201897B2 (ja) * 2007-07-10 2013-06-05 新光電気工業株式会社 無電解銅めっき液及び無電解銅めっき方法
JP4831783B2 (ja) * 2008-02-01 2011-12-07 メック株式会社 導電層及びこれを用いた積層体と、これらの製造方法
JP5377195B2 (ja) * 2009-09-25 2013-12-25 学校法人 関西大学 無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法
JP5568811B2 (ja) 2011-04-01 2014-08-13 学校法人 関西大学 基板中間体、基板及び貫通ビア電極形成方法
CA2920633A1 (en) * 2013-08-06 2015-02-12 Earthone Circuit Technologies Corporation Forming a conductive image using high speed electroless platin

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130143071A1 (en) * 2010-08-17 2013-06-06 Chemetall Gmbh Process for the electroless copper plating of metallic substrates

Also Published As

Publication number Publication date
JP2016069676A (ja) 2016-05-09
US20160095228A1 (en) 2016-03-31
TW201627530A (zh) 2016-08-01
KR20160037800A (ko) 2016-04-06
US9888585B2 (en) 2018-02-06
JP6270681B2 (ja) 2018-01-31
KR102670882B1 (ko) 2024-05-31

Similar Documents

Publication Publication Date Title
TWI522499B (zh) A method of modifying the reduced graphene layer on the surface of the substrate
US7968455B2 (en) Copper deposition for filling features in manufacture of microelectronic devices
JP5486821B2 (ja) 無電解銅めっき方法、及び埋め込み配線の形成方法
CN105308723B (zh) 利用湿式晶片背面接触进行铜镀硅穿孔的方法
KR20160135771A (ko) 전기화학적 도금 방법들
JP2012216722A (ja) 基板中間体、基板及び貫通ビア電極形成方法
JP4307408B2 (ja) 微細孔および/または微細溝を有する基材の孔埋めめっき方法
KR20150138087A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
US20070184652A1 (en) Method for preparing a metal feature surface prior to electroless metal deposition
TWI617699B (zh) Manufacturing method of wiring structure, copper-substituted plating liquid, and wiring structure
Kim et al. Electroless nickel alloy deposition on SiO2 for application as a diffusion barrier and seed layer in 3D copper interconnect technology
Koo et al. Electrochemical process for 3D TSV without CMP and lithographic processes
JP5377195B2 (ja) 無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
KR101493358B1 (ko) 무전해 구리도금액을 이용한 구리 도금층 형성방법
Ohta et al. All-wet TSV filling with highly adhesive displacement plated Cu seed layer
TWI414643B (zh) 銅電鍍液組成物
KR20090102464A (ko) 무전해 도금용액 및 이를 이용한 도금 방법
Arima et al. Control of adhesion strength and TSV filling morphology of electroless barrier layer
Ohta et al. Cu displacement plating on electroless plated CoWB layer on SiO2 and its adhesion property
KR100752504B1 (ko) 무전해 도금을 이용한 패턴 내 금속배선 형성방법
JP2003293189A (ja) 硫酸銅めっき方法
US9353444B2 (en) Two-step deposition with improved selectivity
Nishizawa et al. Highly conformal and adhesive electroless barrier and Cu seed formation using nanoparticle catalyst for realizing a high aspect ratio cu-filled TSV
KR101224205B1 (ko) 반도체 배선용 무전해 은 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 은 피막