JP2002324766A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002324766A JP2002324766A JP2001127235A JP2001127235A JP2002324766A JP 2002324766 A JP2002324766 A JP 2002324766A JP 2001127235 A JP2001127235 A JP 2001127235A JP 2001127235 A JP2001127235 A JP 2001127235A JP 2002324766 A JP2002324766 A JP 2002324766A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- seed
- compound
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 メッキ膜に発生するマイクロボイドを低減
し、半導体装置の歩留まり或いは信頼性の低下を防止す
る。 【解決手段】 メッキ処理を行ってウェハに金属膜を形
成する半導体装置の製造方法において、前記メッキ処理
のためのシード膜を形成する工程と、前記シード膜の表
面に前記金属の化合物膜を形成する工程と、前記化合物
膜を除去する工程と、メッキ処理によって前記金属膜を
成膜する工程とを有する。より具体的には前記金属膜は
銅であり、前記化合物膜が銅の酸化膜、炭酸化膜或いは
水酸化膜である。前記化合物膜の除去によって、自然酸
化膜等の不純物が除去されてシード膜の清浄表面が露出
する。また、化合物膜がメッキ液に溶解し易いため、メ
ッキ液が化合物膜を溶解することによって、シード膜の
凝集粒間の微細な隙間にもメッキ液が浸透するので、メ
ッキ液の濡れ性が向上する。
し、半導体装置の歩留まり或いは信頼性の低下を防止す
る。 【解決手段】 メッキ処理を行ってウェハに金属膜を形
成する半導体装置の製造方法において、前記メッキ処理
のためのシード膜を形成する工程と、前記シード膜の表
面に前記金属の化合物膜を形成する工程と、前記化合物
膜を除去する工程と、メッキ処理によって前記金属膜を
成膜する工程とを有する。より具体的には前記金属膜は
銅であり、前記化合物膜が銅の酸化膜、炭酸化膜或いは
水酸化膜である。前記化合物膜の除去によって、自然酸
化膜等の不純物が除去されてシード膜の清浄表面が露出
する。また、化合物膜がメッキ液に溶解し易いため、メ
ッキ液が化合物膜を溶解することによって、シード膜の
凝集粒間の微細な隙間にもメッキ液が浸透するので、メ
ッキ液の濡れ性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、メッキ処理によって金属膜を形成す
る半導体装置の製造に適用して有効な技術に関するもの
である。
方法に関し、特に、メッキ処理によって金属膜を形成す
る半導体装置の製造に適用して有効な技術に関するもの
である。
【０００２】
【従来の技術】半導体装置の高集積化及び高性能化のた
めに各素子構造の微細化が進められており、こうした微
細化の進展によって各素子を接続して回路を構成する配
線も微細化され、且つ配線長が増加する傾向にある。こ
のため、配線の微細化による配線抵抗の増加によって電
圧低下・発熱等が大きな問題となり、配線長の増加によ
って配線遅延の問題が生じてくる。これらの問題を解決
するために、配線をより低抵抗化するために抵抗率の低
い配線材料として銅が用いられ始めている。
めに各素子構造の微細化が進められており、こうした微
細化の進展によって各素子を接続して回路を構成する配
線も微細化され、且つ配線長が増加する傾向にある。こ
のため、配線の微細化による配線抵抗の増加によって電
圧低下・発熱等が大きな問題となり、配線長の増加によ
って配線遅延の問題が生じてくる。これらの問題を解決
するために、配線をより低抵抗化するために抵抗率の低
い配線材料として銅が用いられ始めている。
【０００３】こうした銅配線では、微細な銅配線を低コ
ストで形成することができるのでダマシン法が主流とな
っている。ダマシン法では、エッチングによって絶縁膜
に溝若しくは孔パターンを形成する工程と、指向性のス
パッタ装置を用いて銅の拡散を防ぐバリア膜及び銅のシ
ード膜を形成する工程と、電解メッキ装置を用いて前記
溝若しくは孔パターンを銅膜で埋め込む工程と、ＣＭＰ
(Chemical MechanicalPolishing)により表面の不用な銅
膜を除去して前記溝若しくは孔内に選択的に銅膜を形成
する工程とからなっている。
ストで形成することができるのでダマシン法が主流とな
っている。ダマシン法では、エッチングによって絶縁膜
に溝若しくは孔パターンを形成する工程と、指向性のス
パッタ装置を用いて銅の拡散を防ぐバリア膜及び銅のシ
ード膜を形成する工程と、電解メッキ装置を用いて前記
溝若しくは孔パターンを銅膜で埋め込む工程と、ＣＭＰ
(Chemical MechanicalPolishing)により表面の不用な銅
膜を除去して前記溝若しくは孔内に選択的に銅膜を形成
する工程とからなっている。
【０００４】
【発明が解決しようとする課題】１９９９年「Electron
ic Journal 22th Technical Symposium Proceedings」
２１頁等にも記載されているが、電解メッキにより形成
した銅配線では、マイクロボイドと呼ばれる原子レベル
〜１０ｎｍ程度の微細なボイドが多数存在し、こうした
マイクロボイドが再結晶過程で粒界に拡散凝集して大き
なボイドを形成し、形成された大きなボイドが配線抵抗
に大きな影響を与えるとともに、十分なエレクトロマイ
グレーション耐性が得られなくなる。
ic Journal 22th Technical Symposium Proceedings」
２１頁等にも記載されているが、電解メッキにより形成
した銅配線では、マイクロボイドと呼ばれる原子レベル
〜１０ｎｍ程度の微細なボイドが多数存在し、こうした
マイクロボイドが再結晶過程で粒界に拡散凝集して大き
なボイドを形成し、形成された大きなボイドが配線抵抗
に大きな影響を与えるとともに、十分なエレクトロマイ
グレーション耐性が得られなくなる。
【０００５】このため、電解メッキによるダマシン法で
形成した銅膜を半導体装置の微細配線層として用いるた
めには、高い埋め込み性を実現することと、断線不良の
原因となるピット或いはボイド等の膜中欠陥を低減する
こととが求められている。
形成した銅膜を半導体装置の微細配線層として用いるた
めには、高い埋め込み性を実現することと、断線不良の
原因となるピット或いはボイド等の膜中欠陥を低減する
こととが求められている。
【０００６】本発明の課題は、メッキ膜に発生するマイ
クロボイドを低減し、半導体装置の歩留まり或いは信頼
性の低下を防止することが可能な技術を提供することに
ある。本発明の前記ならびにその他の課題と新規な特徴
は、本明細書の記述及び添付図面によって明らかになる
であろう。
クロボイドを低減し、半導体装置の歩留まり或いは信頼
性の低下を防止することが可能な技術を提供することに
ある。本発明の前記ならびにその他の課題と新規な特徴
は、本明細書の記述及び添付図面によって明らかになる
であろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。メッキ処理を行ってウェハに金属
膜を形成する半導体装置の製造方法において、前記メッ
キ処理のためのシード膜を形成する工程と、前記シード
膜の表面に前記金属の化合物膜を形成する工程と、前記
化合物膜を除去する工程と、メッキ処理によって前記金
属膜を成膜する工程とを有する。より具体的には前記金
属膜は銅であり、前記化合物膜が銅の酸化膜、炭酸化膜
或いは水酸化膜である。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。メッキ処理を行ってウェハに金属
膜を形成する半導体装置の製造方法において、前記メッ
キ処理のためのシード膜を形成する工程と、前記シード
膜の表面に前記金属の化合物膜を形成する工程と、前記
化合物膜を除去する工程と、メッキ処理によって前記金
属膜を成膜する工程とを有する。より具体的には前記金
属膜は銅であり、前記化合物膜が銅の酸化膜、炭酸化膜
或いは水酸化膜である。
【０００８】上述した本発明によれば、化合物膜の除去
によって、自然酸化膜等の不純物が除去されてシード膜
の清浄表面が露出する。また、化合物膜がメッキ液に溶
解し易いため、メッキ液が化合物膜を溶解することによ
って、シード膜の凝集粒間の微細な隙間にもメッキ液が
浸透するので、メッキ液の濡れ性が向上する。
によって、自然酸化膜等の不純物が除去されてシード膜
の清浄表面が露出する。また、化合物膜がメッキ液に溶
解し易いため、メッキ液が化合物膜を溶解することによ
って、シード膜の凝集粒間の微細な隙間にもメッキ液が
浸透するので、メッキ液の濡れ性が向上する。
【０００９】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【００１０】
【発明の実施の形態】（実施の形態１）本発明の一実施
の形態であるメッキ処理のプロセスについて、図１乃至
図８を用いて説明する。先ず、図１に示すように、半導
体基板１の主面に形成された膜厚２００ｎｍ〜５００ｎ
ｍ程度のＴＥＯＳ等の層間絶縁膜２に配線の形成される
溝若しくは孔パターンをエッチングによって形成する。
このエッチングでは半導体基板１と層間絶縁膜２との間
に設けられた膜厚５０ｎｍ〜２００ｎｍ程度の窒化シリ
コン膜３をエッチングストッパとして用い、ホトリソグ
ラフィによって形成したレジストマスク４をマスクとし
てドライエッチングを行う。
の形態であるメッキ処理のプロセスについて、図１乃至
図８を用いて説明する。先ず、図１に示すように、半導
体基板１の主面に形成された膜厚２００ｎｍ〜５００ｎ
ｍ程度のＴＥＯＳ等の層間絶縁膜２に配線の形成される
溝若しくは孔パターンをエッチングによって形成する。
このエッチングでは半導体基板１と層間絶縁膜２との間
に設けられた膜厚５０ｎｍ〜２００ｎｍ程度の窒化シリ
コン膜３をエッチングストッパとして用い、ホトリソグ
ラフィによって形成したレジストマスク４をマスクとし
てドライエッチングを行う。
【００１１】次に、レジストマスク４を除去し、図２に
示すように、前記溝若しくは孔パターンの内面を含む層
間絶縁膜２の全面を覆う膜厚３０ｎｍ〜５０ｎｍ程度の
タンタルからなるバリア膜５及び膜厚１００ｎｍ〜２０
０ｎｍ程度の銅からなるシード膜６を長距離スパッタ装
置によって順次形成する。バリア膜５としては、タンタ
ルの他に例えば窒化タンタル、窒化チタン、珪窒化チタ
ン、窒化タングステン等が用いられる。
示すように、前記溝若しくは孔パターンの内面を含む層
間絶縁膜２の全面を覆う膜厚３０ｎｍ〜５０ｎｍ程度の
タンタルからなるバリア膜５及び膜厚１００ｎｍ〜２０
０ｎｍ程度の銅からなるシード膜６を長距離スパッタ装
置によって順次形成する。バリア膜５としては、タンタ
ルの他に例えば窒化タンタル、窒化チタン、珪窒化チタ
ン、窒化タングステン等が用いられる。
【００１２】次に、シード膜６を酸素ガスに暴露するこ
とで、図３に示すように、シード膜６の表面に銅の酸化
膜である化合物膜７を形成する。化合物膜７となる酸化
膜は、膜厚１００Å以下に制御するのが望ましく、酸素
ガスに暴露する他に、純水に浸漬して液中の溶存酸素に
よる酸化、オゾン雰囲気下で紫外線を照射による加熱を
伴わない酸化或いは過酸化水素水に浸漬して酸化等の他
の方法を用いてもよい。また、化合物膜７としては、酸
化膜の他に、炭酸化膜或いは水酸化膜を用いてもよく、
炭酸化膜は炭酸ガスに暴露することで形成することで、
水酸化膜は水分を含んだ空気中に暴露することで、夫々
形成することができる。
とで、図３に示すように、シード膜６の表面に銅の酸化
膜である化合物膜７を形成する。化合物膜７となる酸化
膜は、膜厚１００Å以下に制御するのが望ましく、酸素
ガスに暴露する他に、純水に浸漬して液中の溶存酸素に
よる酸化、オゾン雰囲気下で紫外線を照射による加熱を
伴わない酸化或いは過酸化水素水に浸漬して酸化等の他
の方法を用いてもよい。また、化合物膜７としては、酸
化膜の他に、炭酸化膜或いは水酸化膜を用いてもよく、
炭酸化膜は炭酸ガスに暴露することで形成することで、
水酸化膜は水分を含んだ空気中に暴露することで、夫々
形成することができる。
【００１３】化合物膜７の形成されたシード膜６の表面
を拡大すると、図４に示すように多数の凝集粒６ａが形
成されており、これらの凝集粒６ａ間の微細な隙間にも
化合物膜７が形成されている。
を拡大すると、図４に示すように多数の凝集粒６ａが形
成されており、これらの凝集粒６ａ間の微細な隙間にも
化合物膜７が形成されている。
【００１４】図５に示すのは本実施の形態のメッキ処理
に用いられるメッキ装置の概略構成であり、メッキ装置
は、カップ状のメッキ槽１１の底面に含リン銅の陽極１
２が設けられ、メッキ層１１の上面に取り付けられた開
閉式で円板状のウェハ保持部１３にフェイスダウンでメ
ッキ処理の行なわれるウェハ１４を取り付けてメッキ槽
１１を密封して、ウェハ１４に形成されたシード膜６と
メッキ槽１１の底面に設けた陽極１２とを対向させた状
態で、メッキ槽１１の底部に設けた流入口１５からメッ
キ槽１１内部に硫酸銅を主としたメッキ液を充満させ、
シード膜６と陽極１２との間に電圧を加え電解メッキを
行いシード膜６の表面に銅膜を析出させる。
に用いられるメッキ装置の概略構成であり、メッキ装置
は、カップ状のメッキ槽１１の底面に含リン銅の陽極１
２が設けられ、メッキ層１１の上面に取り付けられた開
閉式で円板状のウェハ保持部１３にフェイスダウンでメ
ッキ処理の行なわれるウェハ１４を取り付けてメッキ槽
１１を密封して、ウェハ１４に形成されたシード膜６と
メッキ槽１１の底面に設けた陽極１２とを対向させた状
態で、メッキ槽１１の底部に設けた流入口１５からメッ
キ槽１１内部に硫酸銅を主としたメッキ液を充満させ、
シード膜６と陽極１２との間に電圧を加え電解メッキを
行いシード膜６の表面に銅膜を析出させる。
【００１５】このメッキ装置にウェハ１４を取り付け
て、メッキ槽１１にメッキ液を充満させることによっ
て、化合物膜７がメッキ液に溶解し易いため、図６に示
すように、メッキ液によって化合物膜７が溶解し除去さ
れる。
て、メッキ槽１１にメッキ液を充満させることによっ
て、化合物膜７がメッキ液に溶解し易いため、図６に示
すように、メッキ液によって化合物膜７が溶解し除去さ
れる。
【００１６】本実施の形態では、こうした化合物膜７の
除去によって、自然酸化膜等の不純物が除去されてシー
ド膜６の清浄表面が露出する。また、化合物膜７がメッ
キ液に溶解し易いため、メッキ液が化合物膜７を溶解す
ることによって、凝集粒６ａの間の微細な隙間にもメッ
キ液が浸透するので、メッキ液の濡れ性が向上する。従
って、続いて行われる電解メッキにて、図７に示すよう
に、銅のメッキ膜８を形成する場合にマイクロボイドの
発生が起きにくい。従来の化合物膜７が形成されていな
いメッキ処理では、メッキ液が凝集粒６ａの間の微細な
隙間に浸透しにくいので、電解メッキにてマイクロボイ
ドの発生が起きやすい。
除去によって、自然酸化膜等の不純物が除去されてシー
ド膜６の清浄表面が露出する。また、化合物膜７がメッ
キ液に溶解し易いため、メッキ液が化合物膜７を溶解す
ることによって、凝集粒６ａの間の微細な隙間にもメッ
キ液が浸透するので、メッキ液の濡れ性が向上する。従
って、続いて行われる電解メッキにて、図７に示すよう
に、銅のメッキ膜８を形成する場合にマイクロボイドの
発生が起きにくい。従来の化合物膜７が形成されていな
いメッキ処理では、メッキ液が凝集粒６ａの間の微細な
隙間に浸透しにくいので、電解メッキにてマイクロボイ
ドの発生が起きやすい。
【００１７】なお、この電解メッキでは０．３Ａ／ｄｍ
２〜６Ａ／ｄｍ２程度のパルス電流条件でメッキを行う
ことによって埋め込み性が高く結晶粒が微細で耐食性が
高い膜を形成することができる。ＣＭＰ後の耐食性が向
上する。
２〜６Ａ／ｄｍ２程度のパルス電流条件でメッキを行う
ことによって埋め込み性が高く結晶粒が微細で耐食性が
高い膜を形成することができる。ＣＭＰ後の耐食性が向
上する。
【００１８】次に、１００℃〜３００℃程度の水素雰囲
気中でアニールを行った後に、図８に示すように、ＣＭ
Ｐにより表面の不用なバリア膜５、シード膜６及びメッ
キ膜８を除去して前記溝若しくは孔内に選択的にメッキ
膜８を形成してダマシン法による配線が形成される。
気中でアニールを行った後に、図８に示すように、ＣＭ
Ｐにより表面の不用なバリア膜５、シード膜６及びメッ
キ膜８を除去して前記溝若しくは孔内に選択的にメッキ
膜８を形成してダマシン法による配線が形成される。
【００１９】ダマシン法のメッキによる成膜では、高ア
スペクト比のビアホール等であってもボイド等を発生さ
せずに銅膜で埋め込むために、孔の底から上に向けてメ
ッキ膜が形成されていくボトムアップと呼ばれる成長を
するのが理想的である。そのため、硫酸銅を主成分とし
たメッキ液に光沢剤、平滑剤、高分子界面活性剤、塩素
等を添加してある。
スペクト比のビアホール等であってもボイド等を発生さ
せずに銅膜で埋め込むために、孔の底から上に向けてメ
ッキ膜が形成されていくボトムアップと呼ばれる成長を
するのが理想的である。そのため、硫酸銅を主成分とし
たメッキ液に光沢剤、平滑剤、高分子界面活性剤、塩素
等を添加してある。
【００２０】メッキ処理では、先ず、塩素イオンがシー
ド膜表面に吸着し、更にこの塩素イオンを介して高分子
界面活性剤がシード膜表面に吸着して高分子皮膜が形成
され、続いて、シード膜に負電位を印加すると銅の析出
が始まり、メッキの初期ではメッキ膜の成長は一様にコ
ンフォーマルな成長をする。
ド膜表面に吸着し、更にこの塩素イオンを介して高分子
界面活性剤がシード膜表面に吸着して高分子皮膜が形成
され、続いて、シード膜に負電位を印加すると銅の析出
が始まり、メッキの初期ではメッキ膜の成長は一様にコ
ンフォーマルな成長をする。
【００２１】しかし、ある程度メッキが進行すると、メ
ッキ膜の成長に伴い凹形の曲率部分では表面積が急激に
縮小し、この部分で銅の析出を促進する光沢剤の濃縮が
発生し、局所的に大電流が流れて該部分にて高分子皮膜
の破壊が急速に進む。この高分子皮膜には銅の析出を阻
害する作用があるため、高分子皮膜が破壊されていく凹
形の部分、特に曲率が高い部分で平面的な部分よりもメ
ッキ膜の成長が速くなり、微細な孔パターンから優先的
に銅が埋まっていく。
ッキ膜の成長に伴い凹形の曲率部分では表面積が急激に
縮小し、この部分で銅の析出を促進する光沢剤の濃縮が
発生し、局所的に大電流が流れて該部分にて高分子皮膜
の破壊が急速に進む。この高分子皮膜には銅の析出を阻
害する作用があるため、高分子皮膜が破壊されていく凹
形の部分、特に曲率が高い部分で平面的な部分よりもメ
ッキ膜の成長が速くなり、微細な孔パターンから優先的
に銅が埋まっていく。
【００２２】このボトムアップ成長では、シード膜表面
の自然酸化膜の存在、シード膜表面の面方位や微妙な凹
凸の差異等による塩素イオン吸着のばらつき等によって
メッキ初期に形成される高分子皮膜の強度がばらついて
しまう。高分子皮膜の強度のばらつきによって、ボトム
アップ成長が不均一になり、その結果埋め込み性の低下
やボイド等の膜中欠陥の発生が増加してしまう。
の自然酸化膜の存在、シード膜表面の面方位や微妙な凹
凸の差異等による塩素イオン吸着のばらつき等によって
メッキ初期に形成される高分子皮膜の強度がばらついて
しまう。高分子皮膜の強度のばらつきによって、ボトム
アップ成長が不均一になり、その結果埋め込み性の低下
やボイド等の膜中欠陥の発生が増加してしまう。
【００２３】本実施の形態のメッキ処理では、メッキ膜
をボトムアップ成長させる場合に、前述した化合物膜７
の除去によって、自然酸化膜等の不純物が除去されてシ
ード膜６の清浄表面が露出する。また、化合物膜７がメ
ッキ液に溶解し易いため、メッキ液が化合物膜７を溶解
することによって、凝集粒６ａの間の微細な隙間にもメ
ッキ液が浸透するので、塩素イオンの吸着或いは高分子
皮膜が均等に形成されるため均一なボトムアップ成長に
よって成膜を行うことができるために、埋め込み性が向
上し、ボイド等の膜中欠陥の発生が減少する。
をボトムアップ成長させる場合に、前述した化合物膜７
の除去によって、自然酸化膜等の不純物が除去されてシ
ード膜６の清浄表面が露出する。また、化合物膜７がメ
ッキ液に溶解し易いため、メッキ液が化合物膜７を溶解
することによって、凝集粒６ａの間の微細な隙間にもメ
ッキ液が浸透するので、塩素イオンの吸着或いは高分子
皮膜が均等に形成されるため均一なボトムアップ成長に
よって成膜を行うことができるために、埋め込み性が向
上し、ボイド等の膜中欠陥の発生が減少する。
【００２４】（実施の形態２）本発明の他の実施の形態
であるメッキ処理のプロセスについて説明する。本実施
の形態では、図１乃至図３に示す化合物膜の形成までは
前述した実施の形態のプロセスと同様であるが、化合物
膜の除去を、メッキ液によって行わずに、希硫酸或いは
希硝酸に浸漬するウエットエッチング又はＣｌ２、ＳＦ
６等のガスを用いたドライエッチング等のエッチングに
よって行う。
であるメッキ処理のプロセスについて説明する。本実施
の形態では、図１乃至図３に示す化合物膜の形成までは
前述した実施の形態のプロセスと同様であるが、化合物
膜の除去を、メッキ液によって行わずに、希硫酸或いは
希硝酸に浸漬するウエットエッチング又はＣｌ２、ＳＦ
６等のガスを用いたドライエッチング等のエッチングに
よって行う。
【００２５】本実施の形態では、エッチングによって化
合物膜７を除去し、自然酸化膜等の不純物が除去されて
シード膜６の清浄表面が露出する。また、図９に示すよ
うに、シード膜表面の凝集粒６ａの先端がエッチングに
よって除去されるので、シード膜６表面の凹凸が減少す
る。従って、続いて行われる電解メッキにて、図７に示
すように、銅のメッキ膜８を形成する場合にマイクロボ
イドの発生が起きにくい。従来の化合物膜７が形成され
ていないメッキ処理では、メッキ液が凝集粒６ａの間の
微細な隙間に浸透しにくいので、電解メッキにてマイク
ロボイドの発生が起きやすい。
合物膜７を除去し、自然酸化膜等の不純物が除去されて
シード膜６の清浄表面が露出する。また、図９に示すよ
うに、シード膜表面の凝集粒６ａの先端がエッチングに
よって除去されるので、シード膜６表面の凹凸が減少す
る。従って、続いて行われる電解メッキにて、図７に示
すように、銅のメッキ膜８を形成する場合にマイクロボ
イドの発生が起きにくい。従来の化合物膜７が形成され
ていないメッキ処理では、メッキ液が凝集粒６ａの間の
微細な隙間に浸透しにくいので、電解メッキにてマイク
ロボイドの発生が起きやすい。
【００２６】なお、この電解メッキでは０．３Ａ／ｄｍ
２〜６Ａ／ｄｍ２程度のパルス電流条件でメッキを行う
ことによって埋め込み性が高く結晶粒が微細で耐食性が
高い膜を形成することができる。ＣＭＰ後の耐食性が向
上する。
２〜６Ａ／ｄｍ２程度のパルス電流条件でメッキを行う
ことによって埋め込み性が高く結晶粒が微細で耐食性が
高い膜を形成することができる。ＣＭＰ後の耐食性が向
上する。
【００２７】この後、前述した実施の形態と同様に、図
７に示すように、電解メッキによって銅のメッキ膜８を
形成し、１００℃〜３００℃程度の水素雰囲気中でアニ
ールを行った後に、図８に示すように、ＣＭＰにより表
面の不用なバリア膜５、シード膜６及びメッキ膜８を除
去して前記溝若しくは孔内に選択的にメッキ膜８を形成
する。
７に示すように、電解メッキによって銅のメッキ膜８を
形成し、１００℃〜３００℃程度の水素雰囲気中でアニ
ールを行った後に、図８に示すように、ＣＭＰにより表
面の不用なバリア膜５、シード膜６及びメッキ膜８を除
去して前記溝若しくは孔内に選択的にメッキ膜８を形成
する。
【００２８】本実施の形態のメッキ処理では、メッキ膜
をボトムアップ成長させる場合に、前述した化合物膜７
の除去によって、自然酸化膜等の不純物が除去されてシ
ード膜６の清浄表面が露出する。また、シード膜表面の
凝集粒６ａの先端がエッチングによって除去され、シー
ド膜６表面の凹凸が減少するので、塩素イオンの吸着或
いは高分子皮膜が均等に形成されるため均一なボトムア
ップ成長によって成膜を行うことができるために、埋め
込み性が向上し、ボイド等の膜中欠陥の発生が減少す
る。
をボトムアップ成長させる場合に、前述した化合物膜７
の除去によって、自然酸化膜等の不純物が除去されてシ
ード膜６の清浄表面が露出する。また、シード膜表面の
凝集粒６ａの先端がエッチングによって除去され、シー
ド膜６表面の凹凸が減少するので、塩素イオンの吸着或
いは高分子皮膜が均等に形成されるため均一なボトムア
ップ成長によって成膜を行うことができるために、埋め
込み性が向上し、ボイド等の膜中欠陥の発生が減少す
る。
【００２９】以上、本発明を、前記実施の形態に基づき
具体的に説明したが、本発明は、前記実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。
具体的に説明したが、本発明は、前記実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。
【００３０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、シード膜の表面に形成した化合
物膜を除去することによって、シード膜の清浄表面を露
出させることができるという効果がある。 （２）本発明によれば、前記化合物膜を除去することに
よって、シード膜表面の不純物を除去することができる
という効果がある。 （３）本発明によれば、メッキ液が前記化合物膜を溶解
することによって、シード膜の凝集粒間の微細な隙間に
もメッキ液が浸透するので、メッキ液の濡れ性が向上す
るという効果がある。 （４）本発明によれば、上記効果（１）（２）（３）に
より、マイクロボイドの発生を防止することができると
いう効果がある。 （５）本発明によれば、上記効果（４）により、メッキ
膜の成膜不良を防止することができるという効果があ
る。 （６）本発明によれば、上記効果（５）により、半導体
装置の歩留まりの低下或いは信頼性の低下を防止するこ
とができるという効果がある。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、シード膜の表面に形成した化合
物膜を除去することによって、シード膜の清浄表面を露
出させることができるという効果がある。 （２）本発明によれば、前記化合物膜を除去することに
よって、シード膜表面の不純物を除去することができる
という効果がある。 （３）本発明によれば、メッキ液が前記化合物膜を溶解
することによって、シード膜の凝集粒間の微細な隙間に
もメッキ液が浸透するので、メッキ液の濡れ性が向上す
るという効果がある。 （４）本発明によれば、上記効果（１）（２）（３）に
より、マイクロボイドの発生を防止することができると
いう効果がある。 （５）本発明によれば、上記効果（４）により、メッキ
膜の成膜不良を防止することができるという効果があ
る。 （６）本発明によれば、上記効果（５）により、半導体
装置の歩留まりの低下或いは信頼性の低下を防止するこ
とができるという効果がある。
【図１】本発明の一実施の形態である半導体装置の製造
方法をプロセスごとに示す部分縦断面図である。
方法をプロセスごとに示す部分縦断面図である。
【図２】本発明の一実施の形態である半導体装置の製造
方法をプロセスごとに示す部分縦断面図である。
方法をプロセスごとに示す部分縦断面図である。
【図３】本発明の一実施の形態である半導体装置の製造
方法をプロセスごとに示す部分縦断面図である。
方法をプロセスごとに示す部分縦断面図である。
【図４】図３のシード膜を拡大して示す部分縦断面図で
ある。
ある。
【図５】本発明の一実施の形態である半導体装置の製造
方法に用いられるメッキ装置の概略構成図である。
方法に用いられるメッキ装置の概略構成図である。
【図６】本発明の一実施の形態である半導体装置の製造
方法をプロセスごとに示す部分縦断面図である。
方法をプロセスごとに示す部分縦断面図である。
【図７】本発明の一実施の形態である半導体装置の製造
方法をプロセスごとに示す部分縦断面図である。
方法をプロセスごとに示す部分縦断面図である。
【図８】本発明の一実施の形態である半導体装置の製造
方法をプロセスごとに示す部分縦断面図である。
方法をプロセスごとに示す部分縦断面図である。
【図９】本発明の他の実施の形態である半導体装置の製
造方法のシード膜を拡大して示す部分縦断面図である。
造方法のシード膜を拡大して示す部分縦断面図である。
１…半導体基板、２…層間絶縁膜、３…窒化シリコン
膜、４…レジストマスク、５…バリア膜、６…シード
膜、７…化合物膜、８…メッキ膜、１１…メッキ槽、１
２…陽極、１３…ウェハ保持部、１４…ウェハ、１５…
流入口。
膜、４…レジストマスク、５…バリア膜、６…シード
膜、７…化合物膜、８…メッキ膜、１１…メッキ槽、１
２…陽極、１３…ウェハ保持部、１４…ウェハ、１５…
流入口。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 陽子 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 川上 和也 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 4K024 AA09 AB08 BA09 BB12 CB01 CB02 CB11 DA04 DA10 FA05 4M104 BB17 BB30 BB32 BB33 DD37 DD52 DD64 DD65 DD75 DD78 DD86 DD89 FF16 HH20 5F033 HH11 HH21 HH27 HH32 HH33 HH34 MM01 MM12 MM13 PP15 PP21 PP27 QQ08 QQ09 QQ11 QQ19 QQ48 QQ73 QQ89 XX00
Claims (5)
- 【請求項１】 メッキ処理を行ってウェハに金属膜を形
成する半導体装置の製造方法において、 前記メッキ処理のためのシード膜を形成する工程と、 前記シード膜の表面に前記金属の化合物膜を形成する工
程と、 前記化合物膜を除去する工程と、 メッキ処理によって前記金属膜を成膜する工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記金属膜が銅であることを特徴とする
請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記化合物膜が銅の酸化膜、炭酸化膜或
いは水酸化膜であることを特徴とする請求項１又は請求
項２に記載の半導体装置の製造方法。 - 【請求項４】 前記化合物膜をメッキ液によって溶解除
去することを特徴とする請求項１乃至請求項３の何れか
一項に記載の半導体装置の製造方法。 - 【請求項５】 前記化合物膜をエッチングによって除去
することを特徴とする請求項１乃至請求項３の何れか一
項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001127235A JP2002324766A (ja) | 2001-04-25 | 2001-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001127235A JP2002324766A (ja) | 2001-04-25 | 2001-04-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002324766A true JP2002324766A (ja) | 2002-11-08 |
Family
ID=18976138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001127235A Pending JP2002324766A (ja) | 2001-04-25 | 2001-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002324766A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007162043A (ja) * | 2005-12-09 | 2007-06-28 | Fujitsu Ltd | 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 |
| JP2008001963A (ja) * | 2006-06-26 | 2008-01-10 | Nikko Kinzoku Kk | 半導体ウェハーの前処理剤及び前処理方法 |
-
2001
- 2001-04-25 JP JP2001127235A patent/JP2002324766A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007162043A (ja) * | 2005-12-09 | 2007-06-28 | Fujitsu Ltd | 電気めっき方法、磁気ヘッド用コイルの製造方法及び半導体装置の製造方法 |
| JP2008001963A (ja) * | 2006-06-26 | 2008-01-10 | Nikko Kinzoku Kk | 半導体ウェハーの前処理剤及び前処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3452515B2 (ja) | エレクトロマイグレーション抵抗力を有する微細構造及びその製造方法 | |
| JP5268215B2 (ja) | 銅結線のシード層の処理方法および処理装置 | |
| US7851924B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| TWI643291B (zh) | 形成互連之方法 | |
| US6610596B1 (en) | Method of forming metal interconnection using plating and semiconductor device manufactured by the method | |
| US7319071B2 (en) | Methods for forming a metallic damascene structure | |
| JPH11220021A (ja) | 半導体装置の製造方法 | |
| JP2003525523A (ja) | 新規なチップ相互配線およびパッケージング堆積方法および構造体 | |
| JP2001210630A (ja) | 銅酸化膜の形成方法、銅膜のエッチング方法、半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| JP2007109894A (ja) | 半導体装置及びその製造方法 | |
| JP3904578B2 (ja) | 半導体装置の製造方法 | |
| US20050272258A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| JP4783261B2 (ja) | 半導体装置の製造方法 | |
| US8652966B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| TW200834684A (en) | Semiconductor structure and method of forming the same | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| TW200535987A (en) | Reverse-tone mask method for post-cmp elimination of copper overburden humps | |
| JP2010080525A (ja) | 半導体装置の製造方法 | |
| JP2002324766A (ja) | 半導体装置の製造方法 | |
| JP2007165629A (ja) | エッチング方法及びエッチング装置 | |
| JP4055334B2 (ja) | 半導体装置の製造方法 | |
| JP2001345324A (ja) | 半導体装置の製造方法 | |
| JP2008258488A (ja) | 半導体装置の製造方法 | |
| JP2006080559A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| JP2004266178A (ja) | 配線形成方法 |