TWI419985B - 高密度雙晶金屬薄膜的製作方法 - Google Patents

高密度雙晶金屬薄膜的製作方法 Download PDF

Info

Publication number
TWI419985B
TWI419985B TW100136726A TW100136726A TWI419985B TW I419985 B TWI419985 B TW I419985B TW 100136726 A TW100136726 A TW 100136726A TW 100136726 A TW100136726 A TW 100136726A TW I419985 B TWI419985 B TW I419985B
Authority
TW
Taiwan
Prior art keywords
metal film
crystal
metal
twin
density
Prior art date
Application number
TW100136726A
Other languages
English (en)
Other versions
TW201315823A (zh
Inventor
Yu Lun Chueh
Tsung Cheng Chan
Chien Neng Liao
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Priority to TW100136726A priority Critical patent/TWI419985B/zh
Priority to US13/550,789 priority patent/US8420185B1/en
Publication of TW201315823A publication Critical patent/TW201315823A/zh
Application granted granted Critical
Publication of TWI419985B publication Critical patent/TWI419985B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Description

高密度雙晶金屬薄膜的製作方法
本發明是有關於一種金屬薄膜的製作方法，特別是指一種高密度雙晶(twins)金屬薄膜的製作方法。
熟悉冶金(metallugry)相關技術領域者皆知，在經過冷加工(cold working)所提供的剪應力(shear stress)後，金屬材料內部的線缺陷(line defects)，如，差排(dislocation)，可透過金屬材料本身的滑移系統(slip system)移動，且透過滑移系統滑移過的大量差排將相互糾結(tangle)並從而提升金屬材料的機械強度(mechanical strength)，如，硬度(hardness)等。此外，對金屬材料提供冷加工不僅可導致差排的糾結，其亦可增加金屬材料內部的面缺陷(planar defects)，如，雙晶(twins)，並從而提升金屬材料的機械強度。然而，上述做法僅限於使用在塊材(bulk)上，其對於目前半導體元件等相關領域者所常用的薄膜製程(thin film process)來說，並不適用。
為提升金屬薄膜的機械強度以擴大其金屬薄膜的應用性，近幾年，成長雙晶(growth twins)便成為了薄膜製程相關技術領域者所熱衷探討的議題。於此等議題中，已整理出一主要結果，即，雙晶間距(spacing)越小，機械強度越大；其理論與機制雷同於晶粒強化尺寸(grain size strengthening)，也就是說，晶粒細化有利於提升金屬材料的機械強度。
X. Zang等人於APPLIED PHYSICS LETTERS88 ,173116(2006)揭示出High-strength sputter-deposited Cu foils with preferred orientation of nanoscale growth twins一文。X. Zang等人是利用磁控濺鍍法(magnetron sputtering)，以0.5 nm/s~2.0 nm/s的濺鍍率在一具有原生氧化物層(native oxide layer)的矽(100)基板上濺鍍一厚度約20 μm的Cu薄膜；其中，於濺鍍該Cu薄膜時的Si基板是未被施予升溫或降溫等條件。
X. Zang等人所製得之Cu薄膜經穿透式電子顯微鏡(transmission electron microscope，TEM)分析結果顯示，於1.8 nm/s之濺鍍率下所取得的Cu薄膜具有平均粒徑(grain size)約43 nm的柱狀晶(columnar grain)；另，高解析度穿透式電子顯微鏡(HRTEM)分析結果顯示，於相同試片之柱狀晶中顯示有{111}雙晶界面(twin interface)的面缺陷，其雙晶間距趨近5 nm，且其{111}雙晶界面的面缺陷是沿著該Cu薄膜的成長方向堆疊，證實屬於該Cu薄膜內部的疊差(stacking fault，SF)；換言之，顯示於Cu薄膜中的雙晶是起因於Cu薄膜之最密堆積面(close-packed plane)的疊差所致，即所謂的成長雙晶。
此外，自X. Zang等人所製得之Cu薄膜取5個試片來進行單軸拉伸測試(uniaxial tensile testing)，其結果顯示X. Zang等人所製得之Cu薄膜的平均彈性模數(elastic modulus)、平均拉伸強度(tensile strength)與平均降服強度(yield strength)分別約110 GPa、1.2 GPa與1.1 GPa。又，X. Zang等人所製得之Cu薄膜經奈米壓痕機(nanoindenter)分析所取得之硬度(hardness)為3.5 GPa。
C. J. Shute等人於Scripta Materialia 60(2009) 1073-1077揭示出Microstructural stability during cyclic loading of multilayer copper/copper samples with nanoscale twinning一文。C. J. Shute等人亦是利用磁控濺鍍法於一Si(100)基板上形成一厚度約178 μm之銅多層膜。該銅多層膜的厚度足以使該銅多層膜自該Si(100)基板移除。
該銅多層膜具有一與該Si(100)基板接觸的鏡面(mirror surface)，及一相反於該鏡面的晦暗面(dull surface)。該銅多層膜經維克氏硬度(Vickers hardness)測試結果顯示，該鏡面與該晦案面的硬度分別為1.1 GPa與1.9 GPa，且該銅多層膜經聚焦離子束(focus ion beam，FIB)顯微鏡分析顯示，該銅多層膜之結構是自該鏡面之無柱狀晶的微結構朝該晦暗面轉變為奈米雙晶的微結構。
由此可知，利用磁控濺鍍法製作高密度雙晶金屬薄膜，必須沉積達一定厚度後才可使得金屬薄膜的微結構轉變成雙晶結構。以半導體製程所需使用到的銅導線來說，其銅導線的厚度是要求在300 nm~400 nm左右。因此，C. J. Shute等人與X. Zang等人所發表之雙晶銅薄膜的製作方法，其對於半導體製程所需使用的銅導線而言，並不適用。
經上述說明可知，於金屬薄膜中形成高密度的雙晶以提升其機械強度，並從而擴大此高密度雙晶金屬薄膜的應用性，是此技術領域者所需改進的課題。
因此，本發明之目的，即在提供一種高密度雙晶金屬薄膜的製作方法。
於是，本發明高密度雙晶金屬薄膜的製作方法，包含以下步驟：
(a)　於一基板上形成一金屬薄膜，該金屬薄膜是由一具有面心立方(face-centered cubic，FCC)晶體結構或一六方密堆積(hexagonal close-packed，HCP)晶體結構的金屬材料所製成；及
(b)　離子轟擊(ion bombarding)該設置於一真空腔體中的金屬薄膜；
其中，該步驟(b)是在一低於-20℃的工作溫度下實施，且該步驟(b)是在一大於該金屬薄膜之一應變能(strain energy)的離子轟擊能量下實施，以使該金屬薄膜因該大於該金屬膜之一疊差能(stacking fault energy)的應變能而產生塑性變形(plastic deformation)，並從而於其內部形成形變雙晶(deformation twins)。
本發明之功效在於：可在金屬薄膜中形成高密度的雙晶以增加其機械強度，並從而擴大此高密度雙晶金屬薄膜的應用性。
 <發明詳細說明>
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例、四個具體例與兩個比較例的詳細說明中，將可清楚的呈現。
參圖1，本發明高密度雙晶金屬薄膜的製作方法的一較佳實施例，包含以下步驟：
(a)　於一基板2上形成一金屬薄膜3，該金屬薄膜3是由一具有面心立方晶體結構或一六方密堆積晶體結構的金屬材料所製成；及
(b)　離子轟擊該設置於一真空腔體4中的金屬薄膜3；
其中，該步驟(b)是在一低於-20℃的工作溫度下實施，且該步驟(b)是在一大於該金屬薄膜3之一應變能的離子轟擊能量下實施，以使該金屬薄膜3因該大於該金屬薄膜3之一疊差能的應變能而產生塑性變形，並從而於其內部形成形變雙晶。
本發明之離子轟擊是採用兩分別設置於該真空腔體4中的離子槍(ion gun)41所產生的離子束(ion beam)來對該金屬薄膜3施予離子轟擊。本發明主要是延伸冷加工中之珠擊法(shot penning)的概念，利用離子轟擊來取代對金屬塊材實施珠擊法時所使用的鋼珠來對該金屬薄膜3施予外加應力。此外，基於FCC與HCP晶體結構皆有最密堆積面之因，且一旦FCC或HCP晶體結構內之最密堆積面的堆疊順序出錯(即，疊差)，則容易衍生出雙晶結構。因此，本發明利用離子轟擊能量大於該金屬薄膜3之應變能的概念，來對該金屬薄膜3施予離子轟擊以使該金屬薄膜3因該應變能而產生塑性變形；同時，基於該應變能大於該疊差能的條件，該經塑性變形後的金屬薄膜3為降低其材料系統本身的整體能量，是經由產生疊差的途徑以釋放其材料系統的整體能量，並從而於該金屬薄膜3內部形成形變雙晶。此處需說明的是，該經塑性變形之金屬薄膜3亦可透過差排滑移與爬升(climb)的途徑來釋放其材料系統的整體能量。然而，一旦該經塑性變形之金屬薄膜3得以經由差排的滑移與爬升來釋放其材料系統的整體能量時，那麼，其產生疊差的機率則相對地減少。而值得一提的是，當該經塑性變形之金屬薄膜3處於低溫環境時，則可有效地抑制差排的滑移與爬升。因此，為了避免該金屬薄膜3於實施離子轟擊時產生高溫，並導致差排滑移與爬升的機率增加進而降低疊差的機率，本發明是將該步驟(b)之工作溫度(即，該金屬薄膜3的溫度)控制在-20℃以下。
較佳地，該步驟(a)之金屬材料是一選自下列所構成之群組：銅、鎳(Ni)、銀(Ag)，及金(Au)。在本發明一具體例中，該步驟(a)之金屬材料是銅；形成於該步驟(b)之金屬薄膜3中的形變雙晶具有一平均雙晶間距，該平均雙晶間距是介於8.3 nm至45.6 nm之間。
此處需說明的是，雖然本發明是沿用珠擊法的概念以於低溫狀態下對該金屬薄膜3實施離子轟擊，其可在該金屬薄膜3中形成形變雙晶。然而，為確保該金屬薄膜3中的形變雙晶可以均勻地分布，並使形變雙晶的平均間距縮減；因此，較佳地，當本發明於該金屬材料是銅的條件下，該步驟(b)的工作溫度是介於-25℃至-125℃之間；該步驟(b)之離子轟擊能量是介於4.0 KeV至5.0 KeV之間。本發明該步驟(b)之離子轟擊能量並非僅侷限於4.0 KeV至5.0 KeV之間，需說明的是，不同金屬材料具有不同的疊差能。舉例來說，鋁的疊差能相對銅來得高，因此，當該金屬材料是鋁時，為確保該金屬薄膜3中的形變雙晶可以均勻地分布，步驟(b)之離子轟擊能量可高於5.0 KeV。
較佳地，該步驟(b)的工作溫度是經由在該真空腔體4中引入一液態氮(liquid N2 )的方式來達成。
較佳地，該液態氮是容置於一真空絕熱腔體(Dewar chamber)5中，並經由一連接於該真空絕熱腔體5的金屬管路6引導至該真空腔體4，同時，引導該液態氮之金屬管路6的溫度於該液態氮流過時將被冷卻下來，且該經冷卻之金屬管路6是供該金屬薄膜3及該基板2設置於其上，其中，透過設置於該金屬管路6之一金屬夾61以直接接觸並固定該金屬薄膜3，藉此，使該金屬薄膜3冷卻至該工作溫度。另一方面，該金屬薄膜3亦透過形成於該金屬管路6上的複數通孔62以使該液態氮流通至該金屬薄膜3，並從而使該金屬薄膜3冷卻至該工作溫度。較佳地，該金屬管路6與該金屬夾61的熱傳導率(thermal conductivity)是大於270 W/mK，其適用的材料如熱傳導率約273 W/mK的純鋁；更佳地，該金屬管路6與該金屬夾61的熱傳導率是大於400 W/mK，其適用的材料如熱傳導率約401 W/mK的純銅。
此處需進一步說明的是，本發明於實施該步驟(b)時，是分別量測兩處的溫度，其中一處是該真空絕熱腔體5處的溫度，其中另一處是該金屬薄膜3處的溫度。其量測結果顯示，該真空絕熱腔體5的溫度是相對該金屬薄膜3的溫度減少約50℃。在本發明該較佳實施例中，該步驟(b)之工作溫度指的是該金屬薄膜3的溫度。
另，需進一步說明的是，該金屬薄膜3於實施離子轟擊時，該金屬薄膜3表面的金屬原子將因離子轟擊而自其表面被濺射(sputtering)出來，並導致該金屬薄膜3的厚度將隨著離子轟擊之實施時間的增加而減少。因此，較佳地，該步驟(a)之金屬薄膜3具有一第一預定厚度，該第一預定厚度足以使得該步驟(a)之金屬薄膜3於遭受該步驟(b)之離子轟擊後以留下一第二預定厚度。
值得一提的是，該金屬薄膜3於實施該步驟(b)之前的第一預定厚度，及於實施該步驟(b)之後所留下的第二預定厚度，是視其後續應用而定。舉例來說，以現階段常見的銅導線來說，其配合半導體製程的做法，可以預先於元件表面形成一銅晶種(seed)層。進一步地，以電鍍法於該銅晶種層上形成一厚度約1 μm(即，所謂的第一預定厚度)的銅層。接著，對該銅層施予離子轟擊以於該銅層中形成形變雙晶，再對該經離子轟擊後的銅層施予化學機械研磨(chemical-mechanical polishing，CMP)。最後，對經CMP後的銅層施予圖案化(patterned)，即可製作出銅導線；其中，此技術領域者所要求的銅導線厚度約300 nm~400 nm左右。因此，當本發明該較佳實施例之製作方法是應用於銅導線時，該第二預定厚度則是大於400 nm。惟，該第一厚度與第二厚度並非本發明之技術重點，其端視後續應用而有所差異，於此不再多加贅述。
又，需說明的是，本發明於實施該步驟(b)時，該金屬薄膜3的原子層是以一濺射速率(sputtering rate)被剝離。為避免該金屬薄膜3的溫度於實施離子轟擊時增加過快，導致該金屬薄膜3內部之差排滑移與爬升的機率變大並從而降低其疊差的機率，該濺射速率是隨著該步驟(b)之工作溫度的上升而下降，且是間歇性地實施離子轟擊。
<比較例1(CE1)>
本發明高密度雙晶金屬薄膜的製作方法之一比較例1(CE1)是根據以下流程來實施。
首先，利用電鍍法於一第一氧化矽基板上及一第二氧化矽基板上分別鍍製一厚度約8 μm的第一Cu層及一厚度約20 μm的第二Cu層。進一步地，將該等Cu層分別放置於一真空腔體中，以使容置於一真空絕熱腔體中的液態氮透過一連接於該真空絕熱腔體且熱傳導率為~400 W/mK的Cu管路被引導至該真空腔體中，同時，以5 KeV的離子轟擊能量分別對該等Cu層施予之離子轟擊。在本發明該比較例1(CE1)中，該真空絕熱腔體的溫度與該等Cu層的溫度(即，工作溫度)分別為25℃與75℃；該離子轟擊之濺射速率為~50 nm/min。
需說明的是，該第一Cu層與第二Cu層後續是分別作為進行穿透式電子顯微鏡(transmission electron microscope，TEM)分析用與硬度測試用之試片。為了進行TEM分析以觀察雙晶結構，該第一氧化矽基板上的第一Cu層於實施離子轟擊前，是預先自該第一氧化矽基板被移除下來，僅單純地於該真空腔體中放置該第一Cu層，並利用離子轟擊以將該第一Cu層的厚度消減至透光程度。又，為了進行奈米壓痕機的硬度測試，並避免奈米壓痕機之硬度試驗所導致的基材效應(substrate effect)，該第二Cu層於實施離子轟擊時，是連同該第二氧化矽基板一起被放置於該真空腔體中，且該第二Cu層於離子轟擊後所剩餘的厚度約10000 nm。
<比較例2(CE2)>
本發明高密度雙晶金屬薄膜的製作方法之一比較例2(CE2)的實施條件大致上是相同於該比較例1(CE1)，其不同處是在於，該比較例(CE2)之一真空絕熱腔體的溫度為-25℃，該比較例2(CE2)之一第一Cu層及一第二Cu層的溫度(即，工作溫度)是25℃；且於實施離子轟擊時的濺射速率為~60 nm/min。
<具體例1(E1)>
本發明高密度雙晶金屬薄膜的製作方法之一具體例1(E1)的實施條件大致上是相同於該比較例1(CE1)，其不同處是在於，該具體例1(E1)之一真空絕熱腔體的溫度為-75℃，該具體例1(E1)之一第一Cu層及一第二Cu層的溫度(即，工作溫度)是-25℃；且於實施離子轟擊時的濺射速率為~85 nm/min。
<具體例2(E2)>
本發明高密度雙晶金屬薄膜的製作方法之一具體例2(E2)的實施條件大致上是相同於該比較例1(CE1)，其不同處是在於，該具體例2(E2)之一真空絕熱腔體的溫度為-125℃，該具體例2(E2)之一第一Cu層及一第二Cu層的溫度(即，工作溫度)是-75℃；且於實施離子轟擊時的濺射速率為~90 nm/min。
<具體例3(E3)>
本發明高密度雙晶金屬薄膜的製作方法之一具體例3(E3)的實施條件大致上是相同於該比較例1(CE1)，其不同處是在於，該具體例3(E3)之一真空絕熱腔體的溫度為-175℃，該具體例3(E3)之一第一Cu層及一第二Cu層的溫度(即，工作溫度)是-125℃；且於實施離子轟擊時的濺射速率為100 nm/min。
<具體例4(E4)>
本發明高密度雙晶金屬薄膜的製作方法之一具體例4(E4)的實施條件大致上是相同於該具體例3(E3)，其不同處是在於，於實施離子轟擊時的離子轟擊能量為4 KeV。
<分析數據>
參圖2所顯示之TEM表面影像圖可知，本發明該比較例1(CE1)之第一Cu層在75℃之工作溫度及5 KeV之離子轟擊能量下所取得之形變雙晶的雙晶間距約45~90 nm，且該比較例1(CE1)之形變雙晶分布不均。
本發明該比較例1(CE1)之第一Cu層另進行雙晶間距之統計，其統計方式是自TEM表面影像中隨機選取200顆Cu晶粒(grain)，計算出每顆Cu晶粒內的平均雙晶間距後，再進一步地取得200顆Cu晶粒之平均雙晶間距。參圖3所顯示之雙晶間距分布統計圖可知，本發明該比較例1(CE1)之第一Cu層內的形變雙晶具有54.4 nm的平均雙晶間距，且標準差(standard deviation)為±26.6 nm。
參圖4所顯示之TEM表面影像圖可知，本發明該比較例2(CE2)之一第一Cu層在25℃之工作溫度及5 KeV之離子轟擊能量下所取得之形變雙晶的平均雙晶間距約45 nm，且該比較例2(CE2)之形變雙晶分布不均。
參圖5所顯示之TEM表面影像圖可知，本發明該具體例1(E1)之一第一Cu層在-25℃之工作溫度及5 KeV之離子轟擊能量下所取得之形變雙晶的平均雙晶間距約35 nm。
參圖6所顯示之平均雙晶間距分布統計圖可知，本發明該具體例1(E1)之第一Cu層內的形變雙晶具有33.4 nm的平均雙晶間距，且標準差為±12.2 nm。
參圖7所顯示之TEM表面影像圖可知，本發明該具體例2(E2)之一第一Cu層在-75℃之工作溫度及5 KeV之離子轟擊能量下所取得之形變雙晶的平均雙晶間距約30 nm。
參圖8所顯示之TEM表面影像圖可知，本發明該具體例3(E3)之一第一Cu層在-125℃之工作溫度及5 KeV之離子轟擊能量下所取得之形變雙晶的平均雙晶間距約25 nm。
參圖9所顯示之雙晶間距分布統計圖可知，本發明該具體例3(E3)之第一Cu層內的形變雙晶具有17.5 nm的平均雙晶間距，且標準差為±9.2 nm。
參圖10所顯示之TEM表面影像圖可知，本發明該具體例4(E4)之一第一Cu層在-125℃之工作溫度及4 KeV之離子轟擊能量下所取得之形變雙晶的平均雙晶間距約35 nm。
本發明該等比較例(CE1~CE2)與該等具體例(E1~E4)是經奈米壓痕機取得硬度測試，其硬度測試結果、製程參數及其雙晶間距是簡單地彙整於下列表1.中。該等比較例(CE1~CE2)與該等具體例(E1~E4)之硬度測試的條件是：當奈米壓痕機的探針於接觸到該等比較例(CE1~CE2)與該等具體例(E1~E4)之Cu層時，開始以1 mN/sec的施力速度來使探針陷入各Cu層，當探針深度達100 nm時，以1 mN/sec的施力速度收回探針。
經表1.顯示可知，隨著工作溫度的下降，該等第一Cu層之形變雙晶的平均雙晶間距亦隨之下降，且該等第二Cu層的硬度則是自2.0 GPa相對提升至3.6 GPa。此等硬度高之高密度雙晶銅薄膜對於半導體相關技術領域所需使用到的銅導線而言，可抑制此技術領域者所不欲見的電遷移(electromigration)現象，並從而提升元件性能的可靠性(reliability)。
本發明之製作方法利用離子轟擊並藉由工作溫度的調整以控制該等比較例(CE1~CE2)及具體例(E1~E4)之Cu層的雙晶間距，即可在500 nm以下的厚度製得高密度雙晶銅薄膜。相較於C. J. Shute等人與X. Zang等人所發表之雙晶銅薄膜的製作方法，更利於受半導體相關技術領域者所應用。
綜上所述，本發明高密度雙晶金屬薄膜的製作方法，可在金屬薄膜中形成高密度的雙晶以增加其機械強度，並從而擴大此高密度雙晶金屬薄膜的應用性，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例與具體例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2．．．基板
3．．．金屬薄膜
4．．．真空腔體
41．．．離子槍
5．．．真空絕熱腔體
6．．．金屬管路
61．．．金屬夾
62．．．通孔
圖1是一流程圖，說明本發明高密度雙晶金屬薄膜的製作方法之一較佳實施例；
圖2是一TEM表面影像圖，說明本發明高密度雙晶金屬薄膜的製作方法之一比較例1(CE1)之一第一Cu層的微結構；
圖3是一平均雙晶間距分布統計圖，說明本發明該比較例1(CE1)之第一Cu層的平均雙晶間距分布；
圖4是一TEM表面影像圖，說明本發明高密度雙晶金屬薄膜之製作方法的一比較例2(CE2)之一第一Cu層的微結構；
圖5是一TEM表面影像圖，說明本發明高密度雙晶金屬薄膜之製作方法的一具體例1(E1)之一第一Cu層的微結構；
圖6是一平均雙晶間距分布統計圖，說明本發明該具體例1(E1)之第一Cu層的平均雙晶間距分布；
圖7是一TEM表面影像圖，說明本發明高密度雙晶金屬薄膜之製作方法的一具體例2(E2)之一第一Cu層的微結構；
圖8是一TEM表面影像圖，說明本發明高密度雙晶金屬薄膜之製作方法的一具體例3(E3)之一第一Cu層的微結構；
圖9是一平均雙晶間距分布統計圖，說明本發明該具體例3(E3)之一第一Cu層的平均雙晶間距分布；及
圖10是一TEM表面影像圖，說明本發明高密度雙晶金屬薄膜之製作方法的一具體例4(E4)之一第一Cu層的微結構。
2．．．基板
3．．．金屬薄膜
4．．．真空腔體
41．．．離子槍
5．．．真空絕熱腔體
6．．．金屬管路
61．．．金屬夾
62．．．通孔

Claims (8)

  1. 一種高密度雙晶金屬薄膜的製作方法，包含以下步驟：(a)　於一基板上形成一金屬薄膜，該金屬薄膜是由一具有面心立方晶體結構或一六方密堆積晶體結構的金屬材料所製成；及(b)　離子轟擊該設置於一真空腔體中的金屬薄膜；其中，該步驟(b)是在一低於-20℃的工作溫度下實施，且該步驟(b)是在一大於該金屬薄膜之應變能的離子轟擊能量下實施，以致於該金屬薄膜因該大於該金屬薄膜之一疊差能的應變能而產生塑性變形，並從而於其內部形成形變雙晶。
  2. 依據申請專利範圍第1項所述之高密度雙晶金屬薄膜的製作方法，其中，該步驟(b)的工作溫度是介於-25℃至-125℃之間。
  3. 依據申請專利範圍第1項所述之高密度雙晶金屬薄膜的製作方法，其中，該步驟(b)之離子轟擊能量是介於4.0 KeV至5.0 KeV之間。
  4. 依據申請專利範圍第1項所述之高密度雙晶金屬薄膜的製作方法，其中，該步驟(b)的工作溫度是經由在該真空腔體中引入一液態氮的方式來達成。
  5. 依據申請專利範圍第4項所述之高密度雙晶金屬薄膜的製作方法，其中，該液態氮是容置於一真空絕熱腔體中，並經由一連接於該真空絕熱腔體的金屬管路引導至該真空腔體，同時，該經冷卻之金屬管路是直接接觸該金屬薄膜以使該金屬薄膜冷卻至該工作溫度；該金屬管路的熱傳導率是大於270 W/mK。
  6. 依據申請專利範圍第1項所述之高密度雙晶金屬薄膜的製作方法，其中，該步驟(a)之金屬薄膜具有一第一預定厚度，該第一預定厚度足以使得該步驟(a)之金屬薄膜於遭受該步驟(b)之離子轟擊後以留下一第二預定厚度。
  7. 依據申請專利範圍第1項所述之高密度雙晶金屬薄膜的製作方法，其中，該步驟(a)之金屬材料是一選自下列所構成之群組：銅、鎳、銀，及金。
  8. 依據申請專利範圍第7項所述之高密度雙晶金屬薄膜的製作方法，其中，該步驟(a)之金屬材料是銅；形成於該步驟(b)之金屬薄膜中的形變雙晶具有一平均雙晶間距，該平均雙晶間距是介於8.3 nm至45.6 nm之間。
TW100136726A 2011-10-11 2011-10-11 高密度雙晶金屬薄膜的製作方法 TWI419985B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100136726A TWI419985B (zh) 2011-10-11 2011-10-11 高密度雙晶金屬薄膜的製作方法
US13/550,789 US8420185B1 (en) 2011-10-11 2012-07-17 Method for forming metal film with twins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100136726A TWI419985B (zh) 2011-10-11 2011-10-11 高密度雙晶金屬薄膜的製作方法

Publications (2)

Publication Number Publication Date
TW201315823A TW201315823A (zh) 2013-04-16
TWI419985B true TWI419985B (zh) 2013-12-21

Family

ID=48042258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136726A TWI419985B (zh) 2011-10-11 2011-10-11 高密度雙晶金屬薄膜的製作方法

Country Status (2)

Country Link
US (1) US8420185B1 (zh)
TW (1) TWI419985B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102630654B1 (ko) 2017-05-01 2024-01-29 더 존스 홉킨스 유니버시티 나노트위닝된 니켈-몰리브덴-텅스텐 합금을 증착시키는 방법
US11492725B2 (en) 2018-06-26 2022-11-08 Purdue Research Foundation High-strength single-crystal like nanotwinned nickel coatings and methods of making the same
TWI731293B (zh) 2019-01-18 2021-06-21 元智大學 奈米雙晶結構
TWI803984B (zh) * 2021-09-22 2023-06-01 樂鑫材料科技股份有限公司 金屬薄膜表面奈米孿晶結構及其形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C.J.Shute et al.,"Microstructural stability during cyclic loading of multilayer copper/copper samples with nanoscale twinning",Scripta Materialia,60,2009,1073-1077 *

Also Published As

Publication number Publication date
TW201315823A (zh) 2013-04-16
US8420185B1 (en) 2013-04-16
US20130089674A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
TWI384082B (zh) 合金線材及其製造方法
TWI419985B (zh) 高密度雙晶金屬薄膜的製作方法
US7858558B2 (en) Superconducting thin film material and method of manufacturing the same
JP5092939B2 (ja) Ｔｆｔ用平板型銅スパッタリングターゲット材及びスパッタリング方法
KR20010021760A (ko) 티타늄 스퍼터링 타겟과 제조 방법
TWI486970B (zh) 銅基合金線材及其製造方法
KR101688732B1 (ko) 2 차원 육각형 격자 화합물 제조용 압연 동박 및 2 차원 육각형 격자 화합물의 제조 방법
JP4522675B2 (ja) 超微細結晶粒銅スパッターターゲット
Qu et al. Deformation textures of aluminum in a multilayered Ti/Al/Nb composite severely deformed by accumulative roll bonding
WO2013113706A1 (en) Thin graphene film formation
Chuang et al. Lattice buffer effect of Ti film on the epitaxial growth of Ag nanotwins on Si substrates with various orientations
Shugurov et al. Mechanisms of stress generation in thin films and coatings
CN115058667B (zh) 一种具有低温高强韧纳米孪晶高熵合金的制备方法
CN107677694B (zh) 一种原位观察金属马氏体相变的方法
JP5400416B2 (ja) 超電導線材
US10196734B2 (en) Nanotwinned silver alloy film with controlled architecture
JP4477875B2 (ja) 高純度アルミニウム・スパッタリング・ターゲット
Jiang et al. Microstructure and mechanical properties of multilayered Cu/Ti composites fabricated by accumulative roll bonding
CN108070837A (zh) 金属材料以及用于制造金属材料的方法
Kim et al. Effect of initial textures on texture formation in AA 3004 sheets during continuous confined strip shearing and subsequent annealing
Kim et al. Sn whisker growth on Sn plating with or without surface treatment during the room temperature exposure
TWI404581B (zh) 金屬線之製造方法
Shute et al. High-pressure torsion of copper samples containing columns of highly aligned nanotwins
Jafarian et al. Dependency of annealing behaviour on grain size in Al–TiC composite produced by accumulative roll bonding
TWI803984B (zh) 金屬薄膜表面奈米孿晶結構及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees