CN113809001B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN113809001B CN113809001B CN202111034422.7A CN202111034422A CN113809001B CN 113809001 B CN113809001 B CN 113809001B CN 202111034422 A CN202111034422 A CN 202111034422A CN 113809001 B CN113809001 B CN 113809001B
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- opening
- copper seed
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 158
- 229910052802 copper Inorganic materials 0.000 claims abstract description 158
- 239000010949 copper Substances 0.000 claims abstract description 158
- 239000013078 crystal Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical group [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 230000007704 transition Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- AFVFQIVMOAPDHO-UHFFFAOYSA-N Methanesulfonic acid Chemical compound CS(O)(=O)=O AFVFQIVMOAPDHO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000006259 organic additive Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 208000037408 Device failure Diseases 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- BSXVKCJAIJZTAV-UHFFFAOYSA-L copper;methanesulfonate Chemical compound [Cu+2].CS([O-])(=O)=O.CS([O-])(=O)=O BSXVKCJAIJZTAV-UHFFFAOYSA-L 0.000 description 1
- NPSDYIWFLLIHOT-UHFFFAOYSA-L copper;propane-1-sulfonate Chemical compound [Cu+2].CCCS([O-])(=O)=O.CCCS([O-])(=O)=O NPSDYIWFLLIHOT-UHFFFAOYSA-L 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PEVJCYPAFCUXEZ-UHFFFAOYSA-J dicopper;phosphonato phosphate Chemical compound [Cu+2].[Cu+2].[O-]P([O-])(=O)OP([O-])([O-])=O PEVJCYPAFCUXEZ-UHFFFAOYSA-J 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229940098779 methanesulfonic acid Drugs 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其形成方法，该形成方法包括提供衬底，衬底上形成有介质层；在介质层中形成开口，在开口内形成具有混合取向的铜籽晶层，并利用混合取向的铜籽晶层形成具有择优取向的铜籽晶层；在择优取向的铜籽晶层上形成填充开口的铜孪晶层，以在开口中形成铜互连结构。本发明在通过在开口内利用混合取向的铜籽晶层预先形成具有择优取向的铜籽晶层，之后再在具有择优取向的铜籽层形成铜孪晶层，从而达到定向填充的目的，避免了互连结构中空洞及过渡层大量的形成，并且由于铜孪晶层自身具有的良好机械性能和导电性，互连结构的可靠性也得到提高。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
金属互连系统的核心技术包括通孔的填充工艺，填充工艺包含以下工艺步骤：种子层的制备、通孔的填充。传统的通孔填充工艺中由于侧壁种子层的存在使得电镀填充金属材料时，种子层以各向同性生长易于造成部分晶粒界面处过渡层的快速长大和空洞的形成，导致所制备的金属互连结构的电学性能和结构强度较差，容易使得器件的提前失效。
因此，有必要改进现有工艺，避免互连结构中大量脆性金属间化合物以及空洞的形成，从而避免出现器件提早失效现象。
发明内容
本发明提供了一种半导体器件及其形成方法，旨在提高半导体器件中互连结构的可靠性。
本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底上形成有介质层；在所述介质层中形成开口；在所述开口内形成具有混合取向的铜籽晶层，并利用所述混合取向的铜籽晶层形成具有择优取向的铜籽晶层；在所述择优取向的铜籽晶层上形成填充所述开口的铜孪晶层，以在所述开口中形成铜互连结构。
其中，所述在所述介质层中形成开口之后，还包括：在所述开口的表面沉积阻挡层；在所述阻挡层上沉积衬垫层。
其中，所述在所述开口内形成具有混合取向的铜籽晶层，并利用所述混合取向的铜籽晶层形成具有择优取向的铜籽晶层，包括：在所述衬垫层上沉积所述混合取向的铜籽晶层；在第一预设时间内加热所述混合取向的铜籽晶层，以使所述混合取向的铜籽晶层团聚在所述开口内；在第二预设时间内冷却团聚在所述开口内的铜籽晶层以形成具有所述择优取向的铜籽晶层。
其中，所述在所述铜籽晶层上形成填充所述开口的铜孪晶层，以在所述开口中形成铜互连结构，包括：以所述衬垫层为阴极，利用脉冲电镀工艺在所述铜籽晶层上形成所述铜孪晶层；采用平坦化工艺去除所述开口外的多余铜孪晶层，以使所述铜互连结构的表面与所述介质层的表面平齐。
其中，所述铜孪晶层与所述铜籽晶层具有相同的择优取向。
其中，所述衬垫层的材料为钌或钴。
其中，所述阻挡层的材料为钽或氮化钽。
本发明还提供一种半导体器件，包括：衬底；位于所述衬底上的介质层，所述介质层中形成有开口；位于所述开口内的铜籽晶层，所述铜籽晶层具有择优取向；位于所述铜籽晶层上且填充所述开口的铜孪晶层。
其中，该半导体器件还包括：位于所述开口的表面的阻挡层；位于所述阻挡层上的衬垫层。
其中，所述铜籽晶层位于所述衬垫层上。
其中，所述铜籽晶层与所述铜孪晶层具有相同的择优取向。
本发明提供一种半导体器件及其形成方法，所述形成方法包括提供衬底，所述衬底上形成有介质层，在所述介质层中形成开口，在所述开口内形成具有混合取向的铜籽晶层，并利用所述混合取向的铜籽晶层形成具有择优取向的铜籽晶层，在所述择优取向的铜籽晶层上形成填充所述开口的铜孪晶层，以在所述开口中形成铜互连结构。本发明在填充开口时，通过在开口内利用混合取向的铜籽晶层预先形成具有择优取向的铜籽晶层，之后再在具有择优取向的铜籽层成铜孪晶层，有利于铜孪晶层按照铜籽晶层的择优取向进行外延生长，从而达到定向填充的目的，避免了互连结构中空洞及过渡层大量的形成，并且由于铜孪晶层自身具有的良好机械性能和导电性，因此，互连结构的可靠性也得到提高。
附图说明
为了更清楚地说明本发明的技术方案，下面将对根据本发明而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的半导体器件的形成方法的流程示意图；
图2A～2G是本发明实施例提供的形成半导体器件的各个阶段的剖面结构示意图；
图3是本发明实施例提供的半导体器件的形成方法的另一流程示意图；
图4是本发明实施例提供的脉冲电流波形中随时间而变化的施加电流的图形。
图5是本发明实施例提供的脉冲电流波形中随时间而变化的施加电流的峰值图形。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1，图1是本发明提供半导体器件的形成方法的流程示意图，如图1所示，该形成方法可以包括如下步骤：
步骤S101:提供衬底，该衬底上形成有介质层。
其中，步骤S101完成后的结构示意图如图2A所示。
具体的，该衬底20的材料可以为硅、锗或绝缘体上硅(Silicon-On-Insulator，SOI)等半导体材料。介质层21的材料可以选择为氧化硅或其他高K介质层，当该介质层21为氧化硅膜层且该衬底20选择为硅衬底时，介质层21在衬底20上的形成工艺优选为化学气相沉积(Chemical Vapor Deposition，CVD)工艺，进一步地，在CVD工艺中，可采用正硅酸乙酯(TEOS)/臭氧(O3)系统来沉淀形成对应的氧化硅膜层。
步骤S102:在该介质层中形成开口。
其中，步骤S102完成后的结构示意图如图2B所示。
在本实施例中，该开口210为高深宽比(深宽比大于2：1)的开口，且该开口210包括亚微米级别的沟槽或通孔。需要说明的是，若该开口为小于亚微米级的沟槽或通孔时，只需要通过回流工艺就能将开口的绝大部分区域填满，而本申请中，由于该开口210的深度较大，因此，通过回流工艺只能将种子层填充在该开口中的底层区域。在本实施例中，可以采用各向异性刻蚀的方法刻蚀形成开口210，例如采用干法刻蚀，又例如，等离子刻蚀、反应离子刻蚀等，由上至下刻蚀上述介质层21以形成开口210，需要说明的是，可以选择刻穿介质层21，使得衬底20被暴露，此时在开口210中填充铜形成铜互连结构的作用在于与衬底(半导体器件)电连接。
其中，请参阅图3，在步骤S102形成之后还可以包括：
步骤S103:在该开口的表面沉积阻挡层；
步骤S104:在该阻挡层上沉积衬垫层。
其中，步骤S104完成后的结构示意图如图2C所示。
在本实施例中，考虑到铜的扩散效应，特别是当介质层21为硅基材料时，铜容易扩散到介质层21中，从而破坏半导体器件的电学性能，因此设置阻挡层22的作用在于防止铜在介质层21中的扩散，其中阻挡层22的材料可以是氮化钽(TaN)、钽(Ta)中的一种，且厚度优选在2nm-5nm之间，当阻挡层22的厚度在优选范围时，阻挡层22能较好地起到阻挡铜扩散的作用，同时其电阻率也被控制在合适范围内，与铜形成低阻的欧姆接触，对半导体器件的电学特性影响较小。在本实施例中，还在阻挡层22的表面上增加衬垫层用于减轻种子层(本实施例中为铜籽晶层)中不连续的籽晶问题并改善种子层对阻挡层22的粘附。衬垫层23可以由诸如钌(Ru)、铂(Pt)、钯(Pd)和锇(Os)之类的贵金属组成。衬垫层也可由Co或Ni组成。本实施例中，优选采用CVD工艺形成的钌(Ru)或钴(Co)来构建衬垫层23，也可通过使用其他沉积技术来(包括ALD或PVD)形成。
步骤S105:在该开口内形成具有混合取向的铜籽晶层，并利用该混合取向的铜籽晶层形成具有择优取向的铜籽晶层。
请参阅图3，该步骤S105还可以具体包括：
步骤S1051:在该衬垫层上沉积该混合取向的铜籽晶层。
其中，步骤S1051完成后的结构示意图如图2D所示。
具体的，在本实施例中，采用物理气相沉积(PVD)工艺在开口210的表面形成包括晶向<110>、<110>、以及<111>的混合取向的铜籽层24，由于通过PVD工艺沉积的铜籽层的台阶覆盖特性需要为保形覆盖，确保铜互连结构的物理和电特性均匀。在本实施例的溅射工艺过程中，可选用氩气(Ar)为工作气体，惰性气体离子可以避免与靶材发生化学反应，同时还具有较大的溅射率，有利于溅射过程的进行。
步骤S1052:在第一预设时间内加热该混合取向的铜籽晶层，以使该混合取向的铜籽晶层团聚在该开口内。
步骤S1053:在第二预设时间内冷却团聚在该开口内的铜籽晶层以形成具有该择优取向的铜籽晶层。
其中，步骤S1053完成后的结构示意图如图2E所示。
具体的，铜籽层24在第一预设时长的加热温度范围为300℃～360℃，在本实施例中，利用铜籽层24在对应金属铜熔点(1083℃)的1/3左右温度条件下，发生团聚现象(也即回流现象)从而填充开口210的底层，故设定铜籽层24在第一预设时长的加热温度范围优选为300℃～360℃。该第一预设时长可以根据需要进行设定，本实施例中，优选为90～95s。
需要说明的是，由于铜的晶格类型为面心立方晶格，因此对于铜籽晶来说{111}为密排面，由于密排面自身原子间距离最近，相比于其他晶面结合最为牢固，晶面能也最低，因此，本实施例中，在冷却团聚在该开口210中的铜籽晶层24时，也即在该铜籽晶层24进行再结晶时，在晶体生长过程中有使晶体表面成为{111}晶面的趋势，故冷却完成后的铜籽晶层24’便为具有择优取向为晶向<111>的铜籽晶层24’。在本实施例中，冷却条件为空冷，且第二预设时间优选为60秒。
步骤S106:在该择优取向的铜籽晶层上形成填充该开口的铜孪晶层，以在该开口中形成铜互连结构。
请参阅图3，该步骤S106可以包括：
步骤S1061:以该衬垫层为阴极，利用脉冲电镀工艺在该铜籽晶层上形成该铜孪晶层。
其中，步骤S1061完成后的结构示意图如图2F所示。
具体的，该脉冲电镀工艺中的流脉冲波形如图4和图5所示。本实施例中，用于脉冲电镀工艺中的电镀溶液(其也可被称为电解液)中存在许多成分。例如，电镀溶液的组成可包含铜盐、酸、以及有机添加剂。铜盐为用于沉积的铜源，铜盐可以包含硫酸铜、甲磺酸铜、焦磷酸铜、丙磺酸铜等，酸可以包含硫酸和甲磺酸。为了保证脉冲电镀工艺形成的膜均匀性、缺陷控制以及填充性能，有机添加剂通常包含抑制剂和加速剂以及可能包含整平剂。在本实施例中，由于种子层已再结晶为具有择优取向的铜籽晶层24’，在该铜籽晶层24’上形成铜孪晶层25时，由于孪晶是指两个晶体(或一个晶体的两部分)沿一个公共晶面(即特定取向关系)构成镜面对称的位向关系，因此，该铜孪晶层25也趋向于并最终形成择优取向为晶向<111>的纳米孪晶层，从而有利于铜孪晶层25按照铜籽晶层24的择优取向进行外延生长，从而达到沿开口方向进行定向填充的目的，避免了互连结构中空洞及过渡层大量的形成，并且由于铜孪晶层自身具有的良好机械性能和导电性，因此，具有择优取向<111>的铜籽晶层24和铜孪晶层25构成的铜互连结构的可靠性也得到提高。另外，由于种子层已再结晶为具有择优取向的铜籽晶层24’，在该铜籽晶层24’上形成铜孪晶层25时，可避免当种子层为多晶或者时非晶时，孪晶层与种子层之间的过渡层较厚，导致无法在开口210内形成孪晶层的情况。
在本实施例中由于以衬垫层23为阴极，因此，当开口210被填满时，开口外的衬垫层23的表面上也覆盖有铜孪晶层25，并且覆盖于开口外的多余衬垫层23以及阻挡层22也是半导体器件结构所不需要的，因此需要通过一定工艺进行去除。
步骤S1062:采用平坦化工艺去除该开口外的多余铜孪晶层，以使该铜互连结构的表面与该介质层的表面平齐。
其中，步骤S1061完成后的结构示意图如图2G所示。
具体地，步骤S1062中的平坦化工艺可以是化学机械抛光(Chemical MechanicalPolishing，CMP)工艺，通过CMP工艺去除开口210以外的多于铜孪晶层25、多余的阻挡层22以及多余的衬垫层23，以使该铜互连结构的表面与介质层21的表面平齐。
如图2B～图2G所示，本发明还提供一种半导体器件，包括：衬底20；位于该衬底上的介质层21，该介质层21中形成有开口210；位于该开口210内的铜籽晶层24’，该铜籽晶层24’具有择优取向；位于该铜籽晶层24’上且填充该开口210的铜孪晶层25。
其中，该半导体器件还包括：位于该开口210的表面的阻挡层22；位于该阻挡层22上的衬垫层23。
其中，该铜籽晶层24’位于该衬垫层23上。
其中，该铜籽晶层24’与该铜孪晶层25具有相同的择优取向。
本发明提供一种半导体器件及其形成方法，该形成方法包括提供衬底，该衬底上形成有介质层，在该介质层中形成开口，在该开口内形成具有混合取向的铜籽晶层，并利用该混合取向的铜籽晶层形成具有择优取向的铜籽晶层，在该择优取向的铜籽晶层上形成填充该开口的铜孪晶层，以在该开口中形成铜互连结构。本发明在填充开口时，通过在开口内利用混合取向的铜籽晶层预先形成具有择优取向的铜籽晶层，之后再在具有择优取向的铜籽层成铜孪晶层，有利于铜孪晶层按照铜籽晶层的择优取向进行外延生长，从而达到定向填充的目的，避免了互连结构中空洞及过渡层大量的形成，并且由于铜孪晶层自身具有的良好机械性能和导电性，因此，互连结构的可靠性也得到提高。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本发明要求的保护范围。
综上所述，虽然本发明已将优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (6)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有介质层；
在所述介质层中形成开口；
在所述开口的表面沉积阻挡层；
在所述阻挡层上沉积衬垫层；
在所述开口内形成具有混合取向的铜籽晶层，并利用所述混合取向的铜籽晶层形成具有择优取向的铜籽晶层；所述混合取向的铜籽晶层团聚在所述开口内；
在所述择优取向的铜籽晶层上形成填充所述开口的铜孪晶层，以在所述开口中形成铜互连结构；
所述在所述铜籽晶层上形成填充所述开口的铜孪晶层，以在所述开口中形成铜互连结构，包括：
以所述衬垫层为阴极，利用脉冲电镀工艺在所述铜籽晶层上形成所述铜孪晶层；所述开口外的衬垫层的表面覆盖有所述铜孪晶层；
采用平坦化工艺去除所述开口外的多余铜孪晶层，以使所述铜互连结构的表面与所述介质层的表面平齐。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述在所述开口内形成具有混合取向的铜籽晶层，并利用所述混合取向的铜籽晶层形成具有择优取向的铜籽晶层，包括：
在所述衬垫层上沉积所述混合取向的铜籽晶层；
在第一预设时间内加热所述混合取向的铜籽晶层，以使所述混合取向的铜籽晶层团聚在所述开口内；
在第二预设时间内冷却团聚在所述开口内的铜籽晶层以形成具有所述择优取向的铜籽晶层。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述铜孪晶层与所述铜籽晶层具有相同的择优取向。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述衬垫层的材料为钌或钴。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料为钽或氮化钽。
6.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底上的介质层，所述介质层中形成有开口；位于所述开口的表面的阻挡层，位于所述阻挡层上的衬垫层；
位于所述开口内的铜籽晶层，所述铜籽晶层具有择优取向，所述铜籽晶层位于所述衬垫层上；
位于所述铜籽晶层上且填充所述开口的铜孪晶层，所述铜籽晶层与所述铜孪晶层具有相同的择优取向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111034422.7A CN113809001B (zh) | 2021-09-03 | 2021-09-03 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111034422.7A CN113809001B (zh) | 2021-09-03 | 2021-09-03 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113809001A CN113809001A (zh) | 2021-12-17 |
| CN113809001B true CN113809001B (zh) | 2023-12-01 |
Family
ID=78894662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111034422.7A Active CN113809001B (zh) | 2021-09-03 | 2021-09-03 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113809001B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785120B1 (en) * | 2003-07-03 | 2004-08-31 | Micron Technology, Inc. | Methods of forming hafnium-containing materials, methods of forming hafnium oxide, and capacitor constructions comprising hafnium oxide |
| CN105937043A (zh) * | 2015-03-04 | 2016-09-14 | 朗姆研究公司 | 用于将铜电沉积到硅通孔内的镍和钴衬垫的预处理 |
| CN106298634A (zh) * | 2015-05-15 | 2017-01-04 | 中国科学院金属研究所 | 一种定向生长纳米孪晶铜的通孔填充方法及其应用 |
| CN106469673A (zh) * | 2015-08-18 | 2017-03-01 | 台湾积体电路制造股份有限公司 | 用于去除非铜沟槽中的杂质的沟槽衬垫 |
| CN109844930A (zh) * | 2016-10-02 | 2019-06-04 | 应用材料公司 | 以钌衬垫改善铜电迁移的经掺杂选择性金属覆盖 |
| CN112201618A (zh) * | 2020-09-30 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种优化衬垫层质量的方法 |
| CN113078068A (zh) * | 2021-03-23 | 2021-07-06 | 长江存储科技有限责任公司 | 铜导线的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI455663B (zh) * | 2012-10-16 | 2014-10-01 | Univ Nat Chiao Tung | 具有雙晶銅線路層之電路板及其製作方法 |
-
2021
- 2021-09-03 CN CN202111034422.7A patent/CN113809001B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785120B1 (en) * | 2003-07-03 | 2004-08-31 | Micron Technology, Inc. | Methods of forming hafnium-containing materials, methods of forming hafnium oxide, and capacitor constructions comprising hafnium oxide |
| CN105937043A (zh) * | 2015-03-04 | 2016-09-14 | 朗姆研究公司 | 用于将铜电沉积到硅通孔内的镍和钴衬垫的预处理 |
| CN106298634A (zh) * | 2015-05-15 | 2017-01-04 | 中国科学院金属研究所 | 一种定向生长纳米孪晶铜的通孔填充方法及其应用 |
| CN106469673A (zh) * | 2015-08-18 | 2017-03-01 | 台湾积体电路制造股份有限公司 | 用于去除非铜沟槽中的杂质的沟槽衬垫 |
| CN109844930A (zh) * | 2016-10-02 | 2019-06-04 | 应用材料公司 | 以钌衬垫改善铜电迁移的经掺杂选择性金属覆盖 |
| CN112201618A (zh) * | 2020-09-30 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种优化衬垫层质量的方法 |
| CN113078068A (zh) * | 2021-03-23 | 2021-07-06 | 长江存储科技有限责任公司 | 铜导线的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113809001A (zh) | 2021-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745935B2 (en) | Method to create super secondary grain growth in narrow trenches | |
| US8698318B2 (en) | Superfilled metal contact vias for semiconductor devices | |
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| US7851357B2 (en) | Method of forming electrodeposited contacts | |
| US8941240B2 (en) | Fabricating a contact rhodium structure by electroplating and electroplating composition | |
| TWI374482B (zh) | ||
| US9048296B2 (en) | Method to fabricate copper wiring structures and structures formed thereby | |
| TWI443233B (zh) | 利用直接銅電鍍方式製造電子裝置之方法 | |
| WO2005004234A1 (en) | Selective capping of copper wiring | |
| US20070298607A1 (en) | Method for copper damascence fill for forming an interconnect | |
| JP5444124B2 (ja) | 拡散バリアを形成する方法、拡散バリア構造体及び半導体デバイスを形成する方法 | |
| TW444238B (en) | A method of making thin film | |
| US7723227B1 (en) | Methods of forming copper-comprising conductive lines in the fabrication of integrated circuitry | |
| US20140374907A1 (en) | Ultra-thin copper seed layer for electroplating into small features | |
| EP3034655A1 (en) | Trench pattern wet chemical copper metal filling using a hard mask structure | |
| US8197660B2 (en) | Electro chemical deposition systems and methods of manufacturing using the same | |
| CN113809001B (zh) | 半导体器件及其形成方法 | |
| US6979645B2 (en) | Method of producing a semiconductor device having copper wiring | |
| CN105575888A (zh) | 金属互连结构的形成方法 | |
| JPH11283979A (ja) | 半導体装置の製造方法 | |
| US7843067B2 (en) | Method and structure of integrated rhodium contacts with copper interconnects | |
| KR100443796B1 (ko) | 구리 금속 배선 형성방법 | |
| CN113571466A (zh) | 半导体结构的形成方法 | |
| KR20090113621A (ko) | 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |