JP2001110832A - 回路基板の実装方法及び金めっき液並びに金めっき方法 - Google Patents

回路基板の実装方法及び金めっき液並びに金めっき方法

Info

Publication number
JP2001110832A
JP2001110832A JP28381099A JP28381099A JP2001110832A JP 2001110832 A JP2001110832 A JP 2001110832A JP 28381099 A JP28381099 A JP 28381099A JP 28381099 A JP28381099 A JP 28381099A JP 2001110832 A JP2001110832 A JP 2001110832A
Authority
JP
Japan
Prior art keywords
bump
acid
gold plating
mol
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28381099A
Other languages
English (en)
Other versions
JP4256994B2 (ja
Inventor
Yoshiro Shindo
義朗 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EEJA Ltd
Original Assignee
Electroplating Engineers of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electroplating Engineers of Japan Ltd filed Critical Electroplating Engineers of Japan Ltd
Priority to JP28381099A priority Critical patent/JP4256994B2/ja
Publication of JP2001110832A publication Critical patent/JP2001110832A/ja
Application granted granted Critical
Publication of JP4256994B2 publication Critical patent/JP4256994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【解決課題】フリップチップ実装法について、厳密なバ
ンプ性状の管理を行う必要のない回路基板の実装方法の
提供。 【解決手段】半導体素子1の端子2面又は基板4の電極
面のいずれかにめっき処理によりバンプ3を設けた後、
端子と電極5とが対向するように半導体素子を基板上に
載置し、端子と電極とを電気的に一括接続する回路基板
の実装方法において、表面に多数の針状突起が隆起する
ようにバンプを形成して端子と電極とを接続する回路基
板の実装方法である。このように表面に多数の針状突起
が隆起するようにバンプを形成するための金めっき液と
しては、3価の金イオン化合物、キレート剤、伝導塩、
緩衝剤、及び安定剤からなり、3価の金イオンを0.0
05〜0.12mol/l、キレート剤としてエチレン
ジアミンを0.2〜2.0mol/l又はニトロトリ酢
酸を0.05〜0.5mol/lのいずれか一方又は両
方を含有する金めっき液を用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の回路
基板への実装方法、及びその実装方法で用いるバンプを
製造するための金めっき液、並びにその金めっき液を用
いた金めっき方法に関する。
【0002】
【従来の技術】近年のマルチメディア時代を反映した電
子機器の小型化、高性能化は目覚しく、半導体素子の回
路基板への実装技術についてもよりチップサイズに近い
実装が可能な手法の確立が求められている。
【0003】このような中、近年注目されている回路基
板の実装技術として、フリップチップ実装法がある。こ
の方法は、半導体素子の入出力端子又は基板の電極の少
なくともいずれか一方に、はんだ、金等からなるバンプ
(突起電極)を形成し、端子と電極とが対向するように
半導体素子をフェイスダウンして基板上に載置し、端子
と電極とを電気的に一括接続する実装方法である。この
フリップチップ方法は、ワイヤボンディングを行うこと
なく半導体素子を基板に実装することができることか
ら、比較的簡易な方法であると共に、チップとほぼ同じ
サイズでのパッケージングを可能とし、回路基板の小型
化、薄型化を測るのに有効な実装方法である。
【0004】そして、このフリップチップ実装法につい
て今後主流になると考えられているのが、異方性導電膜
を適用したフリップチップ実装方法である。図6は、異
方性導電膜を用いたフリップチップ実装法を概略図示し
たものである。図6において、半導体素子1の表面には
複数の端子2が形成されており、更にその表面にはバン
プ3が形成されている。一方、基板4の表面には、前記
した半導体素子1上の端子2の対応位置に電極5が設け
られている。そして、半導体素子1を基板4に実装する
際には、異方性導電膜6を半導体素子1と基板4とで挟
持し、加熱・押圧することで異方性導電膜内に分散する
導電粒子7をバンプ3と電極5とに圧着させている。こ
のとき、バンプと電極とはこの導電粒子を介して電気的
接続されているが、他の部分については導電性粒子は分
散している状態であることから電気的に絶縁されている
ため、バンプ部分のみに導通が取れるようになってい
る。
【0005】しかしながら、図7(a)のように、バン
プ3の表面の平坦度が不足している場合、バンプ3と電
極5との接触面積に不足が生じることから、装置の安定
的駆動の障害となることがある。この場合、異方性導電
膜を用いても、導電粒子径以上の凹凸があれば、導電粒
子によるバンプ3と電極5との電気的接続は不可能であ
る。また、図7(b)に示すように、バンプ3の高さ
(厚さ)が不均一で各バンプ毎に異なり、局所的に膜厚
が不足している場合にも、両者を電気的に接続すること
ができないという問題がある。
【0006】このように、このフリップチップ実装方法
においては、接続信頼性を確保するためにバンプ表面の
平坦度及びバンプの高さの均一性について厳密に管理を
する必要があるが、ミクロンオーダーでそれらを管理す
るのは容易ではない。特に、半導体素子の端子は、今後
ますますファインピッチ化が図られることとなるもので
あり、より困難な膜厚管理が必要となると考えられるこ
とから接続信頼性の高い実装方法の開発が望まれる。
【0007】
【発明が解決しようとする課題】本発明は、以上のよう
な背景のもとなされてものであり、フリップチップ実装
法について、厳密なバンプ性状の管理を行う必要のない
回路基板の実装方法を提供することを目的とする。
【0008】
【課題を解決するための手段】かかる課題を解決すべく
本発明者らは鋭意研究を行い、フリップチップ実装法に
おいてバンプ形状に着目することで上記課題を解決する
に至った、即ち、請求項1記載の発明は、半導体素子の
端子面又は基板の電極面の少なくともいずれかにめっき
処理によりバンプを設けた後、前記端子と前記電極とが
対向するように前記半導体素子を前記基板上に載置し、
端子と電極とを電気的に一括接続する回路基板の実装方
法において、表面に多数の針状突起が隆起するように前
記バンプを形成して接続するものである。
【0009】本発明の回路基板の実装方法で適用するバ
ンプにおいては、多数の針状突起先端が電極と接触する
こととなり、バンプ表面の平坦度の不足による点接触の
状態に比べて高い接続安定性を得ることができる。即
ち、図1に示すように、バンプ3の表面の突起の高さが
不揃いであっても、半導体素子1を基板4に載置する際
の半導体素子1の自重により、又は、半導体素子1を押
圧することで、高さの大きい突起は変形するため、バン
プ表面のほとんどの突起を電極と接触させて導通を確保
することができる。
【0010】また、図2のように、バンプ毎の厚さが多
少不均一であったとしても、本発明のように表面に細い
針状突起を隆起させることで、厚さの大きい(突起高さ
の大きい)一部のバンプは、その表面の針状突起全体が
変形するため、全ての針状バンプを電極面に接触させる
ことができる。
【0011】以上のような効果は、半導体素子と基板と
の間に充填される樹脂中に導電粒子が存在するか否かに
よらず発揮される。即ち、本発明におけるバンプ形状
は、異方性導電膜を用いる場合は勿論、導電粒子が分散
されていない熱硬化性樹脂を用いた場合にも有効であ
る。
【0012】ここで、この針状突起の高さについては、
請求項2に記載のように、1〜10μmとするのが好ま
しい。この突起の高さがあまりに低いとバンプ毎の厚さ
が不均一である場合、上記突起の変形による調整ができ
なくな、逆に突起の高さを高くしすぎるとバンプ表面が
粗くなりすぎた状態となり電極として不適合だからであ
る。また、異方性導電膜を用いた場合、導電粒子の直径
は2〜3μm程度であるので、突起高さが1〜10μm
であれば、突起間に導電粒子を嵌入させつつバンプと電
極との導通を確保することができる。
【0013】このように本発明の実装方法によれば、厳
密なバンプの性状の管理を行うことなく高い接続信頼性
の下、回路基板の実装を行うことができるが、そのため
には表面が針状突起を有するバンプを確実に形成する必
要がある。そこで、本発明者らは更なる研究を行い、適
当なめっき液を用いてめっき処理にを行うことでバンプ
形状を制御できることを見出した。
【0014】請求項3記載の発明は、3価の金イオン化
合物、キレート剤、伝導塩、緩衝剤、及び安定剤からな
り、3価の金イオンを0.005〜0.12mol/l
含有し、キレート剤として0.2〜2.0mol/lの
エチレンジアミン又は0.05〜0.5mol/lのニ
トロトリ酢酸の少なくともいずれか一方を含有すること
を特徴とする金めっき液である。
【0015】このめっき液は、金バンプを製造するため
に、適当な濃度の金イオンと適当な種類のキレート剤を
含有することを特徴とする。つまり、金イオン濃度を
0.005〜0.12mol/lとし、キレート剤とし
てエチレンジアミン又はニトロトリ酢酸の少なくともい
ずれか一方を添加するものである。
【0016】ここで、金イオン濃度を0.005〜0.
12mol/lとしたのは、0.005mol/l以下
では、金の析出が生じ難くなり、また、0.12mol
/l以上では表面に針状突起が生じなくなるためであ
る。尚、このめっき液において添加する金化合物として
は、溶液中で3価の金イオンとなるものであれば特に限
定されるものではないが、例えば、塩化金酸(HAuC
)、水酸化金カリウム(KAu(OH))等の化
合物が適用できる。
【0017】また、本発明では、キレート剤としてエチ
レンジアミン又はニトロトリ酢酸を用いる。この2種の
化合物を用いることで表面に針状突起が隆起した金バン
プが形成される理由については、必ずしも明らかではな
いが、本発明者らの多くの試行の結果、この2種の化合
物を適当量めっき液中に添加することで確実に所望の形
状のバンプを形成することができる。そして、この添加
するキレート剤の濃度は、エチレンジアミンを添加する
場合は0.2〜2.0mol/l、ニトロトリ酢酸を添
加する場合は0.05〜0.5mol/l添加するのが
好ましい。尚、この2種のキレート剤については、いず
れか一方のみを添加しても、両方を同時に添加しても効
果がある。
【0018】そして、このめっき液は、以下に説明する
伝導塩、緩衝剤、及び安定剤を添加することでめっき操
業を容易にし、効率的なバンプ形成を可能とする。
【0019】伝導塩とは、めっき液の電解液とするため
の導電性を確保するためのものであるが、この伝導塩と
しては、請求項4記載のように、硫酸、塩酸、臭素酸な
どの無機酸又はこれらの無機酸塩、若しくは、クエン
酸、リン酸、ホウ酸などの有機酸又はこれらの有機酸塩
を用いる。また、その添加量としては、0.2〜3.0
mol/lの範囲で添加するのが好ましい。0.2mo
l/l以下ではめっき液として十分な導電性を確保する
ことができず、また、3.0mol/l以上ではめっき
液中に溶解しなくなるからである。
【0020】また、緩衝剤とは、めっき液のpHの変動
を抑制するために添加されるものであるが、この緩衝剤
としては、請求項5記載のようにコハク酸、リン酸、ホ
ウ酸又はこれらの塩類を用いる。そして、その添加量と
しては、0.1〜1.0mol/lの範囲で添加するの
が好ましい。0.1mol/l以下の添加ではめっき液
に対して十分な作用を及ぼすことができず、また、1.
0mol/l以上添加しても緩衝剤としての作用に変化
はなく薬剤の無駄となるからである。
【0021】更に、安定剤とは、めっき処理中のめっき
液の安定性を確保するために添加するものであるが、こ
の安定剤としては、請求項6記載のように2,2−ビピ
ルジル、1,10−フェナントロリン、ネオクプロイン
などのピリジン系化合物、又は、イミダゾール、トリア
ゾールの誘導体を用いる。そして、その添加量として
は、1ppm〜2g/lの範囲で添加するのが好ましい。
【0022】そして、これらのめっき液を用いて、金バ
ンプを形成する際には、請求項7記載のように、pH
3.0〜8.0、温度30〜70℃、カソード電流密度
0.3〜3.0A/dmの範囲でめっきを施すのが好
ましい。
【0023】カソード電流密度を0.3〜3.0A/d
の範囲としたのは、この範囲のカソード電流密度で
あれば、表面に振動突起が隆起しためっき膜を形成する
ことができるからであり、0.3A/dm以下では金
の析出が生じ難くなる一方、3.0A/dm以上では
水素発生に伴い電流効率及びめっき電着性が悪化し、所
望の形状のめっき膜が形成されないからである。
【0024】また、温度を30〜70℃とするのは、3
0℃以下では析出速度が遅くなり実際の操業に適さず、
70℃以上ではめっき液の寿命を低下させることとなる
からである。
【0025】
【発明の実施の形態】以下、本発明の最良と思われる実
施の形態について説明する。
【0026】第1実施形態:本実施形態においては、ま
ず、金化合物として、塩化金酸、キレート剤としてエチ
レンジアミンを用い、更に伝導塩として硫酸塩、緩衝剤
として酢酸、そして安定剤として1,10−フェナント
ロリンを添加し、以下の組成のめっき液を建浴した。
【0027】 金属塩: 0.005mol/l(金イオンを基準とする) キレート剤: 0.2mol/l 伝導塩: 1.0mol/l 緩衝剤: 0.2mol/l 安定剤: 10ppm
【0028】そして、Au/Ti/Si構造のSiウェ
ハーにフォトレジストにてめっきエリアを形成したテス
ト用基板上に、このめっき液を用いて以下のめっき条件
の下、金バンプを形成した。
【0029】 温度:30℃ pH:4.0 カソード電流密度:1.5A/dm
【0030】以上の条件の下、形成した金バンプについ
て、走査型電子顕微鏡(SEM)を用いてその形態を観
察したところ、図3のような形態のバンプが形成された
ことが確認された。この図3からわかるように、本実施
形態で形成したバンプには表面に針状突起が隆起してお
り、その形状も略等しいものであった。
【0031】そして、このバンプについて、テスト用電
極と圧着して抵抗値を測定した所、1のバンプあたりで
約6×10−3Ωの抵抗値が得られた、この値は、通常
の平坦なバンプと電極とを導電性粒子介在の下で接続し
た場合の値と同等のものであり、本実施形態にかかるバ
ンプは実際のフリップチップ実装工程に用いても十分な
接続信頼性が期待できることがわかった。
【0032】第2実施形態:本実施形態ではめっき液の
組成及びめっき条件を変更し第1実施形態同様に金バン
プを形成した。本実施形態で用いためっき液の組成は、
以下の通りである。
【0033】 金属塩: 0.06mol/l(金イオンを基準とする) キレート剤: 1.2mol/l 伝導塩: 1.0mol/l 緩衝剤: 0.2mol/l 安定剤: 10ppm
【0034】そして、めっき条件は以下の通りである。
【0035】 温度:50℃ pH:5.5 カソード電流密度:1.5A/dm
【0036】以上の条件の下で形成した金バンプについ
て、その形態を観察したところ、図4のような形態のバ
ンプが形成されたことが確認された。本実施形態で形成
されたバンプの針状突起のサイズは、第1実施形態のも
のと比べてやや小さかったが、第1実施形態と同様、略
等しい形状の針状突起が表面に隆起したバンプが形成さ
れていることが確認された。また、このバンプについて
も第1実施形態と同様に電極と接続した際の抵抗値の測
定を行ったが、第1実施形態ととほぼ等しい値であり、
十分な接続信頼性が期待できることがわかった。
【0037】第3実施形態:本実施形態で用いためっき
液の組成は、以下の通りである。
【0038】 金属塩: 0.12mol/l(金イオンを基準とする) キレート剤: 2.0mol/l 伝導塩: 1.0mol/l 緩衝剤: 0.2mol/l 安定剤: 10ppm
【0039】そして、このめっき液を用いて、以下のめ
っき条件のもと金バンプを形成した。
【0040】 温度:70℃ pH:7.5 カソード電流密度:1.5A/dm
【0041】この条件の下で形成した金バンプについ
て、その形態を観察したところ、図5のような形態のバ
ンプが形成されたことが確認された。本実勢形態で形成
されたバンプの針状突起のサイズは第1及び第2実施形
態のものと比べて小さく、3つの実施形態の中では最も
小さかったが、やはり、略等しい形状の針状突起が表面
に隆起したバンプが形成されていることが確認された。
また、このバンプについても電極と接続した際の抵抗値
は十分な低い値であった。
【0042】
【発明の効果】以上説明したように本発明によれば、半
導体素子の端子面又は基板の電極面の少なくともいずれ
かに形成するバンプを所定形状に形成することで、バン
プの性状を厳密に管理することなく高い接続信頼性の下
半導体素子を基板に実装することができる。また、この
バンプの形状を制御するためには、上記した所定組成の
めっき液を用いて適当なめっき条件で容易に製造可能で
ある。本発明は、今後一層ファインピッチ化が図られる
半導体業界において、簡易に高効率で回路基板の実装を
行うことのできる技術を提供するものである。
【図面の簡単な説明】
【図1】バンプ表面に針状突起を隆起させて実装させた
ときの状態を表す模式図。
【図2】バンプ表面に針状突起を隆起させて実装させた
ときの状態を表す模式図。
【図3】第1実施形態で形成したバンプ表面のSEM
像。
【図4】第2実施形態で形成したバンプ表面のSEM
像。
【図5】第3実施形態で形成したバンプ表面のSEM
像。
【図6】異方性導電膜を用いたフリップチップ実装法の
実装工程を表す模式図。
【図7】フリップチップ実装法において、バンプ平坦度
及びバンプ高さが不適当な場合に生じる接続不良の状態
を表す模式図。
【符号の説明】
1 半導体素子 2 端子 3 バンプ 4 基板 5 電極 6 異方性導電膜 7 導電粒子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/92 602G Fターム(参考) 4K023 AA25 BA08 CA01 CA09 CB03 CB11 CB13 CB28 DA02 DA03 DA07 DA08 4K024 AA11 AB01 BA01 BB10 BC10 CA01 CA02 CA06 GA16 5E319 AC01 AC15 BB01 5F044 KK01 LL15 QQ02 QQ04

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体素子の端子面又は基板の電極面の少
    なくともいずれかにめっき処理によりバンプを設けた
    後、前記端子面と前記電極面とが対向するように前記半
    導体素子を前記基板上に載置し、端子と電極とを電気的
    に一括接続する回路基板の実装方法において、 表面に多数の針状突起が隆起するように前記バンプを形
    成して端子と電極とを接続する回路基板の実装方法。
  2. 【請求項2】針状突起を1〜10μmの高さに形成して
    端子と電極とを接続する請求項1記載の回路基板の実装
    方法。
  3. 【請求項3】3価の金イオン化合物、キレート剤、伝導
    塩、緩衝剤、及び安定剤からなり、 3価の金イオンを0.005〜0.12mol/l含有
    し、キレート剤として0.2〜2.0mol/lのエチ
    レンジアミン又は0.05〜0.5mol/lのニトロ
    トリ酢酸の少なくともいずれか一方を含有することを特
    徴とする金めっき液。
  4. 【請求項4】伝導塩は、硫酸、塩酸、臭素酸などの無機
    酸又はこれらの無機酸塩、若しくは、クエン酸、リン
    酸、ホウ酸などの有機酸又はこれらの有機酸塩である請
    求項3記載の金めっき液。
  5. 【請求項5】緩衝剤は、コハク酸、リン酸、ホウ酸又は
    これらの塩類である請求項3又は請求項4記載の金めっ
    き液。
  6. 【請求項6】安定剤は、2,2ビピルジル、1,10フ
    ェナントロリン、ネオクプロインなどのピリジン系化合
    物、又は、イミダゾール、トリアゾールの誘導体である
    請求項3〜請求項5記載の金めっき液。
  7. 【請求項7】請求項3〜請求項6に記載の金めっき液を
    用いて、カソード電流密度0.3〜3.0A/dm
    範囲でめっきを施す金めっき方法。
JP28381099A 1999-10-05 1999-10-05 回路基板の実装方法及び金めっき液並びに金めっき方法 Expired - Fee Related JP4256994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28381099A JP4256994B2 (ja) 1999-10-05 1999-10-05 回路基板の実装方法及び金めっき液並びに金めっき方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28381099A JP4256994B2 (ja) 1999-10-05 1999-10-05 回路基板の実装方法及び金めっき液並びに金めっき方法

Publications (2)

Publication Number Publication Date
JP2001110832A true JP2001110832A (ja) 2001-04-20
JP4256994B2 JP4256994B2 (ja) 2009-04-22

Family

ID=17670450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28381099A Expired - Fee Related JP4256994B2 (ja) 1999-10-05 1999-10-05 回路基板の実装方法及び金めっき液並びに金めっき方法

Country Status (1)

Country Link
JP (1) JP4256994B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211504B2 (en) 2002-09-02 2007-05-01 Infineon Technologies Ag Process and arrangement for the selective metallization of 3D structures
JP2007525836A (ja) * 2004-02-12 2007-09-06 レール・リキード−ソシエテ・アノニム・ア・ディレクトワール・エ・コンセイユ・ドゥ・スールベイランス・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 化学機械平坦化の後洗浄用の改良されたアルカリ化学製品
JP2008133533A (ja) * 2006-11-01 2008-06-12 Ne Chemcat Corp 金−銀合金めっき液
JP2008174795A (ja) * 2007-01-18 2008-07-31 Mitsubishi Chemicals Corp 金メッキ液および金メッキ方法
US7407569B2 (en) 2002-03-13 2008-08-05 Mitsubishi Chemical Corporation Gold plating solution and gold plating method
JP2009007656A (ja) * 2007-06-29 2009-01-15 Japan Pure Chemical Co Ltd 電解金めっき液及びそれを用いて得られた金皮膜
JP2009149995A (ja) * 2001-10-02 2009-07-09 Rohm & Haas Electronic Materials Llc 基体上に金属層を堆積させるためのメッキ浴および方法
US7880300B2 (en) 2004-09-28 2011-02-01 Infineon Technologies Ag Semiconductor chip comprising a metal coating structure and associated production method
WO2011058810A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 バンプ電極、半導体素子および半導体装置
KR20170135953A (ko) * 2015-06-16 2017-12-08 데쿠세리아루즈 가부시키가이샤 접속체, 접속체의 제조 방법, 검사 방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009149995A (ja) * 2001-10-02 2009-07-09 Rohm & Haas Electronic Materials Llc 基体上に金属層を堆積させるためのメッキ浴および方法
US7407569B2 (en) 2002-03-13 2008-08-05 Mitsubishi Chemical Corporation Gold plating solution and gold plating method
US7211504B2 (en) 2002-09-02 2007-05-01 Infineon Technologies Ag Process and arrangement for the selective metallization of 3D structures
JP2007525836A (ja) * 2004-02-12 2007-09-06 レール・リキード−ソシエテ・アノニム・ア・ディレクトワール・エ・コンセイユ・ドゥ・スールベイランス・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 化学機械平坦化の後洗浄用の改良されたアルカリ化学製品
US7880300B2 (en) 2004-09-28 2011-02-01 Infineon Technologies Ag Semiconductor chip comprising a metal coating structure and associated production method
JP2008133533A (ja) * 2006-11-01 2008-06-12 Ne Chemcat Corp 金−銀合金めっき液
JP2008174795A (ja) * 2007-01-18 2008-07-31 Mitsubishi Chemicals Corp 金メッキ液および金メッキ方法
JP2009007656A (ja) * 2007-06-29 2009-01-15 Japan Pure Chemical Co Ltd 電解金めっき液及びそれを用いて得られた金皮膜
WO2011058810A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 バンプ電極、半導体素子および半導体装置
KR20170135953A (ko) * 2015-06-16 2017-12-08 데쿠세리아루즈 가부시키가이샤 접속체, 접속체의 제조 방법, 검사 방법
CN108476591A (zh) * 2015-06-16 2018-08-31 迪睿合株式会社 连接体、连接体的制造方法、检测方法
US10368443B2 (en) 2015-06-16 2019-07-30 Dexerials Corporation Connection body, method for manufacturing connection body, and method for inspecting same
KR102067957B1 (ko) * 2015-06-16 2020-01-20 데쿠세리아루즈 가부시키가이샤 접속체, 접속체의 제조 방법, 검사 방법
CN108476591B (zh) * 2015-06-16 2021-01-01 迪睿合株式会社 连接体、连接体的制造方法、检测方法

Also Published As

Publication number Publication date
JP4256994B2 (ja) 2009-04-22

Similar Documents

Publication Publication Date Title
US8130485B2 (en) Ceramic electronic component and method for manufacturing the same
JP2008078682A (ja) フリップチップ実装装置
US6686660B2 (en) Semiconductor device
JP3345529B2 (ja) ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
JP2001110832A (ja) 回路基板の実装方法及び金めっき液並びに金めっき方法
TWI292599B (en) A method for constructing contact formations
KR101979078B1 (ko) 솔더 코팅된 금속 도전 입자를 사용한 이방성 전도 필름
TW201415563A (zh) 具有奈米雙晶銅之電性連接體、其製備方法、以及包含其之電性連接結構
JP4772490B2 (ja) 導電性粒子の製造方法
JP4196314B2 (ja) Ni電極層の形成方法
KR20100009752A (ko) 자기장을 이용한 무전해 도금 장치 및 방법
JP3274381B2 (ja) 半導体装置の突起電極形成方法
JPWO2009044695A1 (ja) 電子部品の実装方法等
JP4798451B2 (ja) 配線板とその製造方法
JP3679001B2 (ja) 半導体装置およびその製造方法
KR101492805B1 (ko) 코어리스 기판 형성 방법 및 코어리스 기판용 어셈블리
JPH07263493A (ja) チップマウント方法
JP2004128262A (ja) はんだ被覆ボールの製造方法、およびはんだ被覆ボール
US20140091456A1 (en) Using collapse limiter structures between elements to reduce solder bump bridging
JP3596335B2 (ja) ワイヤボンディング端子を用いた半導体搭載用基板
JPH0969524A (ja) アルミニウム電極上へのニッケルめっき法
US20230317650A1 (en) Connection structural body and semiconductor device
JP3453054B2 (ja) 半導体素子の電極構造および電極形成方法
CN117542818B (zh) 一种金银合金凸块及其制备方法和应用
JP2003258161A (ja) 電子部品実装用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061005

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150206

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees