KR20100009752A - 자기장을 이용한 무전해 도금 장치 및 방법 - Google Patents

자기장을 이용한 무전해 도금 장치 및 방법 Download PDF

Info

Publication number
KR20100009752A
KR20100009752A KR1020080070525A KR20080070525A KR20100009752A KR 20100009752 A KR20100009752 A KR 20100009752A KR 1020080070525 A KR1020080070525 A KR 1020080070525A KR 20080070525 A KR20080070525 A KR 20080070525A KR 20100009752 A KR20100009752 A KR 20100009752A
Authority
KR
South Korea
Prior art keywords
plating
magnetic field
film
electroless
metal
Prior art date
Application number
KR1020080070525A
Other languages
English (en)
Inventor
이주한
이동춘
김용현
한성찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080070525A priority Critical patent/KR20100009752A/ko
Priority to US12/505,560 priority patent/US20100015362A1/en
Publication of KR20100009752A publication Critical patent/KR20100009752A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54Contact plating, i.e. electroless electrochemical plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1655Process features
    • C23C18/1664Process features with additional means during the plating process
    • C23C18/1673Magnetic field
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104Using magnetic force, e.g. to align particles or for a temporary connection during processing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Chemically Coating (AREA)

Abstract

자기장을 이용한 무전해 도금 장치 및 방법이 개시되어 있다. 상기 무전해 도금방법을 수행하기 위한 장치는 금속이온이 생성되는 금속염 수용액을 수용하며 도금 대상체가 딥핑되는 무전해 도금조 및 상기 도금 대상체 표면에 대한 상기 금속이온의 접근성을 증가시키는 자기장을 발생시키는 자기장 발생부를 포함하는 구성을 갖는다. 이러한 구성을 갖는 장치를 이용하여 무전해 도금 방법을 수행하면 품질이 우수한 도금막을 빠른 속도로 형성할 수 있다.
도금, 무전해, 자기장

Description

자기장을 이용한 무전해 도금 장치 및 방법 {APPARATUS FOR TREATING ELECTROLESS PLATING METHOD USING MAGNETIC FIELD OF TREATING ELECTROLESS PLATING USING MAGNETIC FIELD AND APPARATUS FOR TREATING ELECTROLESS PLATING}
본 발명은 무전해 도금 장치 및 무전해 도금 방법에 관한 것으로서 보다 상세하게는 자기장을 이용한 무전해 도금 장치 및 자기장을 이용한 무전해 도금 방법에 관한 것이다.
최근의 전자정보산업에 있어서 휴대전화ㆍ모바일 정보 단말기 (Personal Data Assistant)와 같은 분야를 중심으로 반도체 디바이스의 고밀도 실장화가 진행되고 있다. 고밀도 실장을 실시하기 위해서는, 반도체 소자(반도체 디바이스)에 형성된 미세한 전극 패드와, 그 전극 패드를 실장하는 기판(실장기판)상에 형성된 배선을 전기적 또한 물리적으로 안정된 상태로 접속되는 것이 요구된다. 이와 같은 접속을 실행하기 위해한 방법으로 전극 패드 상에 접촉 금속막(범프전극)인 금(Au), 니켈, 니켈-금 도금막을 형성하는 방법이 있다. 그리고, 접촉 금속막을 갖는 반도체 집적회로를 실장기판에 실장할 때, 그 접속강도나 신뢰성 확보를 위해, 접촉 금속막을 균일한 두께를 갖도록 형성하는 것이 요구된다. 상기 접촉 금속막은 무전해도금법에 의해 형성하는 것이 일반적이다. 상기 무전해 도금법은 환원제의 작용으로, 도금액 중의 금속이온에 전류를 흐르게 하지 않고, 피도금물인 하지 금속에 도금금속을 퇴적시키는 방법이다. 이 방법에서는, 전류를 사용하지 않기 때문에, 전원(도금전원) 등의 설비는 필요 없다는 이점과 전류로 인한 회로배선이 손상되는 문제점을 방지할 수 있다.
그러나 하지 금속과 도금액의 조합에 제한이 있고, 충분한 두께의 도금막을 형성하는데 많은 시간이 소요될 뿐 아니라 형성된 도금막의 표면 구조가 거칠고 표면 결함이 존재한다. 따라서 니켈-금 도금막을 형성하기 위해 형성된 니켈 도금막 상에 금 도금막을 형성할 경우 금과 니켈의 치환 반응에 의한 니켈-금 도금막의 표면 조도가 거칠거나 균일하지 못한 문제점이 발생되어 전극 패드와 솔더의 결합력이 악화되는 문제점이 초래된다.
이러한 문제점을 해결하기 위한 본 발명의 목적은 자기장을 이용하여 기존의 무전해 도금공정 보다 약 2배 이상 빠른 속도로 도금막을 형성할 수 있는 무전해 도금 장치를 제공하는데 있다.
또한 본 발명의 다른 목적은 자기장을 이용하여 기존의 무전해 도금공정 보다 약 2배 이상 빠른 속도로 균일한 도금막을 형성할 수 있는 방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 자기장을 이용한 무전해 도금공정을 수행하 여 BGA 인쇄회로기판을 제조하는 방법을 제공하는데 있다.
상기 목적을 달성하위 위한 본 발명의 일 실시예에 따른 무전해 도금 장치는 금속이온이 생성되는 금속염 수용액을 수용하며 도금 대상체가 함침되는 무전해 도금조 및 상기 도금 대상체 표면에 대한 상기 금속이온의 접근성을 증가시키는 자기장을 발생시키는 자기장 발생부를 포함하는 구성을 갖는다.
일 예로서, 상기 도금 대상체가 상기 도금조 내부의 저면에 위치할 경우 상기 자기장 발생부는 상기 도금조 하부에 구비되는 것이 바람직하다. 반면에, 상기 도금 대상체가 상기 도금조 내부의 일 측면에 위치할 경우 상기 자기장 발생부는 상기 도금조 일 측부에 구비되는 것이 바람직하다.
일 예로서, 상기 무전해 도금장치에서 상기 자기장 발생부는 N극을 갖는 영구 자석 또는 전 자석이며 상기 N극이 상기 도금 대상체와 마주하도록 구비된다. 또한, 상기 무전해 도장장치는 도금 대상체의 저면을 파지하며 상기 도금 대상체를 상기 금속염 수용액 내에 함침 시키는 지지부을 더 포함하며, 상기 지지부 내에 상기 자기장 발생부가 구비된다.
상기한 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 자기장을 이용한 무전해 도금 방법을 수행하기 위해 먼저 무전해 도금용 금속염 수용액에 도금 대상체를 함침시킨다. 이어서, 상기 금속염 수용액에 포함된 금속이온을 상기 도금 대상체 표면으로 유도 집중시키는 자기장을 발생시킨다. 상기 유도된 금속이온을 상기 도금 대상체 표면에 누적 흡착시킨다. 이에 따라, 상기 도금 대상체의 표면에 는 균일한 두께를 갖는 도금막이 빠른속도로 형성될 수 있다.
일 예로서, 상기 자기장은 상기 도금 대상체의 하면에서 상면으로 통과되도록 발생되고, 상기 도금 대상체는 솔더볼 패드가 형성된 인쇄회로 기판 또는 반도체 소자의 하부 배선인 것이 바람직하다.
또한, 상기한 또 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 자기장을 이용한 무전해 도금 방법을 수행하여 BGA 인쇄회로기판 제조하기 위해서 먼저 기판 상에 와이어 본딩 패드 및 솔더 볼 패드를 포함하는 금속배선을 형성한다. 이어서, 상기 금속 배선의 솔더 볼 패턴을 노출시키는 개구를 갖는 레지스트 패턴을 형성한다. 이어서, 상기 개구에 의해 솔더 볼 패턴이 노출된 기판을 제1 무전해 도금용 금속염 수용액에 함침시킨다. 이어서, 상기 제1 무전해 금속염 수용액에 포함된 제1 금속이온을 상기 솔더볼 패드의 표면으로 유도 집중시키는 자기장을 발생시킨다. 이어서, 상기 유도된 금속이온을 상기 솔더볼 패드의 표면에 누적 흡착킨다. 그 결과 상기 솔더볼 패드 상에는 빠른 속도록 제1 접합 도금막이 형성될 수 있다.
상기 BGA 인쇄회로기판 제조에 있어서 상기 제1 무전해 도금용 금속염 수용액은 니켈 염 수용액이고, 제1 금속이온은 니켈 이온이며, 상기 제1 접합 도금막은 니켈 박막일 수 있다.
일 예로서, 상기 BGA 인쇄회로기판 제조 방법은 상기 제1 접합 도금막이 형성된 기판을 제2 무전해 도금용 금속염 수용액에 함침시키는 단계와 제1 무전해 금속염 수용액에 포함된 제2 금속이온을 상기 제1 접합 도금막의 표면으로 유도 집 중시키는 자기장을 발생시키는 단계와 상기 유도된 제2 금속이온을 상기 제1 접합 도금막의 표면에 누적 흡착시켜 제2 접합 도금막을 형성하는 단계를 더 포함할 수 있다.
이와 같은 자기장을 이용한 무전해 도금막 형성방법은 도금용 수용액 속에 존재하는 금속이온을 자기장을 이용하여 도금 대상체 상에 집중시킬 수 있다. 또한, 도금용 수용액에 포함된 환원제의 활성화 에너지를 감소시킬 수 있다. 이에 따라, 상기 도금 대상체 표면에 기존의 무전해 도금방법에 비해 약 2배 이상 빠른 속도로 도금막을 형성할 수 있다. 이러한 방법으로 형성된 도금막은 반도체 소자의 배선 또는 인쇄회로 기판에 형성된 솔더볼 패드를 형성하는데 적용될 수 있다.
이하, 본 발명의 다양한 관점들에 따라 무전해 도금 장치 및 무전해 도금막 형성방법에 대해서 첨부된 도면을 참조하여 설명하기로 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 또한, 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그러나 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
무전해 도금장치
실시예 1
도 1은 본 발명의 실시예 1에 따른 자기장을 이용한 무전해 도금 장치를 나타내는 구성도이다.
도 1을 참조하면, 본 실시예의 자기장을 이용한 무전해 도금 장치(100)는 금속이온이 생성되는 금속염 수용액을 수용하며 도금 대상체(W)가 딥핑되는 도금조(110) 및 상기 도금 대상체 표면에 대한 상기 금속이온의 접근성을 증가시키는 자기장을 발생시키는 자기장 발생부(120)를 포함하는 구성을 갖는다.
구체적으로 상기 도금조(110)는 상기 금속염 수용액이 유입되는 공급라인(112)과 폐 금속염 수용액이 배출되는 배출라인(114)에 각각 연결되며, 상기 공급라인을 통해 유입되는 무전해 금속염 수용액을 수용한다. 상기 도금조(110)는 상부가 개방된 저면과 측면을 갖는 구조를 갖는다. 상기 도금조(110)에 수용되는 금속염 수용액의 예로서는 니켈(Ni)염 수용액, 금(Au)염 수용액, 은(Ag)염 수용액, 코발트염 수용액 등을 들 수 있다. 상기 도금 대상체(W)의 예로서는 도금막 형성이 요구되는 인쇄회로 기판, 반도체 기판 등을 들 수 있다. 또한, 상기 도금조 내에는 상기 도금 대상체를 지지하는 지지부(미도시)를 더 포함할 수 있다.
상기 자기장 발생부(120)는 도금 대상체가 딥핑되는 도금조(110)의 하부에 구비된다. 구체적으로, 상기 도금 대상체(W)가 상기 금속염 수용액에 딥핑되어 상기 도금조 내부 저면에 수평한 상태로 위치할 경우 상기 자기장 발생부(120)는 상기 도금 대상체(W)와 대응도록 상기 도금조(110) 하부에 구비된다. 이에 따라, 상기 자기장 발생부(120)는 도금 대상체(W)를 통과하는 자기장을 발생시켜 상기 도금 대상체(W) 표면에 금속이온을 집중시킬 수 있다. 즉, 자기장 발생부(120)는 상기 도금조(110)에 수평한 상태로 딥핑된 도금 대상체(W) 표면에 상기 자기장의 N극을 대전시킴으로서 양이온인 금속이온이 상기 도금 대상체(W) 표면에 집중되도록 한다. 또한, 상기 자기장 발생부에서 발생되는 자기장은 금속염 수용액에 포함된 환완제의 활성화 에너지를 감소시켜 도금 반응 속도를 증가시킨다.
여기서, 적용되는 상기 자기장 발생부(120)의 예로서는 N극과 S극을 포함하는 영구자석 및 전원의 인가 여부에 따라 자기장이 형성되는 전자석을 들 수 있다.
이하 실시예 1의 구성을 갖는 무전해 도금장치를 이용하여 도금 대상체 표면에 무전해 도금막을 형성하는 방법을 설명하기로 한다.
먼저, 상기 무전해 금속염 수용액을 제공하여 도금조(110) 내에 무전해 금속염 수용액을 수용한다. 상기 금속염 수용액은 금속이온을 발생되는 니켈(Ni)염 수용액, 금(Au)염 수용액 또는 은(Ag)염 수용액이다. 본 실시예 1에서 금속염 수용액 으로 니켈염 수용액을 사용한다. 이어서, 상기 도금 대상체(W)의 저면이 아래로 향하도록 상기 도금 대상체(W)를 상기 니켈염 수용액에 완전히 딥핑시킨다.
이어서, 상기 도금조(110) 저면에 위치한 자기장 발생부(120)로부터 자기장을 발생시켜 상기 도금 대상체(W) 표면을 N극으로 대전시키는 동시에 니켈염 수용액에 포함된 환원제의 활성화 에너지를 감소시킨다. 이로 인해, 상기 양이온인 금속이온은 상기 도금 대상체(W) 표면에 집중되는 동시에 상기 도금 대상체 표면에 빠른 속도로 누적 흡착된다. 즉, 상기 도금 대상체(W) 상에는 빠른 속도로 무전해 도금막인 니켈-박막이 형성된다.
상술한 구성을 갖는 무전해 도금 장치를 이용한 무전해 도금 방법은 금속이온을 상기 도금 대상체 표면에 효과적으로 집중시킬 수 있어 기존의 무전해 도금방법보다 빠르게 무전해 도금막을 형성할 수 있다.
실시예 2
도 2는 본 발명의 실시예 2에 따른 자기장을 이용한 무전해 도금 장치를 나타내는 구성도이다.
도 2를 참조하면, 본 실시예2의 자기장을 이용한 무전해 도금 장치(200)는 금속이온이 생성되는 금속염 수용액을 수용하며 도금 대상체(W)가 딥핑되는 도금조(210) 및 상기 도금 대상체 표면에 대한 상기 금속이온의 접근성을 증가시키는 자기장을 발생시키는 적어도 하나의 자기장 발생부(220), 상기 도금조 내부의 저면에 구비되는 가열부(230)를 포함하는 구성을 갖는다. 여기서, 상기 도금조(210), 도금 대상체(W) 및 자기장 발생부(220)에 대한 구체적인 설명은 상기 실시예 1에서 설명한 바와 같아 생략한다.
상기 자기장 발생부(220)는 도금 대상체가 딥핑되는 도금조(210)의 일측에 위치한다. 구체적으로, 상기 도금 대상체가 상기 금속염 수용액에 수직으로 딥핑될 경우 상기 자기장 발생부(220)는 상기 도금 대상체의 저면과 대응도록 상기 도금조(210) 일 측에 구비된다. 이에 따라, 상기 자기장 발생부(220)는 도금 대상체(W)를 통과하는 자기장을 발생시켜 상기 도금 대상체(W) 표면에 금속이온을 집중시킬 수 있다. 즉, 자기장 발생부(220)는 상기 도금조(210)에 수직한 상태로 딥핑된 도금 대상체(W) 표면에 상기 전기장의 N극을 대전시킴으로서 양이온인 금속이온이 상기 도금 대상체(W) 표면에 집중시킬 수 있다.
추가적으로, 상기 도금 장치(200)는 상기 도금조(210)에 수용된 금속염 수용액을 상온보다 높은 온도로 가열하여 상기 금속염 수용액에 포함된 금속이온의 활성도 및 무전해 도금속도를 증가시키는 가열부(230)를 더 포함할 수 있다. 상기 가열부의 예로서는 열선 또는 히팅 플레이트를 들 수 있다.
이하 본 실시예의 구성을 갖는 무전해 도금장치를 이용하여 도금 대상체 표면(W)에 무전해 도금막을 형성하는 방법을 설명하기로 한다.
먼저, 상기 무전해 금속염 수용액을 제공하여 도금조(210) 내에 무전 금속염 수용액을 수용한다. 상기 금속염 수용액은 금속이온을 발생되는 니켈(Ni)염 수용액, 금(Au)염 수용액, 은(Ag)염 수용액 또는 코발트염 수용액이다. 본 실시예 2에서 금속염 수용액으로 금염 수용액을 사용한다.
이이서, 상기 도금조에 수용된 금속염 수용액을 무전해 도금공정에 가장 적당한 온도를 갖도록 가열한다. 이어서, 상기 도금 대상체(W)의 저면이 상기 도금조의 측면과 마주하도록 상기 도금 대상체(W)를 상기 금염 수용액에 수징방향으로 완전히 딥핑시킨다.
이어서, 상기 도금조(210) 측면에 위치한 자기장 발생부(220)로부터 자기장을 발생시켜 상기 도금 대상체(W) 표면을 N극으로 대전시키는 동시에 금염 수용액에 포함된 환원제의 활성화 에너지를 감소시킨다. 이로 인해, 상기 양이온인 금속이온은 상기 도금 대상체(W) 표면에 집중되는 동시에 상기 도금 대상체 표면에 누적 흡착된다. 즉, 상기 도금 대상체 상에는 무전해 도금막인 금-박막이 형성된다.
상술한 구성을 갖는 무전해 도금 장치를 이용한 무전해 도금 방법은 금속이온을 상기 도금 대상체 표면에 효과적으로 집중시킬 수 있어 기존의 무전해 도금방법보다 2배 이상 빠른 속도로 무전해 도금막을 형성할 수 있다.
실시예 3
도 3은 본 발명의 실시예 3에 따른 자기장을 이용한 무전해 도금 장치를 나타내는 구성도이다.
도 3을 참조하면, 본 실시예의 자기장을 이용한 무전해 도금 장치(300)는 금속이온이 생성되는 금속염 수용액을 수용하며 도금 대상체(W)가 딥핑되는 도금조(310), 상기 도금 대상체 표면에 대한 상기 금속이온의 접근성을 증가시키는 자기장을 발생시키는 자기장 발생부(320), 상기 도금 대상체를 파지하며 상기 도금 대상체를 상기 금속염 수용액 내에 딥핑 시키는 이송암(340)을 포함하는 구성을 갖는다. 여기서, 상기 도금조, 도금 대상체 및 자기장 발생부에 대한 구체적인 설명은 상기 실시예 1에서 설명한 바와 같아 생략한다.
상기 이송암(340)은 상기 도금 대상체(W)의 저면 또는 측면을 파지하는 동시에 도금조(310)에 수용된 금속염 수용액에 상기 도금 대상체(W)를 딥핑시키기 위해 수직 운동을 한다. 상기 자기장 발생부(320)는 상기 도금 대상체(W)를 파지하는 이송암(340)에 구비된다. 구체적으로, 상기 이송암(330)이 상기 도금 대상체를 상기 금속염 수용액에 딥핑시키기 위해 상기 도금 대상체의 저면을 흡착하는 구조를 가질 경우 상기 자기장 발생부(320)는 상기 도금 대상체(W)의 저면과 대응도록 상기 이송암(340)의 일 측에 구비된다. 이에 따라, 상기 자기장 발생부(320)는 금속염 수용액에 딥핑된 도금 대상체(W)를 통과하는 자기장을 발생시켜 상기 도금 대상체(W) 표면에 금속이온을 집중시킬 수 있다. 즉, 상기 이송암(340)에 구비되는 자기장 발생부(320)는 상기 도금조(310)에 딥핑되는 도금 대상체(W) 표면에 상기 전기장의 N극을 직접적으로 대전시킴으로서 양이온인 금속이온이 상기 도금 대상체(W) 표면에 집중시킨다.
이하 실시예 3의 구성을 갖는 무전해 도금장치를 이용하여 도금 대상체 표면(W)에 무전해 도금막을 형성하는 방법을 설명하기로 한다.
먼저, 상기 무전해 금속염 수용액을 제공하여 도금조(310) 내에 무전 금속염 수용액을 수용한다. 상기 금속염 수용액은 금속이온을 발생되는 니켈(Ni)염 수용액, 금(Au)염 수용액 또는 은(Ag)염 수용액이다. 본 실시예 3에서 금속염 수용액으 로 은염 수용액을 사용한다.
이어서, 상기 도금 대상체(W) 저면을 파지한 이송암(340)을 상기 도금조(310)에 수용된 은염 수용액에 딥핑시킨다. 이에 따라, 상기 이송암(340)에 파지된 도금 대상체(W)는 그 표면이 노출된 상태로 상기 은염 수용액에 완전히 딥핑된다.
이어서, 상기 이송암(340)에 구비된 자기장 발생부(320)로부터 자기장을 발생시켜 상기 도금 대상체(W) 표면을 N극으로 대전시키는 동시에 은 염 수용액에 포함된 환원제의 활성화 에너지를 감소시킨다. 이로 인해, 상기 양이온인 은 이온은 상기 도금 대상체(W) 표면에 집중되는 동시에 상기 도금 대상체 표면에 누적 흡착된다. 즉, 상기 도금 대상체 상에는 무전해 도금막인 은-박막이 형성된다.
상술한 구성을 갖는 무전해 도금 장치를 이용한 무전해 도금 방법은 금속이온을 상기 도금 대상체 표면에 효과적으로 집중시킬 수 있어 기존의 무전해 도금방법보다 빠르게 무전해 도금막을 형성할 수 있다.
니켈도금막 형성속도 평가
이하, 자기장의 적용여부에 따라 무전해 도금 방법으로 형성된 니켈 도금막의 특성을 평가하였다. 구체적으로 실시예 1에 개시된 구성을 갖는 도금장치를 적용한 무전해 도금방법을 약 7분 동안 수행하여 제1 니켈 도금막(A)을 형성하였다. 또한, 자기장이 발생되지 않는 기존의 무전해 도금방법을 약 7분 동안 수행하여 제1 니켈 도금막을(B) 형성하였다. 이후, 형성된 제1 니켈 도금막(A)과 제2 니켈 도 금막(B)을 이차전자 현미경으로 그 표면을 관찰하였다. 그 결과가 도 4에 개시되어 있다.
도 4는 무전해 도금방법 따라 형성된 니켈 도금막의 표면을 나타내는 SEM 사진들이다.
도 4를 참조하면, 자기장이 적용되는 무전해 도금방법으로 형성된 제1 니켈 도금막(A)의 입자가 가기장이 적용되지 않는 무전해 도금방법으로 형성된 제2 니켈 도금막(B)의 입자보다 약 2배 이상 크게 성장된 것을 확인되었다. 즉, 무전해 도금공정에서 자기장을 인가하였을 경우 니켈 금속의 석출 속도가 약 2배 이상 향상된 것을 알 수 있다.
금속 배선의 형성방법
도 5 내지 도 9는 본 발명의 일 실시예에 따른 반도에 소자의 금속배선 형성방법을 나타내는 단면도들이다. 이하에서 설명되어지는 금속 배선의 형성방법은 언급한 무전해 도금장치를 이용한 도금방법을 적용하여 오믹 콘택막을 형성한다.
도 5를 참조하면, 트랜지스터의 도전성 패턴을 노출시키는 개구(432)를 갖는 절연막 패턴(430)을 형성한다.
구체적으로 상기 트랜지스터가 형성된 기판을 절연막(미도시)을 형성한다. 상기 기판(400)은 실리콘 기판이고, 상기 트랜지스터는 크게 게이트 산화막(402)과 도전성 패턴에 해당하는 게이트 전극(406) 및 불순물 영역(410)을 포함한다. 상기 게이트 전극(406)은 불순물이 도핑된 폴리실리콘 게이트이고, 상기 불순물 영 역(410)은 상기 실리콘 기판(400)의 표면 아래로 불순물을 도핑하여 형성된 소오스/드레인 영역에 해당한다. 또한, 트랜지스터는 상기 게이트 전극(406)의 측벽에 형성된 게이트 스페이서(408)를 포함한다. 상기 절연막은 스핀코팅 또는 화학기상증착 공정을 수행하여 형성된 실리콘 산화막인 것이 바람직하다. 또한, 상기 절연막은 평탄화 공정에 의해 평탄한 상면을 갖는다.
이어서, 상기 절연막을 식각하여 상기 트랜지스터에 포함된 도전성 패턴을 노출시키는 개구(432)를 포함하는 절연막 패턴(430)으로 형성한다. 상기 절연막 패턴(430)은 상기 절연막 상에 식각 마스크를 형성한 후 식각 마스크에 노출된 절연막을 건식 식각함으로써 형성된다. 여기서, 상기 개구(232)에 의해 노출되는 도전성 패턴은 소오스/드레인 영역(410) 또는 폴리실리콘 게이트(406)에 해당한다. 이하, 상기 도전성 패턴을 소오스/드레인 영역(410)으로 설명한다. 상기 절연막에 개구(432)가 형성될 때 상기 소오스/드레인 영역(410)의 표면 일부는 식각될 수 있다.
도 6을 참조하면, 상기 개구(432)에 의해 노출된 소오스/드레인 영역(410)의 표면에만 선택적으로 전이 금속막(434)을 형성한다. 상기 전의 금속막(434)의 예로서는 텅스텐 박막, 티타늄 박막, 니켈 박막 또는 코발트박막 등을 들 수 있다. 이하, 전의 금속막을 코발트 박막(434)으로 설명한다.
상기 코발트 박막(434)은 실시예 1, 2 또는 3에 개시된 자기장 무전해 도금장치를 이용한 도금법을 적용하여 형성된다. 상기 무전해 도금법을 적용하여 코발트 박막(434)을 형성하기 위해서는 먼저 코발트 이온이 생성되는 코발트염 수용액 에 상기 기판을 딥핑한다. 상기 코발트염 수용액은 포름알데히드는 히드라진과 같은 환원제를 포함한다. 이어서, 전기장을 발생시켜 상기 코발트 이온을 개구에 노출된 소오스/드레인 영역의 표면을 음의 전하가 대전되도록 한다. 이후, 전기장에 의해 소오스/드레인 영역의 표면으로 코발트 이온을 집중시킴으로서 코발트 분자로 석출시킨다. 이때, 전기장을 이용한 무전해 도금법의 특성으로 인해 상기 코발트 분자는 실리콘 산화막에는 증착되지 않고 도전성 물질을 포함하는 소오스/드레인 영역에서만 빠르게 증착될 수 있다. 그 결과 상기 개구에 노출된 소오스/드레인 영역에만 코발트막이 형성될 수 있다.
도 7을 참조하면, 상기 소오스/드레인 영역(410)에 포함된 실리콘(Si)과 상기 코발트막(434)을 실리사이데이션 반응시켜 코발트 실리사이드막(436)을 형성한다.
일 예로서, 상기 코발트 실리사이드막(426)은 상기 코발트막을 약 400 내지 900℃의 온도에서 단일 열처리를 이용한 실리사이테이션 공정을 수행하여 형성할 수 있다. 다른 예로서, 상기 코발트 실리사이드막(426)은 2 단계의 열처리를 이용한 실리사이데이션 공정을 수행하여 형성할 수 있다. 구체적으로, 상기 코발트막이 형성된 결과물을 약 400 내지 500℃의 온도에서 제1 열처리하여 예비 코발트 실리사이드막(CoSi)을 형성한다. 이어서 예비 코발트 실리사이드막을 약 700 내지 900℃의 온도에서 제2 열처리하여 코발트 실리사이드막(CoSi2; 426)을 형성할 수 있다.
도 8을 참조하면, 상기 코발트 실리사이드막(436) 및 개구(432)를 포함하는 절연막 패턴(230) 상에 실질적으로 균일한 두께를 갖는 텅스텐을 포함하는 도전막(440)을 형성한다. 상기 텅스텐을 포함하는 도전막(440)의 예로서는 텅스텐 질화막, 텅스텐막 또는 텅스텐/텅스텐 질화막 등을 들 수 있다.
도 9를 참조하면, 상기 도전막(440)이 형성된 절연막 패턴(430)의 개구(432)에 매몰된 금속 플러그(450)를 형성한다.
상기 콘택 플러그의 형성방법에 따르면, 먼저 상기 개구(432)를 매몰하면서 상기 절연막 패턴(230) 상의 도전막(240)을 덮는 플러그용 금속막(미도시)을 형성한다. 상기 플러그용 금속막의 예로서는 탄탈륨(Ta), 구리(Cu), 텅스텐(W), 티타늄(Ti), 알루미늄(Al) 등을 들 수 있다. 본 실시예에서는 상기 플러그용 금속막(미도시)은 텅스텐막이다. 상기 플러그용 금속막은 화학적 기상 증착(Chemical Vapor Depostion; CVD) 공정, 스퍼터링 방법과 같은 물리적 기상 증착(Physical Vapor Depostion; PVD) 공정에 의하여 형성될 수 있다.
이어서, 상기 절연막 패턴의 표면이 노출될 때까지 상기 텅스텐막을 화학적 기계적 연마한다. 이에 따라, 상기 개구(432)에 충분하게 매립되고, 상기 소오스/드레인 영역과 전기적으로 연되는 텅스텐 플러그(450)가 형성된다.
BGA 인쇄회로기판 제조
도 10 내지 도 16은 본 발명에 일 실시예에 따른 BGA 인쇄회로기판의 제조방법을 나타내는 단면도들이다.
도 10에 개시된 같이, 절연 수지기판(501)의 양 표면에 구리박막(502)이 입 혀진 구리박막 기판(CCL; 500)을 마련한다. 상기 구리박막 기판은 그 용도에 따라, 유리/에폭시 구리박막 기판, 내열수지 구리박막 기판, 종이/페놀 구리박막 기판, 고주파용 구리박막 기판, 플랙시블 구리박막 기판(폴리이미드 필름) 및 복합 구리박막 기판 등으로 구분될 수 있다. 본 실시예에서는 양면 인쇄회로 기판 및 다층 인쇄회로기판의 제작하기 위해 유리/에폭시 구리박막 기판을 사용한다.
이어서, 도 11에 개시된 바와 같이, 구리박막 기판의 상부 및 하부면을 전기적으로 연결하기 위한 제1 개구(A)를 형성한다. 여기서, 제1 개구(A)는 박막 기판(500)의 상부 및 하부가 정확히 수직이 되도록 드릴 작업을 수행하여 형성된다. 또한, 제1 개구(A) 형성이후 드릴링 시 발생하는 구리박막의 버(burr) 및 홀 내벽의 먼지 입자와 구리박막 표면의 먼지, 지문 등을 제거하는 세정공정을 수행한다.
이어서, 도 12에 개시된 바와 같이 박막 기판(500)의 표면 및 제1 개구(A)의 내벽에 도금 공정을 수행하여 구리도금막(503)을 형성한다. 상기 구리도금막은 무전해 구리도금을 수행한 이후에 전해 구리도금을 수행하여 형성한다. 전해 구리도금에 앞서 무전해 구리도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 구리도금을 실시할 수 없기 때문이다.
즉, 전해 구리도금에 필요한 시드막을 막을 형성시켜 주기 위해서 그 전 처리로서 얇게 무전해 구리도금을 수행하는 것이다. 상기 무전해 도금은 위에서 설명한 실시예 1, 2 또는 3의 방법으로 수행함하는 것이 바람직하다.
이어서, 도 13에 개시된 바와 같이 구리도금막 상에 소정의 패턴이 형성된 포토레지스트 패턴(미도시)을 형성한다. 여기서, 상기 포토레지스트 패턴은 회로 패턴, 와이어 본딩 패드 및 솔더 볼 패드를 형성하기 위한 식각마스크이다. 이후, 상기 포토레지스트 패턴에 노출된 구리도금막을 선택적으로 식각하여 회로 패턴, 와이어 본딩 패드 및 솔더 볼 패드를 포함하는 배선 패턴(503)을 형성한다.
이어서, 도 14에 개시된 바와 같이 상기 배선 패턴(503)이 형성된 결과물 상에 개구들을 갖는 솔더 레지스트 패턴(504)을 형성한다. 상기 솔더 레지스트 패턴(504)을 형성하기 위해서는 먼저 배선 패턴(503)이 형성된 박막 기판(500)을 세정하는 공정 또는 그 표면 식각 공정을 수행한다. 상기 세정공정은 상기 기판의 표면에 지문, 기름, 먼지 등이 제거하기 위한 전 처리공정이며, 상기 표면 식각공정은 솔더 레지스트와 박막 기판의 밀착력을 향상시키기 위해 박막 기판의 표면에 조도를 부여하는 전 처리 공정이다. 이어서, 상기 박막 기판의 표면에 솔더 레지스트를 코팅 및 건조시켜 솔더 레지스트막을 형성한 후 상기 솔더 레지스트막을 노광/현상한다. 그 결과 상기 박막 기판(500) 상에는 배선 패턴(503)의 와이어 본딩 패드를 노출시키는 제2 개구부(C) 및 배선 패턴(503)의 솔더 볼 패드를 노출시키는 제3 개구부(D)를 포함하는 솔더 레지스트 패턴(504)이 형성된다.
이어서, 도 15에 개시된 바와 같이, 제2 개구에 노출된 와이어 본딩 패드 및 제3 개구부(D)에 노출된 솔더 볼 패드 상에 접합 도금막(ENIG 패드)인 니켈도금막 또는 니켈-금 도금막(505)을 형성한다. 상기 도금막은 전류를 인가하여 형성하는 전해도금방법 또는 무전해 도금방법을 적용하여 형성할 수 있다. 본 실시예에서는 도금막을 상술한 실시예 1, 2 또는 3에 개시된 도금 장치를 이용한 무전해 도금방식으로 형성하는 것이 바람직하다.
구체적으로 니켈-금 도금막을 형성하기 위해서는 먼저 개구에 노출된 패드의 표면에 0.5㎛≤Ra≤2.0㎛, 바람직하게는 0.5㎛≤Ra≤1.5㎛, 보다 바람직하게는 0.5㎛≤Ra≤1.0㎛의 조도(Ra)를 갖도록 처리한다. 상기 조도의 부여는 상기 패드와 형성되는 니켈-금 도금막의 결합강도 및 밀착력을 향상시키기 위해 적용된다. 이어서, 패드에 조도가 부여된 박막 기판을 니켈염 수용액에 딥핑시킨 후 자석의 자기장을 이용하여 상기 박막기판에 N극을 대전시킨다. 이에 따라, 상기 양이온인 니켈이온은 상기 제2 개구에 노출된 와이어 본딩 패드 및 제3 개구에 노출된 솔더 볼 패드의 표면에 집중되는 동시에 상기 패드 상에 누적 흡착되어 니켈 도금막으로 형성된다. 이후, 니켈도금막이 형성된 박막 기판을 금염 수용액에 딥핑시킨 후 자석의 자기장을 이용하여 상기 박막기판에 N극을 대전시킨다. 이에 따라, 상기 양이온인 금 이온은 상기 제2 개구에 노출된 니켈 도금막 표면에 집중되는 동시에 상기 패드 상에 누적 흡착되어 금 도금막이 형성된다. 이로 인해, 상기 본딩 패드 및 솔더 볼 패드 상에는 무전해 도금막인 니켈-금 도금막이 형성된다.
특히, 니켈-금 도금막(505)의 두께는 두꺼울수록 결합강도가 향상되는 경향이 있어 니켈-금 도금막의 두께를 기존에 요구되는 3㎛ 보다 훨씬 더 두꺼운 12㎛ 이상까지도 도금을 수행하는 것이 일반적이었다. 따라서 니켈-금 도금막의 두께를 증가시키기 위하여 도금시간을 과도하게 길게 하거나 도금조의 온도를 높게 하여 도금공정을 수행하였다. 그러나 이러한 무전해 도금방법은 솔더 레지스트 손상(attack)으로 인한 용출 및 도금액의 활성화로 인한 과 도금현상이 초래되는 문제점이 발생된다.
이에 반해, 본 실시예의 자기장을 이용한 무전해 도금방법을 적용하면 도금막을 기존의 도금방법에 비해 약 2배 이상 빠른 속도록 형성할 수 있어 상술한 문제점이 발생되지 않고도 솔더 결합강도를 얻을 수 있다.
이후, 도 16에 개시된 바와 같이, 니켈-금 도금막이 형성된 솔더 볼 패드 상에 솔더 볼(507)을 융착 시킨다. 이에 따라, 상기 박막 기판은 BGA 인쇄회로기판으로 형성될 수 있다.
반도체 스택 패키지를 제조
도 17 내지 도 19는 본 발명의 일 실시예에 따른 반도체 스택 패키지를 제조하는 방법을 나타내는 단면도들이다.
도 17에 개시된 바와 같이 제1 반도체 패키지(600)와 제2 반도체 패키지(700)를 마련한 후 상기 제1 반도체 패키지(600)의 제1 플러그(634) 하단을 인쇄회로기판(550)의 전극 패드(560)에 실장 한다. 이때, 제1 충진재(570)를 매개로 제1 반도체 패키지(600)와 인쇄회로기판(550)이 견고하게 접착될 수 있다.
여기서, 상기 반도체 패키지(600)는 반도체 소자(미도시), 제1 개구(614)가 형성된 반도체 패턴(610), 반도체 패턴(210)의 상면과 제1 개구(614)의 내벽에 형성된 절연막 패턴(620), 상기 반도체 소자에 포함된 콘택 패드(212)와 전기적으로 연결된 본딩 패드(630) 및 반도체 패턴(610)의 하면에 형성된 절연부재(650)를 포함한다. 여기서, 상기 본딩 패드(630)는 자기장을 이용한 무전해 도금공정으로 형성된 도금막(미도시)이 형성된 배선 패턴과 플러그(634)를 포함하는 배선 구조물이 고, 상기 반도체 패턴(610)은 반도체 칩에 해당한다.
이어서, 도 18에 개시된 바와 같이 상기 제2 반도체 패키지(700)의 제2 플러그(734) 하단을 제1 반도체 패키지(600)의 제1 배선 패턴(632) 상에 마운트 한다.
여기서, 제1 반도체 패지와 제2 반도체 패키지 사이 공간에는 도전성 제2 충진재(690)가 주입될 수 있다. 이로 인해 상기 제1 반도체 패키지(600) 및 제2 반도체 패키지(700)들이 견고하게 접착될 수가 있다. 그리고 상기 제2 반도체 패키지(700)는 전술된 제1 반도체 패키지(600)와 실질적으로 동일한 구성요소들을 포함한다. 즉, 제2 반도체 소자(미도시), 제3 개구(714)가 형성된 제2 반도체 패턴(710), 제2 반도체 패턴(710)의 상면과 제3 개구(714)의 내벽에 형성된 제2 절연막 패턴(720), 상기 제2 반도체 소자와 전기적으로 연결된 제2 본딩 패드(730) 및 제2 반도체 패턴(710)의 하면에 형성된 제2 폴리머 절연부재(750)를 포함한다. 상기 제2 본딩 패드는 자기장을 이용한 무전해 도금공정으로 형성된 도금막을 포한한다.
이어서, 도 19에 개시된 바와 같이, 몰드(580)로 제1 반도체 패키지(600) 및 제2 반도체 패키지(700)들을 둘러싸서 반도체 스택 패키지(800)를 완성한다.
이와 같은 자기장을 이용한 무전해 도금막 형성 장치 및 방법은 도금용 수용액 속에 존재하는 금속이온을 자기장을 이용하여 도금 대상체 상에 집중시키는 동시에 도금용 수용액에 포함된 환원제의 활성화 에너지를 감소시킬 수 있다. 이에 따라, 상기 무전해 도금 시 신속한 금속의 침착층 형성, 균일한 표면 조도, 무결함 의 표면, 무전해 도금에 의한 한정된 도금막 두께의 증가, 능동적인 금속이온 조절을 유도할 할 수 있어 도금 대상체 표면에 기존의 무전해 도금방법에 비해 약 2배 이상 빠른 속도로 도금막을 형성할 수 있다. 이러한 장치 및 방법으로 형성된 도금막은 반도체 소자의 배선 또는 인쇄회로 기판에 형성된 솔더볼 패드를 형성하는데 적용될 수 있다.
도 1은 본 발명의 실시예 1에 따른 자기장을 이용한 무전해 도금 장치를 나타내는 구성도이다.
도 2는 본 발명의 실시예 2에 따른 자기장을 이용한 무전해 도금 장치를 나타내는 구성도이다.
도 4는 무전해 도금방법 따라 형성된 니켈 도금막의 표면을 나타내는 SEM 사진들이다.
도 3은 본 발명의 실시예 3에 따른 자기장을 이용한 무전해 도금 장치를 나타내는 구성도이다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 반도에 소자의 금속배선 형성방법을 나타내는 단면도들이다.
도 10 내지 16은 본 발명에 일 실시예에 따른 BGA 인쇄회로기판의 제조방법을 나타내는 단면도들이다.
도 17 내지 도 19는 본 발명의 일 실시예에 따른 반도체 스택 패키지를 제조하는 방법을 나타내는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
W : 도금 대상체 110 : 도금조
120 : 자기장 발생부 230 : 가열부
340 : 이송암

Claims (14)

  1. 금속이온이 생성되는 금속염 수용액을 수용하며 도금 대상체가 함침 되는 도금조; 및
    상기 도금 대상체 표면에 대한 상기 금속이온의 접근성을 증가시키기 위한 자기장을 발생시키는 자기장 발생부를 포함하는 무전해 도금장치.
  2. 제1항에 있어서, 상기 도금 대상체가 상기 도금조 내부의 저면에 위치할 경우 상기 자기장 발생부는 상기 도금조 하부에 구비되는 것을 특징으로 하는 무전해 도금장치.
  3. 제1항에 있어서, 상기 도금 대상체가 상기 도금조 내부의 일 측면에 수칙한 상태로 위치할 경우 상기 자기장 발생부는 상기 도금조 일 측에 구비되는 것을 특징으로 하는 무전해 도금장치.
  4. 제1항에 있어서, 상기 자기장 발생부는 N극을 갖는 영구 자석 또는 전 자석이며 상기 자석의 N극은 상기 도금 대상체와 마주하는 것을 특징으로 하는 무전해 도금장치.
  5. 제1항에 있어서, 상기 도금 대상체의 저면을 파지하며 상기 도금 대상체를 상기 금속염 수용액 내에 함침시키기 위한 이송암을 더 포함하고, 상기 이송암에는 상기 자기장 발생부가 구비되는 것을 특징으로 하는 무전해 도금장치.
  6. 제1항에 있어서, 상기 도금조에 수용된 금속염 수용액을 가열하는 가열부를 더 포함하는 무전해 도금장치.
  7. 무전해 도금용 금속염 수용액에 도금 대상체를 함침시키는 단계;
    상기 금속염 수용액에 포함된 금속이온을 상기 도금 대상체 표면으로 유도 집중시키는 자기장을 발생시키는 단계; 및
    상기 유도된 금속이온을 상기 도금 대상체 표면에 누적 흡착시켜 도금막을 형성하는 단계를 포함하는 자기장을 이용한 무전해 도금막 형성방법.
  8. 제7항에 있어서, 상기 전기장은 도금 대상체의 저면으로부터 상면을 통과하도록 발생되는 것을 특징으로 하는 자기장을 이용한 무전해 도금막 형성방법.
  9. 제7항에 있어서, 상기 도금 대상체는 솔더볼 패드가 형성된 인쇄회로기판인 것을 특징으로 하는 자기장을 이용한 무전해 도금막 형성방법.
  10. 제7항에 있어서, 상기 금속염 수용액은 니켈염 또는 금염 수용액이고, 상기 도금막은 니켈 도금막, 금 도금막 또는 니켈-금 도금막인 것을 특징으로 하는 자기 장을 이용한 무전해 도금막 형성방법.
  11. 기판 상에 와이어 본딩 패드 및 솔더 볼 패드를 포함하는 금속배선을 형성하는 단계;
    상기 금속 배선의 솔더 볼 패드를 노출시키는 개구를 갖는 레지스트 패턴을 형성하는 단계;
    상기 개구에 의해 솔더 볼 패드가 노출된 기판을 제1 무전해 도금용 금속염 수용액에 함침시키는 단계;
    상기 제1 무전해 금속염 수용액에 포함된 제1 금속이온을 상기 솔더볼 패드의 표면으로 유도 집중시키는 자기장을 발생시키는 단계; 및
    상기 유도된 금속이온을 상기 솔더 볼 패드 표면에 누적 흡착시켜 제1 접합 도금막을 형성하는 단계를 포함하는 BGA 인쇄회로기판의 제조 방법.
  12. 제11항에 있어서, 상기 제1 무전해 도금용 금속염 수용액은 니켈 염 수용액인 이고, 제1 금속이온은 니켈 이온이며, 상기 제1 접합 도금막은 니켈 도금막인 것을 특징으로 하는 BGA 인쇄회로기판의 제조 방법.
  13. 제11항에 있어서, 상기 제1 접합 도금막이 형성된 기판을 제2 무전해 도금용 금속염 수용액에 함침시키는 단계;
    제1 무전해 금속염 수용액에 포함된 제2 금속이온을 상기 제1 접합 도금막의 표면으로 유도 집중시키는 자기장을 발생시키는 단계; 및
    상기 유도된 제2 금속이온을 상기 제1 접합 도금막의 표면에 누적 흡착시켜 제2 접합 도금막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 BGA 인쇄회로기판의 제조 방법.
  14. 제13항에 있어서, 상기 제1 접합 도금막이 니켈 도금막일 경우 상기 제2 접합 도금막은 금 도금막인 것을 특징으로 하는 BGA 인쇄회로기판의 제조 방법.
KR1020080070525A 2008-07-21 2008-07-21 자기장을 이용한 무전해 도금 장치 및 방법 KR20100009752A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080070525A KR20100009752A (ko) 2008-07-21 2008-07-21 자기장을 이용한 무전해 도금 장치 및 방법
US12/505,560 US20100015362A1 (en) 2008-07-21 2009-07-20 Method of electroless plating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080070525A KR20100009752A (ko) 2008-07-21 2008-07-21 자기장을 이용한 무전해 도금 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20100009752A true KR20100009752A (ko) 2010-01-29

Family

ID=41530540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080070525A KR20100009752A (ko) 2008-07-21 2008-07-21 자기장을 이용한 무전해 도금 장치 및 방법

Country Status (2)

Country Link
US (1) US20100015362A1 (ko)
KR (1) KR20100009752A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230033385A (ko) * 2021-09-01 2023-03-08 동아대학교 산학협력단 무전해 니켈 도금장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8784952B2 (en) * 2011-08-19 2014-07-22 Earthone Circuit Technologies Corporation Method of forming a conductive image on a non-conductive surface
WO2015021202A1 (en) * 2013-08-06 2015-02-12 Earthone Circuit Technologies Corporation Forming a conductive image using high speed electroless platin
CN104765397B (zh) * 2014-01-02 2017-11-24 意法半导体研发(深圳)有限公司 用于内部电源的具有改善的负载瞬态性能的ldo调节器
KR102546474B1 (ko) * 2016-04-25 2023-06-22 삼성전자주식회사 모바일 장치의 동작 방법 및 모바일 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199068A (ja) * 1998-12-28 2000-07-18 Japan Science & Technology Corp 磁気利用無電解めっき法
JP5526459B2 (ja) * 2006-12-06 2014-06-18 上村工業株式会社 無電解金めっき浴及び無電解金めっき方法
JP5013077B2 (ja) * 2007-04-16 2012-08-29 上村工業株式会社 無電解金めっき方法及び電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230033385A (ko) * 2021-09-01 2023-03-08 동아대학교 산학협력단 무전해 니켈 도금장치

Also Published As

Publication number Publication date
US20100015362A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
KR100999907B1 (ko) 실리콘 기판의 스루홀 플러깅 방법
US6787926B2 (en) Wire stitch bond on an integrated circuit bond pad and method of making the same
US6838750B2 (en) Interconnect circuitry, multichip module, and methods of manufacturing thereof
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
JP5500464B2 (ja) マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
US7800240B2 (en) Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure
TWI376173B (ko)
KR19990088121A (ko) 제조비용이저렴하고충분한접착강도가수득될수있는수지구조물및이의제조방법
JP2002083835A (ja) 半導体装置の製造方法
KR20100009752A (ko) 자기장을 이용한 무전해 도금 장치 및 방법
JP2003338516A (ja) 半導体装置およびその製造方法
TW527249B (en) Electroless process for the preparation of particle enhanced electric contact surfaces
TW200908823A (en) Circuit assembly including a metal core substrate and process for preparing the same
KR20110038457A (ko) 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
JP2014067941A (ja) 配線基板及びその製造方法
TW526282B (en) Laminated structure for electronic equipment and method of electroless gold plating
JP7118426B2 (ja) プリント回路の表面仕上げ、使用方法、及びそれから製造されるアセンブリ
TWI229920B (en) Electrical connection structure of embedded chip and method for fabricating the same
JP2016151060A (ja) 電子デバイス及びその製造方法
JP4196314B2 (ja) Ni電極層の形成方法
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
JP3274381B2 (ja) 半導体装置の突起電極形成方法
JP2005109427A (ja) 半導体装置及びその製造方法
JP2002237517A (ja) ウェハホルダ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid