JP2006108464A - 鉛フリーはんだに対応した銅配線基板 - Google Patents

鉛フリーはんだに対応した銅配線基板 Download PDF

Info

Publication number
JP2006108464A
JP2006108464A JP2004294551A JP2004294551A JP2006108464A JP 2006108464 A JP2006108464 A JP 2006108464A JP 2004294551 A JP2004294551 A JP 2004294551A JP 2004294551 A JP2004294551 A JP 2004294551A JP 2006108464 A JP2006108464 A JP 2006108464A
Authority
JP
Japan
Prior art keywords
copper
layer
wiring board
lead
free solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004294551A
Other languages
English (en)
Inventor
Kanechika Yamaguchi
鐘畿 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoden Co Ltd
Original Assignee
Kyoden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoden Co Ltd filed Critical Kyoden Co Ltd
Priority to JP2004294551A priority Critical patent/JP2006108464A/ja
Publication of JP2006108464A publication Critical patent/JP2006108464A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明が解決しようとする課題は、鉛フリーはんだに対応したプリント基板を開発することであり、どのような構造の導体回路を構成すればよいかを明確にし、その製造方法を提唱することである。
【解決手段】絶縁体に銅箔を張り合わせた板に所要の電子回路を形成した回路基板を積層し、前記積層された回路基板を貫通するホールを備え、銅メッキにより前記ホールに導電層が形成された積層銅配線基板において、前記銅メッキ層が基板側の第一の銅メッキ層および表面側の第二の銅メッキ層で形成され、前記第二の銅メッキ層の結晶粒径が前記第一の銅メッキ層の結晶粒径より大きいことを特徴とする積層銅配線基板である。
【選択図】 図4

Description

本発明は、鉛フリーはんだに対応したプリント配線基板(銅配線基板)に関する。詳しくは、はんだ付けを必要とする導体回路、とくに電子部品を取り付けるパッド表面や、リード線を通すスルーホール部等を銅メッキし、鉛フリーはんだで発生する銅食いに対して耐久性のある銅層構造の銅配線基板およびその製造方法に関する。
プリント配線基板(略して「プリント基板」と記述)は、電子産業にはなくてはならない部品である。コンピュータ、テレビなどの家電、携帯電話などの電子機器の小型化には、プリント基板の構造や配線デザインが重要な役割を担っている。例えばかつてパソコンのマザーボードは、単層の基板を何枚も並べて配置されていたが、最近は4層や6層といった多層のものが使用されるようになってきている。基板を多層化することによって、単層基板を何枚も重ねて設置する必要がないために、配線が簡略化され、小さな容量の中に基板を納めることができるようなった。
図1は4層の多層基板の例である。図のプリント基板は第一層から第四層まであり、基板上に導体(通常、銅)で配線が印刷されている。層と層は絶縁体で仕切られているが、基板と基板との間を導通させるために、穴が開けられ、導体層(図の斜線部)が形成されている。導体層は通常、銅メッキされていて、層と層の間の電流の流れ(導通)を作っている。この導通のホール(穴)をスルーホール(Through Hole)という。スルーホールにはリード線を挿入し、はんだ付けされる。スルーホールのうち、層間の電通のみを目的としたものをビアホール(Via Hole)と呼ぶ。またビアホールもその形態により、片面のみ穴の開いたものをブラインドビア(Blind Via)、内層と内層を連絡するものをベリードビア(Buried Via)と呼ぶ。とくに本発明が注目する個所は、はんだ付けが行われるスルーホールの部分である。
はんだは長い間、錫(Sn)と鉛(Pb)の合金で作られてきた。しかし最近は環境問題が重視されるようになり、鉛には鉛害があるとして、鉛を使わないはんだが用いられるようになってきた。鉛を使わないということで、この種のはんだを「鉛フリーはんだ」という。鉛フリーはんだには、錫(Sn)-銀(Ag)-銅(Cu)合金や錫-銅-ニッケル(Ni)合金などがある。鉛フリーはんだは、従来の鉛入りはんだに比べて融点が高い。例えば錫-銀-銅系はんだの融点は220℃近くあり、従来の鉛はんだの融点(183℃)よりも40℃も高い。このため、部品の耐熱性アップ等が求められている。
融点が高いために、鉛フリーはんだが銅配線基板に与える影響は大きい。このため、基板(基材)の耐熱性アップもさることながら、銅メッキで回路構成した回路が鉛フリーはんだによって浸食(「銅食われ」)される危険性が増大している。「銅食われ」とは、鉛フリーはんだ中の錫に銅が拡散した結果、銅が溶解する現象である。銅食われは銅配線ならびに各導体回路を電気的に接続するスルーホールの銅メッキの溶解を引き起こし、回路のショート(短絡)やオープン(断線)の原因となる。
導体回路の層をなした銅メッキについては、『プリント配線板及びその製造方法』(特許文献1)がある。この特許は、電子部品実装用のパッドの表面がはんだ濡れ性に優れ、電子部品を確実に実装できるプリント配線基板を簡単な構造で提供することを目的としている。スルーホールを備えた電子部品を実装するパッド部のその製造方法は、(1)銅箔が両面に貼着された基材に貫通孔を形成する工程(2)前記銅箔の表面及び前記貫通孔の内面に電気めっきにより第一の銅めっき層を形成する工程(3)前記第一の銅めっき層及び前記銅箔の不要部分をエッチングにより除去して所望のパターンの導体回路を形成する工程(4)前記第一の銅めっき層の表面に化学めっきにより第二の銅めっき層を形成する工程(5)前記基材の表面に、前記導体回路の所望部分が電子部品実装用のパッドとして露呈されるようにソルダーレジストを被覆する工程、の各工程より構成されている。その結果、パッド部は3層の銅層が形成され、またスルーホール部は二層の銅層によって導通可能な層となっている。
はんだ付けの発明としては、『プリント基板のはんだ付け方法および自動はんだ付け装置』(特許文献2)がある。この発明の目的は、自動装置による錫を主成分とした鉛フリーはんだ付けで多発していたブリッジの発生を防止する方法と装置の提供にある。
特開平07−273431号公報 特開2003−204147号公報
鉛フリーはんだに対応したプリント基板は少ない。背景技術で見てきた多層メッキも、はんだの濡れ性を目的にしたり、スルーホールやビアホールの均一金属析出を目的にしている。しかし一方、鉛フリーはんだへの切換は確実に進んでいる。鉛フリーはんだは融点が高く、銅メッキ回路構成の基板に対してはんだ付けを行うときに、銅食われ(銅細り)が起こり、銅配線のショートや断線などの問題を引き起こしている。とくに最近は、一般の人が市販の組立キットをもとに電子機器を組み立てることが多くなってきていて、銅食われによる機器の故障というトラブルが問題になっている。その多くは、はんだ付け時の不具合が大半を占めている。
はんだ付けには機械的に行う方法や、基板をフローはんだ槽(溶解したはんだを高温に保った槽)に漬ける方法、あるいは従来通りの手作業によるものなどがある。いずれにしろ、はんだ付けの際には、はんだの融点より40〜50℃は高くなっている。このため、銅食われが発生しやすく、深刻な問題となっている。とくに、はんだ付けに不慣れな一般の人が組立キットではんだ付けを行う場合には、その危険性が高くなる。
例えば、電子部品取付部(パッド)に長時間はんだごてを当てたりする場合。またダイオードや陰極と陽極の区別のあるICチップなどを基板に取り付けてはんだ付けを行った後に、取り付け方向の間違えに気付き、基板から電子部品を外し、方向を直してから再度はんだ付けをした場合などが考えられる。後者の場合、回路に3度熱が加わることになり、銅食われの危険性がよりいっそう増大することになる。しかしこれまでは、この問題に対して明確な対応がとられてこなかった。背景技術で見てきたように、銅層を多重層化する方法もはんだ付けによる銅食われの対応にはなっているのであろうが、鉛フリーはんだに対する明確な答えになっていない。
そこで本発明が解決しようとする課題は、鉛フリーはんだに対応したプリント基板を開発することであり、どのような構造の導体回路を構成すればよいかを明確にし、その製造方法を提唱することである。
鉛フリーはんだを用いるはんだ付け時の銅食われは深刻な問題である。銅の融点は1083℃であるから、はんだ付け時の温度そのもので直接銅結晶粒子が溶解したとは考えられない。それよりは、背景技術でも述べたように、鉛フリーはんだ中の錫に銅が拡散した結果、溶解が起きたと考えるのが妥当であろう。いくつかの条件のもと、銅食われ(銅細り)の検証試験を行った結果、銅食われには銅結晶粒子の大きさが深く関わっていることを見いだした。この知見をもとに、銅食われを防止するには銅結晶粒子の大きさの違う層を形成すればよいという結論に達した。その具体的な解決策が、以下の請求項である。なお以下では、銅配線の回路が対象であることから、プリント基板と銅配線基板は同等のものとして扱っている。
請求項1に記載された発明は、絶縁体に銅箔を張り合わせた板に所要の電子回路を形成した回路基板を積層し、前記積層された回路基板を貫通するホールを備え、銅メッキにより前記ホールに導電層が形成された積層銅配線基板において、前記銅メッキ層が基板側の第一の銅メッキ層および表面側の第二の銅メッキ層で形成され、前記第二の銅メッキ層の結晶粒径が前記第一の銅メッキ層の結晶粒径より大きいことを特徴とする積層銅配線基板である。
請求項2に記載された発明は、前記第二の銅メッキ層の結晶粒径が0.1〜10ミクロンであることを特徴とする請求項1記載の積層銅配線基板である。
鉛フリーはんだは、鉛はんだに比べて融点が高い。このため、銅食われが起きやすく、回路のショートや断線の原因となってきた。本発明の3層の導体回路では、いちばん外側の層の結晶粒子を大きくすることにより、銅食われに強い回路とすることに成功している。すなわち、融点の高い鉛フリーはんだに対応した銅配線基板を実現している。
本発明の主眼は、銅配線基板の導体回路の銅層の構造にある。すなわち、最外層を結晶粒子の大きな銅層とすることによって、鉛フリーはんだの銅食われを防ぐことができる。本発明では前記のような銅層を作るために、条件の違う環境下での銅層を製造したときの数値を示した。結晶粒子の大きな層を作るため、メッキにおける結晶化過程に関連する因子として、電流密度、金属イオン濃度、錯化剤、アニオン種、溶液pH、温度などがあり、これらの要因は、電気メッキだけでなく、化学メッキにおいても同様に考慮されなければならない。したがって、本発明の銅層を形成するには、ここで示す方法以外でも可能である。本発明が挙げた数値は、検証試験を行った条件での最適値として得た結果であり、さらなる検証が加えられる可能性を残している。とくに製造時間は産業上重要な要素であるために、このような因子も検討の課題となろう。本発明の銅層構造は、そのための指針ともなるものである。
本発明の小さな結晶粒子の層の上に、大きな結晶粒子の層を形成している理由は層の特性を良好に保つためである。結晶粒子を微細化させて緻密な結晶を得ることによって、強度、耐じん性、一般的な耐食性等を向上させることができる。しかし、このような従来の微細結晶層だけでははんだ付けの際の銅食われに弱いという欠点がある。また、大きな結晶粒子のみで層を形成すると、メッキ時間が長くなる傾向があるし、特性上も必ずしも有利でない点が出てくる。そこで本発明では通常行われている手法で小さな結晶粒子層を形成したあと、銅食われに強い大きな結晶粒子層を形成するものである。
本発明を実施するための最良の形態を図を用いて説明する。図2は、プリント配線基板1(銅配線基板)の断面図である。回路面は基板100(基材)の上に銅箔層111(第一銅層)を貼着し、その上に結晶粒子が細かくなるように第二銅層112をメッキし、さらにその後で第二銅層の上に結晶粒子が大きくなるように第三銅層113をメッキする。
図3は、スルーホールの銅層を示した断面図である。この例では、基板1の両面が銅線回路となっている。スルーホール120は基板に開けた貫通孔であり、第二銅層122は直接基板100(基材)上にメッキし、その上に第三銅層123をメッキする。図2に合わせて第二銅層、第三銅層という名称を使ったが、図2と違って銅箔層すなわち第一銅層はない。作業工程(メッキ工程)としては、図2の第二銅層、第三銅層と同時にできるものであるから、結晶粒子の組成は112と122、113と123はまったく同じものである。従って以下では、銅線回路上の銅層とスルーホール上の銅層の符号は区別しないで、第二銅層には112、第三銅層には113を用いる。
第一銅層は銅箔を貼着して作る。第二銅層と第三銅層は銅メッキである。第二銅層のメッキでは、高電流密度か、もしくは高添加剤濃度の条件下でメッキを行う。一方、第三銅層のメッキでは、低電流密度か、もしくは低添加剤濃度の条件下でメッキを行う。この異なる条件下で得られた銅層の表面をSEM(走査電子顕微鏡)で見た写真が図4である。図の上が第三銅層113表面であり、下が第二銅層112表面である。この写真からもわかるように、銅結晶粒子の粒径が第三銅層では大きく、第二銅層では小さくなっている。鉛フリーはんだを使った場合、第二層のような結晶粒子では銅食われが起こりやすく、第三層のような結晶粒子では銅食われが起こりにくくなっている。すなわち、第二銅層の上に第三銅層を被膜することにより、鉛フリーはんだに強いプリント配線基板を構築することが可能となる。
実施例では、どのような条件下で銅メッキした銅層(基板)が鉛フリーはんだに対応できるかを検証試験した結果について述べる。表1は添加剤濃度を5.0ml/Lで一定に保ち、銅メッキ電流密度を6.0、3.0、1.0A/dm2の3段階、および電流波形をパルス(PR:周期的反転電流)とDC、の各組み合わせ条件でメッキした試験銅層(基板)を作る。これによってできる条件一覧を「(1)試験条件一覧」と名付ける。一方、表2は銅メッキの電流密度を3.0A/dm2に一定に保ち、電流波形をパルス(PR)とDC、添加剤濃度を20.0、5.0、2.0ml/Lの3段階として、各組み合わせ条件でメッキした試験銅層(基板)を作る。これによってできる条件一覧を「(2)試験条件一覧」と名付ける。それぞれ6つの試験条件ができ、表のように条件1から条件12までを通し番号にする。例えば、条件1の試験銅層は、添加剤濃度5.0ml/L、電流密度6.0A/dm2のパルス電流でメッキしたものであることを表す。
(1)、(2)の条件で銅メッキした基板に対して、はんだ耐熱試験槽を用いてのはんだ浸漬試験を、鉛フリーはんだSn-3Ag-0.5Cu、浸漬温度288℃、浸漬時間10秒で3回実施した。図5は(1)の条件でメッキした銅層の溶解量を条件別にグラフ化したものであり、図6は(2)の条件でメッキした銅層の溶解量を条件別にグラフ化したものである。
図5から以下のことがわかる。パルス、DCとも電流密度が低くなればなるほど、溶解量が減少している。とくにその中でも、条件3の電流密度1.0A/dm2のパルス電流でメッキした銅層の溶解量が最も小さい。全体の傾向から言えば、DCとパルスともに、低電流密度でメッキした基板の方が、高電流密度でメッキした基板よりも溶解量を減少させることがわかる。
図6からは以下のことがわかる。パルス、DCとも添加剤濃度が低いほど、溶解量が減少している。とくにその中でも、条件12の添加剤濃度2.0ml/L、DC電流でのメッキが最も溶解量が少ない。ただし、DCの場合には条件11の5.0ml/Lと大差がない。この値は、条件9の2.0ml/L、パルスの場合とほぼ同じになっている。
以上の結論として、電流密度が低いほど、また添加剤濃度が低いほど、銅の溶解すなわち銅食われを抑えることができる。これはパルス、DCの両者に成り立つ。またパルス電流の方が、溶解量は電流密度の変化に敏感に影響を受けている。溶解量が減少する要因として、図4に挙げた顕微鏡写真のように、最外部の銅層の結晶粒子を大きくすることが基本である。
鉛フリーはんだは、鉛はんだに比べて融点が高い。このため、銅食われが起きやすく、回路のショートや断線の原因となってきた。本発明の3層の導体回路では、いちばん外側の層の結晶粒子を大きくすることにより、銅食われに強い回路とすることに成功している。すなわち、融点の高い鉛フリーはんだに対応した銅配線基板を実現している。
本発明の主眼は、銅配線基板の導体回路の銅層の構造にある。すなわち、最外層を結晶粒子の大きな銅層とすることによって、鉛フリーはんだの銅食われを防ぐことができる。本発明では前記のような銅層を作るために、条件の違う環境下での銅層を製造したときの数値を示した。結晶粒子の大きな層を作るため、メッキにおける結晶化過程に関連する因子として、電流密度、金属イオン濃度、錯化剤、アニオン種、溶液pH、温度などがあり、これらの要因は、電気メッキだけでなく、化学メッキにおいても同様に考慮されなければならない。したがって、本発明の銅層を形成するには、ここで示す方法以外でも可能である。
本発明の小さな結晶粒子の層の上に、大きな結晶粒子の層を形成している理由は層の特性を良好に保つためである。結晶粒子を微細化させて緻密な結晶を得ることによって、強度、耐じん性、一般的な耐食性等を向上させることができる。しかし、このような従来の微細結晶層だけでははんだ付けの際の銅食われに弱いという欠点がある。また、大きな結晶粒子のみで層を形成すると、メッキ時間が長くなる傾向があるし、特性上も必ずしも有利でない点が出てくる。そこで本発明では通常行われている手法で小さな結晶粒子層を形成したあと、銅食われに強い大きな結晶粒子層を形成するものである。
プリント配線基板におけるスルーホールとビアホールの説明図である。 本発明の鉛フリーはんだに対応した銅配線基板(プリント配線基板)の基板表面銅層を説明するための基板断面図である。 本発明の鉛フリーはんだに対応した銅配線基板のスルーホール部の基板表面銅層を説明するための基板スルーホール部の断面図である。 本発明の鉛フリーはんだに対応した銅配線基板の第二銅層表面と第三銅層表面の走査電子顕微鏡写真である。 本発明の鉛フリーはんだに対応した銅配線基板の有効性を検証するために行った試験結果を基に、(1)の各種試験条件と溶解量との相関を示すグラフである。 本発明の鉛フリーはんだに対応した銅配線基板の有効性を検証するために行った試験結果を基に、(2)の各種試験条件と溶解量との相関を示すグラフである。
符号の説明
1 プリント配線基板(銅配線基板)
100 基材(基板)
111 第一銅層(基材銅箔層)
112 第二銅層(結晶粒子の小さな銅メッキ層)
113 第三銅層(結晶粒子の大きな銅メッキ層)
120 スルーホール
122 第二銅層(ただし実質的には、この層はスルーホール部の第一銅層)
123 第三銅層(ただし実質的には、この層はスルーホール部の第二銅層)

Claims (2)

  1. 絶縁体に銅箔を張り合わせた板に所要の電子回路を形成した回路基板を積層し、前記積層された回路基板を貫通するホールを備え、銅メッキにより前記ホールに導電層が形成された積層銅配線基板において、
    前記銅メッキ層が基板側の第一の銅メッキ層および表面側の第二の銅メッキ層で形成され、前記第二の銅メッキ層の結晶粒径が前記第一の銅メッキ層の結晶粒径より大きいことを特徴とする積層銅配線基板。
  2. 前記第二の銅メッキ層の結晶粒径が0.1〜10ミクロンであることを特徴とする請求項1記載の積層銅配線基板。
JP2004294551A 2004-10-07 2004-10-07 鉛フリーはんだに対応した銅配線基板 Pending JP2006108464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004294551A JP2006108464A (ja) 2004-10-07 2004-10-07 鉛フリーはんだに対応した銅配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004294551A JP2006108464A (ja) 2004-10-07 2004-10-07 鉛フリーはんだに対応した銅配線基板

Publications (1)

Publication Number Publication Date
JP2006108464A true JP2006108464A (ja) 2006-04-20

Family

ID=36377815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004294551A Pending JP2006108464A (ja) 2004-10-07 2004-10-07 鉛フリーはんだに対応した銅配線基板

Country Status (1)

Country Link
JP (1) JP2006108464A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198818A (ja) * 2007-02-14 2008-08-28 Furukawa Electric Co Ltd:The プリント配線板の製造方法
KR100999923B1 (ko) 2008-10-16 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2011124257A (ja) * 2009-12-08 2011-06-23 Ngk Spark Plug Co Ltd 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP2012074687A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板の製造方法及びその実装構造体の製造方法
JP2013089910A (ja) * 2011-10-21 2013-05-13 Fujikura Ltd フレキシブルプリント基板及びその製造方法
EP2579696A4 (en) * 2010-05-27 2017-11-08 Kyocera Corporation Circuit board and electronic device using the same
CN109952674A (zh) * 2016-11-11 2019-06-28 日进材料股份有限公司 二次电池用电解铜箔及其生产方法
CN112921370A (zh) * 2019-12-06 2021-06-08 添鸿科技股份有限公司 纳米双晶铜金属层及其制备方法及包含其的基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198818A (ja) * 2007-02-14 2008-08-28 Furukawa Electric Co Ltd:The プリント配線板の製造方法
KR100999923B1 (ko) 2008-10-16 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2011124257A (ja) * 2009-12-08 2011-06-23 Ngk Spark Plug Co Ltd 配線基板内蔵用部品及びその製造方法、並びに配線基板
EP2579696A4 (en) * 2010-05-27 2017-11-08 Kyocera Corporation Circuit board and electronic device using the same
JP2012074687A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板の製造方法及びその実装構造体の製造方法
JP2013089910A (ja) * 2011-10-21 2013-05-13 Fujikura Ltd フレキシブルプリント基板及びその製造方法
CN109952674A (zh) * 2016-11-11 2019-06-28 日进材料股份有限公司 二次电池用电解铜箔及其生产方法
EP3540832A4 (en) * 2016-11-11 2020-10-21 Iljin Materials Co., Ltd. ELECTROLYTIC COPPER FOIL FOR A SECONDARY BATTERY AND METHOD OF MANUFACTURING THEREOF
US10920330B2 (en) 2016-11-11 2021-02-16 Iljin Materials Co., Ltd. Electrolytic copper foil for secondary battery and method for producing the same
CN109952674B (zh) * 2016-11-11 2022-03-01 日进材料股份有限公司 二次电池用电解铜箔及其生产方法
CN112921370A (zh) * 2019-12-06 2021-06-08 添鸿科技股份有限公司 纳米双晶铜金属层及其制备方法及包含其的基板
CN112921370B (zh) * 2019-12-06 2024-04-19 添鸿科技股份有限公司 纳米双晶铜金属层及其制备方法及包含其的基板

Similar Documents

Publication Publication Date Title
US6586683B2 (en) Printed circuit board with mixed metallurgy pads and method of fabrication
US5536908A (en) Lead-free printed circuit assembly
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
JPWO2006059578A1 (ja) 電気接点部品、同軸コネクタおよびそれらを用いた電気回路装置
JP2004114069A (ja) 無電解Niメッキ部分へのはんだ付け用はんだ合金
KR101004063B1 (ko) 니켈-금 도금방법 및 인쇄회로기판
JP2006108464A (ja) 鉛フリーはんだに対応した銅配線基板
EP1209958A2 (en) Laminated structure for electronic equipment and method of electroless gold plating
TW590836B (en) Method of mounting electronic parts with Sn-Zn solder free of Pb without reduction in bonding strength
US20050242443A1 (en) Electronic part and surface treatment method of the same
JP2000349111A (ja) はんだ接合用電極
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
JP5680342B2 (ja) めっき膜、プリント配線板及びモジュール基板
JP4047251B2 (ja) 配線基板および配線基板の製造方法
JP5019596B2 (ja) プリント配線板及びプリント回路板
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP5089322B2 (ja) ビアフィリング方法
JP3988710B2 (ja) 金属電極を用いた接合方法
Nichols Lead‐Free Printed Wiring Board Surface Finishes
JP4324032B2 (ja) 部品実装部を有するフレキシブルプリント配線基板および電解めっき処理方法
KR20070067860A (ko) 저융점 무연 솔더 및 그의 제조 방법
JP6634978B2 (ja) 半導体装置及びその製造方法
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP5625510B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20070220

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

A131 Notification of reasons for refusal

Effective date: 20071127

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

A02 Decision of refusal

Effective date: 20080715

Free format text: JAPANESE INTERMEDIATE CODE: A02