CN109327975A - 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置 - Google Patents

用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置 Download PDF

Info

Publication number
CN109327975A
CN109327975A CN201710642142.1A CN201710642142A CN109327975A CN 109327975 A CN109327975 A CN 109327975A CN 201710642142 A CN201710642142 A CN 201710642142A CN 109327975 A CN109327975 A CN 109327975A
Authority
CN
China
Prior art keywords
hole
copper
bearing part
bath
component load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710642142.1A
Other languages
English (en)
Inventor
王大学
淩绮冰
安妮·泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Austria Aotesi Science And Technology Ltd Co System
Original Assignee
Austria Aotesi Science And Technology Ltd Co System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Aotesi Science And Technology Ltd Co System filed Critical Austria Aotesi Science And Technology Ltd Co System
Priority to CN201710642142.1A priority Critical patent/CN109327975A/zh
Priority to US16/049,512 priority patent/US10455704B2/en
Priority to EP18186344.0A priority patent/EP3439441B1/en
Publication of CN109327975A publication Critical patent/CN109327975A/zh
Priority to US16/565,733 priority patent/US20200006135A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

一种用铜(110)填充在部件承载件(100)中形成的孔(120)的方法。该方法包括：i)形成覆盖壁(130)的表面(131)的至少一部分的导电材料层(111)，其中，壁(130)界定孔(120)；并且随后ii)使用包括浴的镀覆工艺用铜(110)至少部分地覆盖层(111)并至少部分地填充孔(120)的未填充容积(121)。在此，浴包括在50g/L到75g/L的范围内、特别是在60g/L到70g/L的范围内的浓度的铜离子，特别是Cu2+。

Description

用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置
技术领域
本发明大体涉及部件承载件中孔的填充。具体地，本发明涉及通过镀覆用铜填充部件承载件中的孔，同时避免了铜填充的孔中的缺陷。进一步地，本发明涉及一种用于实施该方法的装置。此外，本发明涉及用该方法制造的部件承载件。
背景技术
包括电子部件的电子组件和电路通常构建在部件承载件(诸如印刷电路板(PCB))上。所谓的多层部件承载件的制造过程通常包括用导电材料诸如铜填充部件承载件中的孔。
电子部件的密度和复杂度不断增加，而部件承载件中的孔(诸如激光钻的孔)越来越小，同时孔的纵横比(高宽比，aspect ratio)越来越高。在这方面，常见的问题是在部件承载件的制造过程期间产生了用于填充这些孔的材料中的缺陷。当制造部件承载件时，在孔的填充材料中的缺陷(failure,破损)诸如裂纹或空隙通常是不可避免的。这些裂纹和空隙导致关于构建在部件承载件上的电子组件的功能性的严重问题。因此，特别是在高频率的情况下，信号传导的质量将显著降低。
如根据下面的描述将变得明显的，裂纹和空隙形成的问题是填充部件承载件中的孔的制造工序所固有的。
通常，应用电镀工艺以便填充部件承载件中的孔。因此，将阳极(带正电荷)放入浴中以便在阳极和应被电镀并且用作阴极的带负电荷的实体之间建立电场。电场将溶解在浴中的阳离子(诸如铜离子)驱动至应被电镀的实体的表面。在带负电荷的表面处，阳离子将被化学还原，并且例如铜的层将在应被电镀的实体的表面开始生长。该工艺可以用于填充孔。在下文中，描述了两个现有技术示例，并且根据这些现有技术示例，填充材料中的缺陷如何出现将变得明显。
在图3a和图3b中示出了用于通过电镀来填充部件承载件中的孔的常规工艺的现有技术示例。这些图示出了部件承载件300中的孔320，其中孔320由壁330a和300b以及底部结构333物理界定。在此，底部结构333以及壁330a和300b的表面应被电镀，以便从而用铜填充孔320。在图3a中可以清楚地看到，铜材料310从左壁330a、右壁330b和底部结构333开始生长。然而，还可以清楚地看到，铜材料310的生长以不规则的方式发生。在壁330a和330b处以及在底部结构333处的每个铜材料部分310的中间，生长速度更快，并且因此铜材料310的厚度高于壁330a和330b以及底部结构333的外侧处的铜材料310的厚度。在此，由箭头指示生长方向。结果，间隙345存留在孔320的壁330a和300b与底部结构333之间的过渡区域处。
当生长过程结束并且孔被铜310填充时，如在图3b中可以看到的，缺陷350诸如裂纹和/或空隙将存留在被填充的孔320的中央。因为在生长过程期间存留有间隙345，这些缺陷350直接导致铜材料310的不规则生长过程，并且最终导致不能修复的裂纹和/或空隙。
通常，这样的缺陷和伴随的问题被认为是不可避免的。一些制造商应用化学添加剂以支持铜材料的规则生长，以便在没有缝隙形成和没有随后的缺陷形成的情况下填充孔。然而，这些化学添加剂通常不会足够量地到达间隙的位置。相当于，将化学添加剂带入孔(化学源)内并且再从孔中带出(化学排放)，不会对铜材料生长和间隙位置产生大的影响。
在图4a和图4b中示出了这种通过使用化学添加剂填充部件承载件中的孔的常规工艺的现有技术示例。图4a示出了类似于图3中所示的部件承载件的部件承载件400。箭头指示的是化学添加剂的来源方向450和化学添加剂的排出方向451。可以看出，化学添加剂在第一方向450上流入孔320中，并且化学添加剂在第二方向451上从孔320中排出。然而，化学添加剂的流不能有效地到达多个铜材料部分310之间的间隙345。因此，如在图4b中所看到的，在最终的部件承载件400中，填充的铜材料310中仍然存在缺陷诸如裂纹和/或空隙。
此外，图5中示出了常规部件承载件500中的常规孔520的现有技术示例。在底部333处的导电材料层310的厚度为4.18μm，而在左壁330a处的导电材料层310的厚度为4.27μm，在右壁330b处的导电材料层310的厚度为4.84μm。在此，孔520的高度为63.68μm，并且孔520的最大直径为83.36μm。在孔520的顶部的左侧和右侧的肩部332上，导电材料层310的厚度为4.18μm。此外，可以看出，壁330a、壁330b的表面上的导电材料层310根本不光滑。总之，在壁330a、壁330b和底部333处的导电材料层310的厚度非常薄且不规则地成形。结果，用导电材料填充孔520受到阻碍，不能以有效的方式进行。
因为使用化学添加剂的工艺常常不能有效地运作，所以性能通常较差，而且缺陷仍然存在。此外，化学添加剂导致额外的成本，并且通常是对环境有害的，并且因此迄今为止没有提供用于部件承载件中的孔的无缺陷填充的有效工艺。
因此，提高用铜填充在部件承载件中形成的孔的效率，同时避免填充铜材料中的缺陷是本发明的目的。
发明内容
为了实现上述目的，提供了根据独立权利要求的用于用铜填充在部件承载件中形成的孔的方法、用于实施该方法的装置以及用描述的方法制造的部件承载件。
根据本发明的示例实施方案，提供了一种用铜填充在部件承载件中形成的孔的方法。该方法包括以下步骤：i)形成覆盖壁的至少一部分表面的导电材料层，其中壁界定孔，以及随后ii)使用包括浴的镀覆工艺用铜至少部分地覆盖该层并且至少部分地填充孔的未填充容积。在此，该浴包括在50g/L到75g/L的范围内，特别是在60g/L到70g/L的范围内浓度的铜离子，特别是Cu2+。
所描述的方法基于以下思想：当执行所提出的方法(其中，两个步骤用于填充过程)时，部件承载件中的孔可以非常有效地用铜填充。在第一步骤中，可能存在至少部分地形成在壁的表面上的非常薄的导电材料层，所述壁物理地界定孔。在第二步骤中，导电材料层可以用作导电表面以启动镀覆工艺。可以进行镀覆工艺以用铜覆盖导电表面并且至少部分地填充孔。在此，镀覆工艺包括使用浴。部件承载件可以至少部分地放置在浴中以便进行镀覆工艺并且用铜填充孔。浴可以包括铜离子，特别是Cu2+，以在镀覆工艺期间用铜填充部件承载件中的孔。在此，浴中的铜浓度极大地增加到50g/L到75g/L的范围内，特别是60g/L到70g/L的范围内的量。这样的异常高的铜浓度可能与本领域技术人员的期望非常不同，并且可以将该方法区别于现有技术。以这种方式，通过所描述的方法有效地实现被填充的孔内的铜材料质量的意想不到的改善，并且可以避免铜材料中的缺陷诸如裂纹和/或空隙。
所描述的方法允许在不需要化学添加剂的情况下在镀覆工艺中高效地使用铜来填充在部件承载件中形成的孔。因此，与需要补充化学添加剂的现有技术方法相比，本文件中描述的方法还是有成本效益且环境友好的。此外，与现有技术的部件承载件相比，所得到的部件承载件的质量和功能性，特别是在信号传导的技术领域中，得到高度改善。
根据本发明的又一示例性实施方案，提供了已使用上述方法制造的部件承载件。该部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的堆叠。
所描述的部件承载件可以是高质量的部件承载件，其中，已经填充进孔内的铜材料不包括诸如裂纹和/或空隙的缺陷。
根据本发明的另一示例性实施方案，提供了一种用于用铜填充部件承载件中的孔的镀覆装置。具体地，镀覆装置被配置为执行上述用铜填充在部件承载件中形成的孔的方法。镀覆装置包括用于形成导电材料层的无电镀覆部(electro-less plater section，无电镀覆区段)，该层覆盖部件承载件的壁的至少部分表面，其中，壁界定部件承载件中的孔。此外，镀覆装置包括电镀部，其用于通过电镀工艺用铜至少部分地覆盖该层并且至少部分地填充孔的未填充容积。该电镀部还包括用于镀覆铜的浴，其中，该浴包含浓度在50g/L到75g/L的范围内的，特别是在60g/L到70g/L的范围内的铜离子，特别是Cu2+。
所描述的镀覆装置可以被配置成制造上述的部件承载件。此外，所描述的镀覆装置可以产生与上述方法和部件承载件相同的优点。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或在其中容纳一个或多个电子部件、用于提供机械支撑和电连接的任何支撑结构。
在本申请的上下文中，术语“在部件承载件中形成的孔”可以特别地表示部件承载件中没有固体或液体材料的区域。该区域可以填充有气态流体诸如空气。在真空环境中，该区域可以是完全空的。此外，术语“孔”可以表示部件承载件内的竖直结构。
可以通过激光钻孔、机械钻孔、光刻、蚀刻技术或其组合来实现孔的形成。孔可以是通孔或盲孔。当孔是通孔时，其从部件承载件的层的表面延伸穿过部件承载件的层到达部件承载件的层的下侧。在这种情况下，孔下面可能没有材料。通孔可以成形为锥体或管。当孔是盲孔时，其可以从部件承载件的层的表面延伸穿过部件承载件的层，但未到达部件承载件的层的下侧。在这种情况下，设置在部件承载件内的孔的最低点处可能存在底层。盲孔可以成形为锥体或管。
孔的侧壁可以相对于孔的底平面呈现一角度θ，并且相对于孔的顶平面呈现一角度。这些角度可以精确地限定，并且相对于孔的底平面的角度和相对于孔的顶平面的角度在遍及孔的整个圆周上可以分别是相等的。
通孔或盲孔也可以被配置为竖直的互连通道(通路)。
在本申请的上下文中，术语“镀覆工艺”可以特别地表示镀覆(即，覆盖导电表面)的过程，在该过程中金属被沉积到导电表面上。这可以以电镀方式或者以如下面将要更详细描述的无电镀覆方式进行。
在本申请的上下文中，术语“浴”可以特别地表示用于镀覆工艺的溶液。在其最基本的形式中，浴含有用于镀覆实体表面的电解质。电解质可以是阳离子，特别是金属阳离子。电解质可以包括铜离子，特别是Cu2+。可以将应被镀覆的实体的表面至少临时地放置在浴中以便进行镀覆工艺。以这种方式，通过使用浴可以进行不同种类的镀覆工艺。浴可以具有在30°至50°摄氏度的范围内，特别是35°至45°摄氏度范围内的温度。
在下文中，将阐释该方法、装置和部件承载件的实施方案。
根据一实施方案，向浴中供给硫酸铜CuSO4，和/或五水合硫酸铜CuSO4*5H2O。这可以提供以下优点：通过采用公知的且受认可的工艺技术可以实现具有其有益效果的浴。
铜可以以其无水盐硫酸铜的物理形式加入浴。此外，铜可以以其水合盐五水合硫酸铜的物理形式加入浴。例如，可以向体积为5500L的浴加入1000kg量的硫酸铜或1400kg量的五水合硫酸铜，以达到在50g/L到75g/L的范围内的铜离子浓度。当被加入浴时，硫酸铜和/或五水合硫酸铜可以溶解成铜离子Cu2+和硫酸根离子SO4 2-。
根据另一实施方案，浴还包含浓度在80g/L到110g/L的范围内，特别是在90g/L到100g/L的范围内的硫酸H2SO4。这可以提供以下优点：可以应用硫酸以便控制包括电导率、电解质的溶解度、铜离子的浓度和铜沉积速率的浴的化学和物理参数。
硫酸可以例如用于控制溶液中铜离子的量。高浓度的硫酸可能导致浴中铜离子的浓度低，反之亦然。当硫酸进入水中时，水分子将被质子化为H3O+。这可能妨碍铜离子的形成。如果硫酸的浓度降低，则较少的水分子可被质子化，并且铜离子的浓度可增加。
由于其化学特性，硫酸可能会影响浴中的电导率、电解质的溶解度以及铜沉积速率。硫酸还可以用来调节浴的pH值。通过加入水可以将硫酸稀释至例如50％。
根据另一实施方案，浴还包括由铁离子(特别是Fe2+和Fe3+)、氯化物(漂白剂，chloride)Cl-、增亮剂和均化剂(leveler agent)组成的组中的至少一种。这可以允许以快速且可靠的方式调节浴及镀覆工艺的各种化学和物理参数。
根据另一实施方案，该方法还包括：使用包括另外的浴的另外镀覆工艺用铜至少部分地填充孔的剩余容积，其中，该另外的浴包含与第一浴至少大致相同的化学成分组成和/或至少大致相同的化学成分浓度。这可以提供可以进一步提高已经填充进孔内的铜材料的质量的优点。
可能发生的是，并非部件承载件中的孔的全部容积在第一浴中通过镀覆工艺均可以或已被填充。因此，可能适合在第一浴后布置第二浴。换言之，当在部件承载件的制造过程的过程方向上观察时，第二浴可以布置在第一浴的下游。第二浴可以包括与第一浴相同的化学和/或物理特性，以便以与如由第一浴所进行的完全相同的方式来填充孔的剩余容积。
根据另一实施方案，该方法还包括：使用包括另外的浴的另外镀覆方法用铜至少部分地填充孔的剩余容积，其中，该另外的浴包含与第一浴不同的化学成分组成和/或不同的化学成分浓度。这可以提供方法的灵活性得到高度改善的优点。
除了以与第一浴完全相同的方式填充孔的剩余容积，第二浴可以包括与第一浴不同的组成，以便根据现时情况以合适的方式调节填充部件承载件中的孔的工艺。
根据另一实施方案，形成的导电材料层的厚度在0.1μm到1μm的范围内，特别是在0.3μm到0.7μm的范围内。这可以提供仅需要少量的导电材料并且因此可以节省材料成本的优点。
这样异常薄的导电材料层可能令人意外地是对于确保高质量的导电材料层存在而言足够厚的，这对于启动随后的电镀工艺是必需的。
根据另一实施方案，已经(特别是通过闪镀(flash-plating，薄镀，闪熔镀覆))形成在导电材料上面的铜材料的厚度在0.3μm到15μm的范围内，特别是在4μm到10μm的范围内。
根据另一实施方案，通过无电镀覆形成导电材料层。这可以提供通过采用公知的且受认可的工艺技术可以实现具有其有益效果的方法的优点。
无电镀覆也被称为化学镀覆或自催化镀覆，并且是可以涉及浴中若干同时反应的非电流方法。例如，首先进行无电镀覆步骤，以便在部件承载件的电绝缘层上产生导电层。该导电层对于进行随后的电镀步骤是必需的。这是因为在浴中的电镀过程期间，应被电镀的实体被用作阴极(带负电)。例如借助(例如通过接触环)与应被电镀的实体的表面接触的电源，可以设置负电荷。但是，只有实体的表面由导电材料制成，这才能实现。因此，无电镀覆可能是强制性的，以便在第一步骤中在电绝缘材料上产生薄的导电材料层。
根据术语无电(无电的，electro-less)，在不使用外部电源的情况下进行无电镀覆。然而，用于无电镀覆工艺的溶液可能需要包括还原剂。原则上，可以使用任何的基于氢的还原剂。在无电镀镍的情况下，通常可以使用次磷酸盐。在无电镀铜的情况下，通常使用低分子量的醛诸如甲醛。此外，应该镀覆的表面需要催化表面。通常，这种催化表面可以通过在应该镀覆的表面上沉积少量的催化剂(例如，钯)来产生。例如，当与催化表面接触时，金属离子诸如铜离子可以被还原成铜。这是因为当与催化表面接触时，还原剂诸如甲醛可以被氧化。电子可以以这种方式从还原剂转移到铜离子。
根据另一实施方案，通过电镀，特别是闪镀，完成至少部分地覆盖该层和至少部分地填充该孔。这也可以提供这样的优点：通过采用公知的且受认可的工艺技术可以实现具有其有益效果的方法。
术语电镀，也称为电镀覆(镀锌，galvanizing)，是指将金属离子沉积到应该被镀覆的表面上的工艺。电镀可以在浴中发生，并且可以包括使用阳极和阴极。
阳极是这样的电极：电流可以通过该阳极流入极化的电气设备。阳极带正电荷，而可能被电镀的产品带负电荷，从而形成阴极。这可以由连接到阳极和应被电镀的产品的电源来控制。以这种方式，借助电源，部件承载件可以带负电荷。例如，部件承载件的表面可以通过接触环连接到电源。
阳极可以是惰性阳极，并且因此阳极的材料不会溶解在流体容积中。相反，可以通过电解质储存器注入电解质，该电解质储存器控制流体容积中溶解的电解质的量。电解质可以例如包括铜离子(Cu2+)、铝离子(Al3+)或镍离子(Ni2+)。
术语闪镀可以是指非常快速和高效的电镀工艺。例如，电解质(例如铜)的浓度可能突然增加到非常高的浓度，以便提供非常快速的电镀工艺。部件承载件中的孔可以通过闪镀部分地填充，然后可以通过应用已知的通道填充技术来填充孔的其余部分。然而，该孔最好是通过闪镀完全地填充。
根据另一实施方案，该方法还包括：i)用激光钻该孔，以及ii)去除由激光钻孔引起的废产物，特别是黑色氧化物。这可以提供产生具有精确的物理尺寸并且没有任何干扰的物理结构的高质量孔的优点。
有各种激光技术可用于在部件承载件中钻孔。例如CO2激光器、准分子激光器、Nd-YAG激光器或UV激光器。在激光钻孔期间，产生热量并且可能引发化学反应。这种反应可以包括氧化物的形成，特别是所谓的黑色氧化物。这些黑色氧化物包括，但不限于，铁的氧化物(例如磁铁石，Fe3O4)和锰的氧化物(例如高锰酸盐，MnO4)。黑色氧化物还可以是指用于含铁材料、不锈钢、铜和铜基合金、锌、粉末金属和银焊料的转化层。
根据另一实施例，该方法还包括用激光钻该孔。在此，在不预先去除由激光钻孔引起的废产物(特别是黑色氧化物)的情况下，进行该层的形成。这可以提供可以以快速且有效的方式实现该方法的优点。特别地，如果剩余的废产物对所得到的部件承载件不具有或仅具有小的负面影响，则本发明的该实施方案可能是适合的。
根据另一实施方案，孔的纵横比在0.5到1.5的范围内，进一步地，特别是在0.8到1.0的范围内。特别地，纵横比约为0.9。这可以提供这样的优点：通常非常小的高质量孔可能适合于该方法。
几何形状的纵横比可以是在不同维度上的其尺寸的比例。例如，矩形的纵横比是其较长边与其较短边的比例。在管状孔的情况下，纵横比也可以是其较长边与其较短边的比例。
根据另一实施方案，孔被配置为通孔或盲孔。这可以提供以下优点：该方法非常灵活并且可以在各种工艺中实施。
例如，填充的盲孔可以用作通道(via)，以便将部件承载件内的不同导电层电互连。此外，填充的通孔可以用作通道，以便将不同堆叠的部件承载件内的不同导电层电互连。
根据另一实施方案，导电材料包括由铜、铝和镍组成的组中的至少一种。这可以提供通过采用已知且受认可的工艺技术可以实现具有其有益效果的方法的优点。
根据另一实施方案，部件承载件的填充孔是无缺陷的，特别是无裂纹和无空隙的。这可以提供以下优点：可以提供具有(例如，在信号传导技术领域的)有效功能的高质量的部件承载件。此外，由于不需要补充的化学添加剂，可以以成本效益和环境友好的方式制造高质量的部件承载件。
根据另一实施方案，部件承载件可以是由所提到的电绝缘层结构和导电层结构形成的层压件，特别是通过施加机械压力(如果需要，则由热能支持)来形成。所提到的堆叠可能产生能够为其它电子部件提供大的安装表面并且仍然非常薄且紧凑的板状部件承载件。
术语“层结构”可以特别地表示连续的层、图案化或空间结构化的层或共同的层内的多个非连续的孤立区。因此，本文中描述的部件承载件还可以包括电绝缘结构的多层结构和导电层的多层结构，其中层的数量不受限制。
根据另一实施方案，至少一个电绝缘层结构和/或至少一个另外的电绝缘结构包括由树脂(特别是双马来酰亚胺-三嗪树脂)、氰酸酯、玻璃(特别是玻璃纤维)、预浸材料、聚酰亚胺、液晶聚合物、基于环氧树脂的积层膜(epoxy-based build-up film，基于环氧树脂的累积膜)、FR4材料、陶瓷和金属氧化物组成的组中的至少一种。虽然通常优选预浸材料或FR4，但是也可以使用其它材料。这可以提供这样的优点：通过采用已知且受认可的工艺技术可以实现所描述的具有其有益效果的部件承载件。
根据另一实施方案，至少一个导电层结构包括由铜、铝和镍组成的组中的至少一者。而且，这可以提供这样的优点：通过采用已知且受认可的工艺技术可以实现所描述的具有其有益效果的部件承载件。
根据另一实施方案，部件承载件成形为板。这可以提供以下优点：可以用紧凑设计实现部件承载件，其中，该部件承载件仍然可以为安装在其上的多个电子部件提供空间上较大的基底(basis)。
根据另一实施方案，部件承载件是多层部件承载件。特别地，部件承载件是若干层结构的复合物，该若干层结构彼此堆叠并且可以通过施加压力(如果需要，则伴随着热量)而连接在一起。多层结构中的至少一些层可以是或可以被实现为所谓的预浸材料层。
根据另一实施方案，部件承载件被配置为由印刷电路板和基板组成的组中的一者。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示板状部件承载件，该板状部件承载件通过层压(例如通过施加压力，如果需要，则伴随着供应热能)若干导电层结构与若干电绝缘层结构而形成。作为PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维，即所谓的预浸材料或FR4材料。各种导电层结构可以通过形成穿过层压件的通孔以期望的方式彼此连接，例如通过激光钻孔或机械钻孔，并且通过用导电材料(特别是铜)填充这些孔，从而形成作为通孔连接的通道。除了可以嵌入印刷电路板中的一个或多个电子部件之外，印刷电路板通常被配置为在板状印刷电路板的一个或两个相对的表面上容纳一个或多个电子部件。它们可以通过焊接连接到各自的主表面。
附图说明
根据下文中将要描述的实施方案的示例，本发明的上述方面和其它方面是显而易见的，并且参照这些实施例进行解释。
图1a至图1d示出了用于用铜无缺陷的填充部件承载件中的孔的方法。
图2示出了用该方法制造的部件承载件的示例性实施方案。
图3a和图3b示出了填充部件承载件中的孔的现有技术示例。
图4a和图4b示出了通过使用化学添加剂填充部件承载件中的孔的现有技术示例。
图5示出了常规部件承载件中的常规孔的现有技术示例。
图6a和图6b示出了根据现有技术的常规孔的实验数据和根据本发明的孔的实验数据。
在不同的附图中，类似或完全相同的元件具有相同的附图标记。
具体实施方式
参考附图，在更详细地描述示例性实施方案之前，将总结一些基本思考，基于该基本思考已经得到本发明的示例性实施方案。
根据本发明的示例性实施方案，提高了部件承载件中的孔的填充容量，并且实现了部件承载件，特别是PCB，的关于功能的更好的可靠性。通常，镀覆环境中的铜离子浓度在35g/L左右。一方面，当浓度较低时，缺陷诸如裂纹的形成增加。另一方面，当铜浓度过高时，不再是所有的铜均可溶，而且会产生铜的结晶。由于铜结晶的可能性增加，在镀覆环境中，在50g/L至80g/L、特别是约65g/L的这种高范围内的铜浓度将不被认为是适当的。然而，最令人惊奇的是，在该特定的浓度范围内，电镀被改善以提供用铜填充PCB中的孔的方法，同时避免了缺陷诸如裂纹和空隙。
图1a、图1b、图1c和图1d示出了用铜110填充部件承载件100中的孔120的方法。
根据图1a，部件承载件100包括盲孔120。孔120在水平方向上由壁130界定，所述壁130包括分别的表面131。孔120用激光钻出，并且废产物(特别是黑色氧化物)已被去除。
根据图1b，该方法包括形成覆盖壁130的表面131的至少一部分的导电材料层111，其中，壁130界定孔120。通过无电镀覆工艺来完成该层形成。形成的导电材料层111包括在0.1μm到1μm的范围内，特别是在0.3μm到0.7μm的范围内的厚度。孔120是盲孔，并且因此也包括在竖直方向上界定孔120的底部结构133。孔120的纵横比为约0.9。应当注意，底部结构133上面的导电材料层111比壁130上面的导电材料层111更厚。
此外，导电材料111的表面是光滑的。总而言之，在壁130处和底部133处的导电材料层111的厚度是相当厚的并且规则地成形。因此，用导电材料填充孔120不受阻碍，并且可以以有效的方式进行。
根据图1c，该方法还包括随后使用包括浴的电镀工艺用铜110至少部分地覆盖层111并且至少部分地填充孔120的未填充容积121。用粗体箭头示出了铜材料110的生长方向。可以看出，生长以规则的方式发生，并且在铜材料110内没有留下任何未填充的间隙。在此，浴中包含浓度在50g/L到75g/L的范围内、特别是在60g/L到70g/L的范围内的铜离子，特别是Cu2+，是必要的。
根据本文所描述的具体实施方案，在底部133处导电材料层111和铜层110的厚度为10.84μm，而在左壁130处的厚度为7.31μm，并且在右壁130处的厚度为7.48μm。在此，孔120的高度为67.36μm，孔120的最大直径为83.26μm。在孔120的顶部的左侧和右侧的肩部132上面，厚度为2.93μm。
根据图1d，孔已经用铜110完全地填充，并且填充的铜材料110不包括诸如裂纹和/或空隙的任何缺陷。
图2示出了部件承载件200的示例性实施方案。部件承载件200由多个电绝缘层结构202和多个导电层结构204的堆叠构成。部件承载件200通过上述方法制造并且包括没有缺陷(诸如裂纹和/或空隙)的高质量的导电材料210。材料210是铜，其通过在导电层211的上的电镀工艺填充到部件承载件200的孔中。以这种方式，部件承载件200的第一层200a和第二层200b可以电互连。
图6a和6b示出了根据要求保护的发明的部件承载件中孔的照片形式的实验数据(图6a)和根据现有技术的部件承载件中常规孔的照片形式的实验数据(图6b)。
图6a从技术角度对应于图1c。部件承载件中的孔已用导电材料镀覆，其中，该孔布置在孔下面的另外的导电层结构之上。这些实验数据中的尺寸如下：83.26μm(L1)、7.48μm(L2)、2.93μm(L3)、67.36μm(L4)、10.84(L5)和7.31μm(L6)。
图6b从技术角度对应于图5。根据现有技术，常规部件承载件中的常规孔已用导电材料镀覆。在此，传统孔布置在传统孔下面的另外的导电层结构的之上。这些实验数据中的层厚度如下：83.36μm(PL1)、4.84μm(PL2)、4.18(PL3)、63.68μm(PL4)、4.18(PL5)和4.27μm(PL6)。
应当注意，术语“包括”不排除其他元件或步骤，并且“一(a)”或“一(an)”不排除多个。而且，描述的与不同实施方案相关联的元件可以组合。
还应当注意，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实现不限于图中所示和上文所述的优选实施方案。相反，即使在根本不同的实施方案的情况下，使用所示出的解决方案并且根据本发明的原理的多种变型是有可能的。
附图标记
100 部件承载件
110 铜材料
111 导电材料层
120 孔
121 未填充容积
130 壁
131 表面
132 肩部
133 底部结构
200 无缺陷部件承载件
200a 第一层
200b 第二层
202 电绝缘层结构
204 导电层结构
210 铜材料
211 导电材料层
300 现有技术的部件承载件
310 铜材料
320 未填充容积
330 壁
333 底部结构
345 间隙
350 裂纹和空隙
400 另外的现有技术的部件承载件
450 化学添加剂来源
451 化学添加剂排出
500 现有技术的常规部件承载件
520 现有技术的常规孔

Claims (18)

1.一种用铜(110)填充在部件承载件(100)中形成的孔(120)的方法，所述方法包括：
形成覆盖壁(130)的表面(131)的至少一部分的导电材料层(111)，其中，所述壁(130)界定所述孔(120)；和随后
使用包括浴的镀覆工艺用铜(110)至少部分地覆盖所述层(111)并至少部分地填充所述孔(120)的未填充容积(121)；
其中，所述浴包括在50g/L到75g/L的范围内、特别是在60g/L到70g/L的范围内的浓度的铜离子，特别是Cu2+。
2.根据权利要求1所述的方法，还包括向所述浴供给硫酸铜CuSO4和/或五水合硫酸铜CuSO4*5H2O。
3.根据权利要求1或2所述的方法，其中，所述浴还包括：浓度在80g/L到110g/L的范围内、特别是在90g/L到100g/L的范围内的硫酸H2SO4。
4.根据前述权利要求中任一项所述的方法，其中，所述浴还包括：由铁离子——特别是Fe2+和Fe3+、氯化物Cl-、增亮剂和均化剂组成的组中的至少一种。
5.根据前述权利要求中任一项所述的方法，还包括：
使用包括另外的浴的另外的镀覆工艺用铜(110)至少部分地填充所述孔(120)的剩余容积(121)，其中，所述另外的浴包括与第一浴至少大致相同的化学成分组成和/或至少大致相同的化学成分浓度。
6.根据权利要求1至4中任一项所述的方法，还包括：
使用包括另外的浴的另外的镀覆工艺用铜(110)至少部分地填充所述孔(120)的剩余容积(121)，其中，所述另外的浴包括与第一浴不同的化学成分组成和/或不同的化学成分浓度。
7.根据前述权利要求中任一项所述的方法，其中，形成的所述导电材料层(111)包括在0.1μm到1μm的范围内、特别是在0.3μm到0.7μm的范围内的厚度，和/或
其中，已形成在所述导电材料(111)上面的铜材料(110)包括在0.3μm到15μm的范围内、特别是在4μm到10μm的范围内的厚度。
8.根据前述权利要求中任一项所述的方法，其中，通过无电镀覆实现形成所述导电材料层(111)。
9.根据前述权利要求中任一项所述的方法，其中，通过电镀，特别是闪镀，实现至少部分地覆盖所述层(111)和至少部分地填充所述孔(120)。
10.根据前述权利要求中任一项所述的方法，还包括：
用激光钻所述孔(120)；和
去除由激光钻孔引起的废产物，特别是黑色氧化物。
11.根据权利要求1至9中任一项所述的方法，还包括：
用激光钻所述孔(120)；并且
其中，在不预先去除由激光钻孔引起的废产物特别是黑色氧化物的情况下，进行所述层(111)的形成。
12.根据前述权利要求中任一项所述的方法，其中，所述孔(120)的纵横比在0.5到1.5的范围内，特别是在0.8到1.0的范围内。
13.根据前述权利要求中任一项所述的方法，其中，所述孔(120)被配置为通孔或盲孔。
14.根据前述权利要求中任一项所述的方法，其中，所述导电材料(111)包括由铜、铝和镍组成的组中的至少一种。
15.一种部件承载件(200)，包括：
至少一个电绝缘层结构(202)和至少一个导电材料层结构(204)的堆叠体，
其中，所述部件承载件(200)已经通过根据权利要求1至14中任一项所述的方法制造，并且
其中，所述部件承载件包括至少一个孔，所述孔用铜(210)至少部分地填充。
16.根据权利要求15所述的部件承载件(200)，其中，所述部件承载件的被填充的孔是无缺陷的，特别是无裂纹的和无空隙的。
17.根据权利要求15或16所述的部件承载件(200)，其中，所述至少一个电绝缘层结构(202)包括由树脂——特别是双马来酰亚胺-三嗪树脂、氰酸酯、玻璃——特别是玻璃纤维、预浸材料、聚酰亚胺、液晶聚合物、基于环氧树脂的积层膜、FR4材料、陶瓷和金属氧化物组成的组中的至少一种。
18.一种用于特别是通过实施根据权利要求1至14中任一项所述的方法用铜(110)填充在部件承载件(100)中形成的孔(120)的镀覆装置，所述镀覆装置包括：
用于形成导电材料层(111)的无电镀覆部，所述层(111)覆盖部件承载件的壁(130)的表面(131)的至少一部分，其中，所述壁(130)界定所述部件承载件(100)中的所述孔(120)；和
用于通过电镀工艺用铜(110)至少部分地覆盖所述层(111)并且至少部分地填充所述孔(120)的未填充容积的电镀部，其中，所述电镀部还包括：
用于用铜进行镀覆的浴，其中，所述浴包括在50g/L到75g/L的范围内、特别是在60g/L到70g/L的范围内的浓度的铜离子，特别是Cu2+。
CN201710642142.1A 2017-07-31 2017-07-31 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置 Pending CN109327975A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710642142.1A CN109327975A (zh) 2017-07-31 2017-07-31 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置
US16/049,512 US10455704B2 (en) 2017-07-31 2018-07-30 Method for copper filling of a hole in a component carrier
EP18186344.0A EP3439441B1 (en) 2017-07-31 2018-07-30 Method for failure-free copper filling of a hole in a component carrier
US16/565,733 US20200006135A1 (en) 2017-07-31 2019-09-10 Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710642142.1A CN109327975A (zh) 2017-07-31 2017-07-31 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置

Publications (1)

Publication Number Publication Date
CN109327975A true CN109327975A (zh) 2019-02-12

Family

ID=63244389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710642142.1A Pending CN109327975A (zh) 2017-07-31 2017-07-31 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置

Country Status (3)

Country Link
US (1) US10455704B2 (zh)
EP (1) EP3439441B1 (zh)
CN (1) CN109327975A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777458B2 (en) * 2016-12-27 2020-09-15 Semes Co., Ltd. Method of filling a via hole and apparatus for performing the same
TWM576370U (zh) * 2018-09-28 2019-04-01 先豐通訊股份有限公司 電路板結構
US11489108B2 (en) 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators
US11100946B1 (en) 2020-07-01 2021-08-24 Western Digital Technologies, Inc. SOT differential reader and method of making same
US11094338B1 (en) 2020-07-09 2021-08-17 Western Digital Technologies, Inc. SOT film stack for differential reader
US11763973B2 (en) 2021-08-13 2023-09-19 Western Digital Technologies, Inc. Buffer layers and interlayers that promote BiSbx (012) alloy orientation for SOT and MRAM devices
US11532323B1 (en) 2021-08-18 2022-12-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices
US11875827B2 (en) 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator
US11783853B1 (en) 2022-05-31 2023-10-10 Western Digital Technologies, Inc. Topological insulator based spin torque oscillator reader
CN117460154A (zh) * 2022-07-18 2024-01-26 奥特斯科技(重庆)有限公司 部件承载件、制造部件承载件的方法和设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3464855A (en) * 1966-09-06 1969-09-02 North American Rockwell Process for forming interconnections in a multilayer circuit board
CN1063395A (zh) * 1991-01-10 1992-08-05 机械电子工业部第十五研究所 无化学镀孔金属化工艺——黑孔化方法
CN1427668A (zh) * 2001-12-20 2003-07-02 希普利公司 导孔填充方法
CN1575106A (zh) * 2003-05-23 2005-02-02 株式会社日立制作所 印刷线路板及其制造方法、电镀铜方法及电镀铜液
CN1984526A (zh) * 2005-12-15 2007-06-20 古河电路铜箔株式会社 带载体的极薄铜箔及印刷电路基板
CN101542021A (zh) * 2006-09-07 2009-09-23 恩索恩公司 传导聚合物的沉积和非传导基材的金属化
CN102036509A (zh) * 2009-09-25 2011-04-27 北大方正集团有限公司 一种电路板通孔盲孔电镀方法
CN102286760A (zh) * 2010-05-19 2011-12-21 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
US20120168942A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
CN103179806A (zh) * 2011-12-21 2013-06-26 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN103444275A (zh) * 2007-06-15 2013-12-11 美录德有限公司 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板
CN104053313A (zh) * 2013-03-14 2014-09-17 罗门哈斯电子材料有限公司 填充通孔的方法
CN104470260A (zh) * 2013-09-13 2015-03-25 珠海方正科技高密电子有限公司 盲孔电镀填孔方法和电路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555762B2 (en) 1999-07-01 2003-04-29 International Business Machines Corporation Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
JP2003213489A (ja) 2002-01-15 2003-07-30 Learonal Japan Inc ビアフィリング方法
US20140262801A1 (en) 2013-03-14 2014-09-18 Rohm And Haas Electronic Materials Llc Method of filling through-holes

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3464855A (en) * 1966-09-06 1969-09-02 North American Rockwell Process for forming interconnections in a multilayer circuit board
CN1063395A (zh) * 1991-01-10 1992-08-05 机械电子工业部第十五研究所 无化学镀孔金属化工艺——黑孔化方法
CN1427668A (zh) * 2001-12-20 2003-07-02 希普利公司 导孔填充方法
CN1575106A (zh) * 2003-05-23 2005-02-02 株式会社日立制作所 印刷线路板及其制造方法、电镀铜方法及电镀铜液
CN1984526A (zh) * 2005-12-15 2007-06-20 古河电路铜箔株式会社 带载体的极薄铜箔及印刷电路基板
CN101542021A (zh) * 2006-09-07 2009-09-23 恩索恩公司 传导聚合物的沉积和非传导基材的金属化
CN103444275A (zh) * 2007-06-15 2013-12-11 美录德有限公司 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板
CN102036509A (zh) * 2009-09-25 2011-04-27 北大方正集团有限公司 一种电路板通孔盲孔电镀方法
CN102286760A (zh) * 2010-05-19 2011-12-21 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
US20120168942A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
CN103179806A (zh) * 2011-12-21 2013-06-26 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN104053313A (zh) * 2013-03-14 2014-09-17 罗门哈斯电子材料有限公司 填充通孔的方法
CN104470260A (zh) * 2013-09-13 2015-03-25 珠海方正科技高密电子有限公司 盲孔电镀填孔方法和电路板

Also Published As

Publication number Publication date
US20190037703A1 (en) 2019-01-31
EP3439441B1 (en) 2024-02-28
EP3439441A1 (en) 2019-02-06
US10455704B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
CN109327975A (zh) 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置
US9761882B2 (en) Manufacturing of high capacity prismatic lithium-ion alloy anodes
KR101732608B1 (ko) 에너지 저장 디바이스 내의 3차원 구리 함유 전극의 고체 전해질 인터페이스를 위한 패시베이션 막
JP4932370B2 (ja) 電解めっき方法、プリント配線板及び半導体ウェハー
TWI239226B (en) Core substrate and multi-layered circuit substrate using the same
KR20110122177A (ko) 배터리 및 울트라 캐패시터용의 다공성 삼차원 구리, 주석, 구리―주석, 구리―주석―코발트 및 구리―주석―코발트―티타늄 전극
JP2012510163A (ja) 電気化学電池またはキャパシタ用の３ｄナノ構造電極を形成するための装置および方法
US20220304164A1 (en) Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
CN102647862A (zh) 一种采取不同电流参数组合的电镀填盲孔方法
US20240102193A1 (en) Gold electroplating solution
CN104703391A (zh) 线路板及其制造方法
CN1575106A (zh) 印刷线路板及其制造方法、电镀铜方法及电镀铜液
US20220279662A1 (en) Method of preparing a high density interconnect printed circuit board including microvias filled with copper
US20200006135A1 (en) Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier
US11842958B2 (en) Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure
CN114059111B (zh) 银被膜的形成方法
JP5136799B2 (ja) 半導体装置用テープキャリアの製造方法
KR101146740B1 (ko) 주석 도금 장치
Kenny et al. From thin cores to outer layers: Filling through holes and blind micro vias with copper by reverse pulse plating

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190212

WD01 Invention patent application deemed withdrawn after publication