TWM576370U - 電路板結構 - Google Patents

電路板結構 Download PDF

Info

Publication number
TWM576370U
TWM576370U TW107213236U TW107213236U TWM576370U TW M576370 U TWM576370 U TW M576370U TW 107213236 U TW107213236 U TW 107213236U TW 107213236 U TW107213236 U TW 107213236U TW M576370 U TWM576370 U TW M576370U
Authority
TW
Taiwan
Prior art keywords
blind hole
conductive layer
layer
circuit board
conductor
Prior art date
Application number
TW107213236U
Other languages
English (en)
Inventor
李建成
Original Assignee
先豐通訊股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 先豐通訊股份有限公司 filed Critical 先豐通訊股份有限公司
Priority to TW107213236U priority Critical patent/TWM576370U/zh
Priority to US16/355,624 priority patent/US20200107456A1/en
Publication of TWM576370U publication Critical patent/TWM576370U/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本創作公開一種電路板結構，所述電路板結構包含有一多層板、一導電體、及一電鍍層。多層板內設置有一預定導電層，並且多層板包含自其一板面凹設形成且裸露部分所述預定導電層的一第一盲孔。其中，所述第一盲孔的孔徑介於0.15厘米~0.5厘米，並且所述第一盲孔的深寬比為M，而M介於1.5~10。所述導電體充填於第一盲孔且連接位於第一盲孔的預定導電層部分。所述導電體的內表面形成有深寬比小於N的一第二盲孔，並且N小於M。所述電鍍層形成於第二盲孔內且連接於導電體。

Description

電路板結構
本創作涉及一種電路板，尤其涉及一種電路板結構。
現有的電路板在製造的過程中，常需要形成有盲孔，並且需要對上述盲孔進行相應的電鍍流程。由於電路板的線路佈局越來越密集，使得電路板上的盲孔孔徑也相對被縮小，此造成電路板需形成具有較高深寬比的盲孔。
然而，現有的電路板在被製造時所使用的電鍍流程有其侷限性，也就是說，上述電鍍流程受限於設備製程能力，使得其僅能夠對於深寬比為N(如：1.5)以下的盲孔進行電鍍。因此，當現有電路板具有深寬比大於N的盲孔時，常會產生盲孔無法被有效電鍍的缺陷。
於是，本創作人認為上述缺陷可改善，乃特潛心研究並配合科學原理的運用，終於提出一種設計合理且有效改善上述缺陷的本創作。
本創作實施例在於提供一種電路板結構，能有效地改善現有電路板所可能產生的缺陷。
本創作實施例公開一種電路板結構，包括：一多層板，其內設置有一預定導電層，並且所述多層板包含有自其一板面凹設形成且裸露部分所述預定導電層的一第一盲孔；其中，所述第一盲孔的孔徑介於0.15厘米~0.5厘米，並且所述第一盲孔的深寬比為M，而M介於1.5~10；一導電體，其充填於所述第一盲孔內且電 性耦接位於所述第一盲孔的所述預定導電層部分；其中，所述導電體的一內表面形成有深寬比小於N的一第二盲孔，並且N小於M；以及一電鍍層，其形成於所述第二盲孔內且連接於所述導電體的所述內表面。
本創作實施例也公開一種電路板結構，包括：一多層板，其內設置有一預定導電層，並且所述多層板包含有自其一板面凹設形成且裸露部分所述預定導電層的一第一盲孔；其中，所述第一盲孔的孔徑介於0.15厘米~0.5厘米，並且所述第一盲孔的深寬比為M，而M介於1.5~10；以及一導電體，其充填於所述第一盲孔內且電性耦接位於所述第一盲孔的所述預定導電層部分；其中，所述導電體的一內表面形成有深寬比小於N的一第二盲孔，並且N小於M。
本創作實施例另公開一種電路板結構，包括：一多層板，其內設置有一預定導電層，並且所述多層板包含有自其一板面凹設形成且裸露部分所述預定導電層的一第一盲孔；其中，所述第一盲孔的孔徑介於0.15厘米~0.5厘米，並且所述第一盲孔的深寬比為M，而M介於1.5~10；以及一導電體，其充填於所述第一盲孔內且電性耦接位於所述第一盲孔的所述預定導電層部分。
綜上所述，本創作實施例所公開的電路板結構，通過在多層板的第一盲孔中充填形成有導電體，以使得其所欲形成的盲孔尺寸能夠不再侷限於現有製程設備的電鍍能力。
進一步地說，本創作實施例所公開的電路板結構也能通過在多層板的第一盲孔中充填形成有導電體，並使多層板所需電鍍的第一盲孔能夠通過導電體而形成深寬比較低的第二盲孔，藉以令現有製程設備能夠用於超出其電鍍能力的第一盲孔。
為能更進一步瞭解本創作的特徵及技術內容，請參閱以下有關本創作的詳細說明與附圖，但是此等說明與附圖僅用來說明本 創作，而非對本創作的保護範圍作任何的限制。
100‧‧‧電路板結構
1‧‧‧多層板
11‧‧‧板體
12‧‧‧導電層
121‧‧‧第一導電層
122‧‧‧第二導電層
123‧‧‧預定導電層
13‧‧‧第一盲孔
14‧‧‧改質層
2a‧‧‧導電膏
2‧‧‧導電體
21‧‧‧第二盲孔
3‧‧‧電鍍層
31‧‧‧電鍍區塊
D‧‧‧深度
A‧‧‧孔徑
B‧‧‧氣泡
S110‧‧‧準備步驟
S130、S230‧‧‧鑽孔步驟
S140、S240‧‧‧表面處理步驟
S150、S250‧‧‧充填步驟
S170、S270‧‧‧硬化步驟
S190、S290‧‧‧電鍍步驟
圖1為本創作電路板結構的製造方法於實施例一的步驟S110示意圖。
圖2A為本創作電路板結構的製造方法於實施例一的步驟S130示 意圖(一)。
圖2B為本創作電路板結構的製造方法於實施例一的步驟S130示意圖(二)。
圖3為本創作電路板結構的製造方法於實施例一的步驟S150示意圖。
圖4A為本創作電路板結構的製造方法於實施例一的步驟S170、S190示意圖(一)。
圖4B為本創作電路板結構的製造方法於實施例一的步驟S170、S190示意圖(二)。
圖5為本創作電路板結構的製造方法於實施例一的步驟S140示意圖。
圖6為本創作電路板結構的製造方法於實施例一採用步驟S140之後的流程示意圖(一)。
圖7為本創作電路板結構的製造方法於實施例一採用步驟S140之後的流程示意圖(二)。
圖8為本創作電路板結構的製造方法於實施例二的步驟S230示意圖。
圖9為本創作電路板結構的製造方法於實施例二的步驟S250示意圖。
圖10為本創作電路板結構的製造方法於實施例二的步驟S270、S290示意圖。
圖11為本創作電路板結構的製造方法於實施例二的步驟S240示 意圖。
圖12為本創作電路板結構的製造方法於實施例二採用步驟S240之後的流程示意圖。
請參閱圖1至圖12所示，其為本創作的實施例，需先說明的是，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本創作的實施方式，以便於了解本創作的內容，而非用來侷限本創作的保護範圍。
[實施例一]
如圖1至圖7所示，其為本創作的實施例一。本實施例公開一種電路板結構及其製造方法，並且所述電路板結構於本實施例中是以該電路板結構的製造方法所製成，但本創作不受限於此。也就是說，在本創作未繪示的其他實施例中，所述電路板結構也可以透過其他製造方法所製成。
再者，為便於理解所述電路板結構的具體構造，以下將先說明本實施例電路板結構的製造方法，而後再介紹電路板結構的具體構造。其中，所述電路板結構的製造方法於本實施例中適用於：能夠對深寬比為N以下的盲孔進行電鍍的一電鍍流程；也就是說，所述電路板結構的製造方法雖採用上述電鍍流程，但卻能夠對深寬比大於N的盲孔進行電鍍(N大於零)。其中，N較佳是介於1~1.5，但本創作不以此為限。舉例來說，在本創作未繪示的其他實施例中，N也可以是大於1.5。
需先說明的是，為便於說明本實施例，圖式僅呈現相關的局部構造。其中，如圖1至圖4B所示，所述電路板結構的製造方法包含有一準備步驟S110、一鑽孔步驟S130、一充填步驟S150、 一硬化步驟S170、及一電鍍步驟S190，但本創作不受限於上述多個步驟S110~S190的順序或實施方式。
舉例來說，在本創作未繪示的其他實施例中，上述多個步驟S110~S190也可以依據實際的設計需求而加以調整變化或增減。另，以下將分別介紹本實施例電路板結構的製造方法各個步驟S110~S190。
如圖1所示，實施所述準備步驟S110：提供一多層板1，並且所述多層板1包含有多層板體11及設置於上述多層板體11板面的多層導電層12。於本實施例中，所述多層板1的板體11及導電層12的數量各為3層來說明，但不受限於此。其中，上述多層板1內的其中一個導電層12定義為一預定導電層123。
換個角度來說，所述多層板1於本實施例中包含有一第一導電層121以及位於上述第一導電層121與預定導電層123之間的一第二導電層122，並且所述第一導電層121的外表面定義為上述多層板1的板面。
如圖2A所示，實施所述鑽孔步驟S130：自所述多層板1的板面(如：圖2A中的第一導電層121外表面)鑽孔至所述預定導電層123，以形成有一第一盲孔13。其中，所述第一盲孔13的孔徑A可以是介於0.15厘米(mm)~0.5厘米，並且上述第一盲孔13的深寬比為M(也就是，上述第一盲孔13的深度D除以孔徑A)。進一步地說，M大於N，並且M介於1.5~10。於本實施例中，所述第一盲孔13的孔徑A大致為0.2厘米~0.3厘米，而M大致是介於3~5。
更詳細地說，所述鑽孔步驟S130可以是先自所述多層板1的板面進行一機械鑽孔作業，而後接著進行一雷射鑽孔作業，以形成裸露部分預定導電層123的第一盲孔13。進一步地說，所述鑽 孔步驟S130較佳是在進行雷射鑽孔作業時，才使得部分預定導電層123裸露於外，所以上述第一盲孔13內的預定導電層123部分能有效地避免因機械鑽孔作業而有所損傷；換個角度來說，所述第一盲孔13的底部(也就是，上述預定導電層123部分)能夠大致呈平面狀，但本創作不以此為限。
舉例來說，如圖2B所示，所述鑽孔步驟S130也可以是自所述多層板1的板面進行機械鑽孔作業，以直接形成部分預定導電層123的所述第一盲孔13。據此，所述預定導電層123被機械鑽孔所移除，使得預定導電層123僅以其破斷面裸露於第一盲孔13，並且所述第一盲孔13的底部大致呈錐狀。
如圖3所示，實施所述充填步驟S150：於所述預定導電層123的第一盲孔13內充填有一導電膏2a，但所述導電膏2a較佳是未填滿第一盲孔13。其中，所述導電膏2a具備有低黏度的特性，例如是一種半固化(B-stage)的導電膏2a。而於本實施例中，所述導電膏2a可以是導電銀膏、導電銅膏、導電錫膏、焊錫、或錫膏，上述導電膏2a可以包含有樹脂及混合於上述樹脂內的導電材料，但本創作在此不加以限制；例如：當所述導電膏2a為錫膏時，其不包含上述樹脂。此外，所述充填步驟S150也可以是以真空印刷的方式實現。
如圖4A和圖4B所示，實施所述硬化步驟S170：對所述導電膏2a進行硬化，以使所述導電膏2a形成為連接於上述第一盲孔13孔壁並電性耦接所述預定導電層123的一導電體2，並且所述第一盲孔13通過設置有所述導電體2而形成深寬比小於N的一第二盲孔21。也就是說，上述導電體2的內表面定義有該第二盲孔21。
需說明的是，本實施例於硬化步驟S170中是對所述導電膏2a 進行一烘烤作業，以使所述導電膏2a硬化成導電體2、並揮發導電膏2a內的氣泡B，但所述導電膏2a的硬化可以依據設計需求而加以選擇，並不受限於此。其中，上述導電膏2a內並不以包含有氣泡B為限；也就是說，在本創作未繪示的其他實施例中，所述導電膏2a內也可以不包含有氣泡B，所以硬化步驟S170只是用來對導電膏2a進行上述烘烤作業，以使所述導電膏2a硬化成導電體2。
換個角度來說，所述導電體2的材質相當於上述導電膏2a、且包含有樹脂及混合於上述樹脂內的導電材料，但本創作在此不加以限制；例如：當所述導電體2的材質為錫膏時，其不包含上述樹脂。
如圖4A和圖4B所示，實施所述電鍍步驟S190：對所述多層板1與導電體2實施所述電鍍流程(僅能夠對深寬比為N以下的盲孔進行電鍍)，以於所述第二盲孔21內形成有連接於所述導電體2的一電鍍層3，並且所述電鍍層3通過上述導電體2、而與預定導電層123形成電性耦接。
更詳細地說，本實施例的電鍍步驟S190可以依據設計需求，而將上述電鍍層3覆蓋在所述導電體2的整個內表面上(如：圖4A所示)、或是將上述電鍍層3以多個電鍍區塊31的方式間隔地覆蓋在所述導電體2的部分內表面上(如：圖4B所示)，本創作在此不加以限制。
需額外說明的是，由於所述第一盲孔13孔壁的局部是由第二導電層122所構成，所以連接於上述第一盲孔13孔壁的導電體2也電性耦接於第二導電層122。再者，上述電鍍層3除了覆蓋在導電體2的內表面之外，所述電鍍層3也能進一步地覆蓋在第一導電層121上，藉以與上述第一導電層121彼此電性連接，並且所述電鍍層3還能通過導電體2而與預定導電層123及二導電層12 形成電性耦接。
依上所載，所述電路板結構的製造方法在實施上述多個步驟S110~S190之後，即可製成能夠適用於更高佈線密度的一種電路板結構100，但本創作的電路板結構100的製造並不以實施上述步驟S110~S190為限。
舉例來說，如圖5至圖7所示，所述電路板結構的製造方法可以在上述鑽孔步驟S130與充填步驟S150之間進一步實施一表面處理步驟S140，而後再接著實施所述硬化步驟S170與電鍍步驟S190。更詳細地說，如圖5所示，所述表面處理步驟S140是在所述第一盲孔13的孔壁進行一改質作業、一粗糙化作業、或一化學銅作業，藉以使得在後續的硬化步驟S170中，所述導電體2接合於通過所述表面處理步驟S140的所述第一盲孔13的孔壁(如：圖7所示)。例如：所述多層板1在對應上述第一盲孔13的孔壁處可形成有一改質層14，並且所述改質層14較佳是具有導電特性且完全被導電體2所覆蓋連接。
以下將接著大致介紹本實施例電路板結構100的具體構造，並請適時參酌已於上述說明過的細部特徵。需先說明的是，為便於說明本實施例，圖式僅呈現相關的局部構造。其中，如圖4A和圖4B所示，所述電路板結構100於本實施例中包含有一多層板1、位於上述多層板1內的一導電體2、及鍍設於所述導電體2上的一電鍍層3。
所述多層板1內設置有一預定導電層123，並且所述多層板1包含有自其一板面凹設形成且裸露部分所述預定導電層123的一第一盲孔13。其中，所述第一盲孔13的孔徑A介於0.15厘米~0.5厘米，並且所述第一盲孔13的深寬比為M，而M介於1.5~10。而於本實施例中，所述第一盲孔13的孔徑A大致為0.2厘米 ~0.3厘米，而M大致是介於3~5。
所述導電體2充填於上述第一盲孔13內且電性耦接位於所述第一盲孔13的預定導電層123部分。其中，所述導電體2的內表面形成有深寬比小於N的一第二盲孔21，並且N小於M，N介於1~1.5。進一步地說，所述導電體2是附著於位在第一盲孔13的預定導電層123部分，以使上述導電體2能夠電性連接於預定導電層123。
所述電鍍層3形成於上述第二盲孔21內且連接於導電體2的內表面，藉以使電鍍層3能通過上述導電體2而與預定導電層123形成電性耦接。其中，如圖4A所示，所述電鍍層3覆蓋在所述導電體2的整個內表面上；或者，如圖4B所示，所述電鍍層3包含有附著於導電體2且彼此分離的兩個電鍍區塊31，並且上述兩個電鍍區塊31能通過導電體2而彼此電性耦接。
此外，在本創作未繪示的其他實施例中，所述電路板結構100的電鍍層3也可以視設計者需求而選擇性地省略。也就是說，所述電路板結構100可以包含有上述多層板1以及位於所述多層板1內的導電體2；其中，所述導電體2也可以無須形成上述第二盲孔21。
[實施例二]
如圖8至圖12所示，其為本創作的實施例二，本實施例類似於上述實施例一，兩個實施例的相同處則不再加以贅述(如：準備步驟)，而本實施例與上述實施例一於各個步驟中的差異主要如下所述：
如圖8所示，於所述鑽孔步驟S230中：所述第二導電層122的部分裸露於上述第一盲孔13，以使所述第一盲孔13呈階梯狀。也就是說，裸露於上述第一盲孔13的上述第二導電層122部份為 一階面。
如圖9所示，於所述充填步驟S250中：於所述預定導電層123的第一盲孔13內充填有一導電膏2a，以使裸露於上述第一盲孔13的預定導電層123部分及第二導電層122部分皆埋置於導電膏2a內，但所述導電膏2a較佳是未填滿第一盲孔13。
如圖10所示，於所述硬化步驟S270中：所述導電體2附著於所述第一盲孔13的孔壁；也就是說，所述導電體2連接位於所述第一盲孔13內的預定導電層123部分與第二導電層122部分，以使所述導電體2電性耦接於上述預定導電層123與第二導電層122。
如圖10所示，於所述電鍍步驟S290中：所述電鍍層3連接於所述第一導電層121及導電體2的內表面，藉以使上述電鍍層3能通過連接於導電體2、而與預定導電層123及二導電層12形成電性耦接。
此外，如圖11和圖12，本實施例電路板結構的製造方法也可以在上述鑽孔步驟S230及充填步驟S250之間進一步實施一表面處理步驟S240，以在所述第一盲孔13的孔壁進行一改質作業、一粗糙化作業、或一化學銅作業，使得在後續的硬化步驟S170中，所述導電體2接合於通過所述表面處理步驟S240的所述第一盲孔13的孔壁。
另，本實施例電路板結構100的具體構造已大致於上述介紹中說明，所以不再加以贅述。
[本創作實施例的技術效果]
綜上所述，本創作實施例所公開的電路板結構100及其製造方法，能通過在多層板1的第一盲孔13中充填形成有導電體2，藉以使多層板1所需電鍍的第一盲孔13能夠通過導電體2而形成深寬比較低的第二盲孔21，進而令現有製程設備能夠用於超出其 電鍍能力的第一盲孔13。
換個角度來說，本創作實施例所公開的電路板結構100通過在多層板1的第一盲孔13中充填形成有導電體2，以使得其所欲形成的盲孔尺寸能夠不再侷限於現有製程設備的電鍍能力。
以上所述僅為本創作的優選可行實施例，並非用來侷限本創作的保護範圍，凡依本創作專利範圍所做的均等變化與修飾，皆應屬本創作的權利要求書的保護範圍。

Claims (10)

  1. 一種電路板結構，包括：一多層板，其內設置有一預定導電層，並且所述多層板包含有自其一板面凹設形成且裸露部分所述預定導電層的一第一盲孔；其中，所述第一盲孔的孔徑介於0.15厘米~0.5厘米，並且所述第一盲孔的深寬比為M，而M介於1.5~10；一導電體，其充填於所述第一盲孔內且電性耦接位於所述第一盲孔的所述預定導電層部分；其中，所述導電體的一內表面形成有深寬比小於N的一第二盲孔，並且N大於零且小於M；以及一電鍍層，其形成於所述第二盲孔內且連接於所述導電體的所述內表面。
  2. 如請求項1所述的電路板結構，其中，所述多層板在對應所述第一盲孔的孔壁處形成有一改質層，並且所述改質層完全被所述導電體所覆蓋連接。
  3. 如請求項1所述的電路板結構，其中，所述電鍍層覆蓋在所述導電體的整個所述內表面上。
  4. 如請求項1所述的電路板結構，其中，所述電鍍層包含有附著於所述導電體且彼此分離的兩個電鍍區塊，並且兩個所述電鍍區塊通過所述導電體而彼此電性耦接。
  5. 如請求項1所述的電路板結構，其中，所述多層板包含位於所述板面的一第一導電層以及位於所述第一導電層與所述預定導電層之間的一第二導電層，所述第二導電層的部分裸露於所述第一盲孔，以使所述第一盲孔呈階梯狀；所述導電體附著於位於所述第一盲孔內的所述第二導電層部分，而所述電鍍層連接於所述第一導電層。
  6. 如請求項1所述的電路板結構，其中，N介於1~1.5，所述第一盲孔的所述孔徑進一步限定為介於0.2厘米~0.3厘米，M進一步限定為介於3~5。
  7. 如請求項1所述的電路板結構，其中，所述導電體的材質包含有一樹脂及混合於所述樹脂內的一導電材料。
  8. 一種電路板結構，包括：一多層板，其內設置有一預定導電層，並且所述多層板包含有自其一板面凹設形成且裸露部分所述預定導電層的一第一盲孔；其中，所述第一盲孔的孔徑介於0.15厘米~0.5厘米，並且所述第一盲孔的深寬比為M，而M介於1.5~10；以及一導電體，其充填於所述第一盲孔內且電性耦接位於所述第一盲孔的所述預定導電層部分；其中，所述導電體的一內表面形成有深寬比小於N的一第二盲孔，並且N大於零且小於M。
  9. 如請求項8所述的電路板結構，其中，N介於1~1.5，所述第一盲孔的所述孔徑進一步限定為介於0.2厘米~0.3厘米，M進一步限定為介於3~5。
  10. 一種電路板結構，包括：一多層板，其內設置有一預定導電層，並且所述多層板包含有自其一板面凹設形成且裸露部分所述預定導電層的一第一盲孔；其中，所述第一盲孔的孔徑介於0.15厘米~0.5厘米，並且所述第一盲孔的深寬比為M，而M介於1.5~10；以及一導電體，其充填於所述第一盲孔內且電性耦接位於所述第一盲孔的所述預定導電層部分。
TW107213236U 2018-09-28 2018-09-28 電路板結構 TWM576370U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107213236U TWM576370U (zh) 2018-09-28 2018-09-28 電路板結構
US16/355,624 US20200107456A1 (en) 2018-09-28 2019-03-15 Circuit board structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107213236U TWM576370U (zh) 2018-09-28 2018-09-28 電路板結構

Publications (1)

Publication Number Publication Date
TWM576370U true TWM576370U (zh) 2019-04-01

Family

ID=66996981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107213236U TWM576370U (zh) 2018-09-28 2018-09-28 電路板結構

Country Status (2)

Country Link
US (1) US20200107456A1 (zh)
TW (1) TWM576370U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800090B (zh) * 2021-11-11 2023-04-21 謝有嵐 高深寬比孔壁表面處理之方法與裝置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112533383A (zh) * 2020-12-11 2021-03-19 胜宏科技（惠州）股份有限公司 一种22层低损耗的pcb制作方法
DE102022104052B4 (de) 2022-02-21 2024-03-07 KSG GmbH Verfahren zum Herstellen einer Mehrlagen-Leiterplatte mit einer Sackloch-Kontaktierung
CN114554681B (zh) * 2022-03-28 2024-04-12 黄石永兴隆电子有限公司 一种含有阶梯型盲孔的线路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820922B2 (ja) * 2001-06-14 2006-09-13 ブラザー工業株式会社 圧電アクチュエータ及びそれを用いたインクジェットヘッド
US8537643B2 (en) * 2011-11-25 2013-09-17 Sae Magnetics (H.K.) Ltd. Light source chip and a thermally assisted head with the same, and manufacturing methods thereof
JP6791352B2 (ja) * 2017-03-14 2020-11-25 株式会社村田製作所 回路モジュールおよびその製造方法
CN109327975A (zh) * 2017-07-31 2019-02-12 奥特斯奥地利科技与系统技术有限公司 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800090B (zh) * 2021-11-11 2023-04-21 謝有嵐 高深寬比孔壁表面處理之方法與裝置

Also Published As

Publication number Publication date
US20200107456A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
TWM576370U (zh) 電路板結構
US7973248B2 (en) Printed circuit board using paste bump and manufacturing method thereof
US9307651B2 (en) Fabricating process of embedded circuit structure
US20150213946A1 (en) Printed wiring board
US20160330836A1 (en) Printed wiring board
CN104349587A (zh) 一种印制电路板及其盘中孔的制作方法、以及印制电路板
TWI566355B (zh) 電子元件封裝結構及製作方法
US20140166355A1 (en) Method of manufacturing printed circuit board
KR20160080526A (ko) 인쇄회로기판 및 그 제조방법
CN107205314A (zh) 一种阶梯金手指pcb及其制备方法
TWI661758B (zh) 電路板結構及其製造方法
US11540390B2 (en) Printed wiring board and method of manufacturing printed wiring board
KR101089923B1 (ko) 인쇄회로기판의 제조방법
CN109699122B (zh) 电路板及其制造方法
JP2009060151A (ja) 積層配線板の製造方法
TWM519380U (zh) 測試介面多層板
CN209345438U (zh) 电路板结构
JP7397718B2 (ja) 印刷配線板及び印刷配線板の製造方法
TWI505759B (zh) 印刷電路板及其製造方法
JP2012134502A (ja) 多層印刷回路基板及びその製造方法
KR100861406B1 (ko) 인쇄회로기판 제조방법
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2023084015A (ja) 配線基板
KR101328206B1 (ko) 인쇄회로기판 제조방법
CN117320320A (zh) 一种高速信号微小结构pcb加工方法