KR101328206B1 - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR101328206B1
KR101328206B1 KR1020120003834A KR20120003834A KR101328206B1 KR 101328206 B1 KR101328206 B1 KR 101328206B1 KR 1020120003834 A KR1020120003834 A KR 1020120003834A KR 20120003834 A KR20120003834 A KR 20120003834A KR 101328206 B1 KR101328206 B1 KR 101328206B1
Authority
KR
South Korea
Prior art keywords
forming
hole
layer
printed circuit
circuit board
Prior art date
Application number
KR1020120003834A
Other languages
English (en)
Other versions
KR20130083197A (ko
Inventor
전광진
Original Assignee
영풍전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영풍전자 주식회사 filed Critical 영풍전자 주식회사
Priority to KR1020120003834A priority Critical patent/KR101328206B1/ko
Publication of KR20130083197A publication Critical patent/KR20130083197A/ko
Application granted granted Critical
Publication of KR101328206B1 publication Critical patent/KR101328206B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 관통홀의 구조를 개선하여 상기 관통홀의 내부를 동도금 공정 시에 충진함으로써 전체적인 공정수를 감소시킨 인쇄회로기판의 제조방법에 관한 것으로, 절연층을 준비하는 단계와; 상기 절연층에 직경 25~75㎛인 관통홀을 형성하는 단계와; 상기 관통홀이 형성된 절연층에 시드층을 형성하는 단계와; 상기 시드층이 형성된 절연층을 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 회로패턴을 형성할 동박층을 양면에 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.

Description

인쇄회로기판 제조방법{A METHOD FOR MANUFACTURING A PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 더 상세하게는, 인쇄회로기판에 있어서 층간을 도통시키는 관통홀의 구조를 개선하여 제조공정을 단순화시킴으로써 공정효율을 향상시킴과 동시에 인쇄회로기판의 두께를 감소시키는 인쇄회로기판의 제조방법에 관한 것이다.
전자 기기 및 제품의 첨단화로 인한 기기의 소형화 및 기술집적은 꾸준히 발전하게 되었다. 이와 함께, 전자 기기 등에 사용되는 인쇄회로기판(PCB; printed circuit board)의 제조 공정도 점차적으로 소형화, 경량화에 대응하여 발전되고 있다.
인쇄회로기판의 제조방법에 대한 기술 방향은 초기에 단면 기판에서 양면기판으로, 다시 다층 기판(MLB; multi layer board)으로 전개되었으며, 특히 다층 회로기판을 제조함에 있어 최근에는 소위 빌드업(build-up) 공법이라 불리는 제조 방법이 전개중이다.
최근에는 빌드업 공법 중 층간 연결을 위하여 페이스트 충진 및 범프를 이용한 연결이 주류의 한 분야를 이루고 있다. 이와 관련된 특허공개 10-2007-0037859호에 기재된 공법은 인쇄회로기판을 필요로 하는 세트 업체의 요구를 만족시킬 수 있으며, 미세 패턴의 설계 및 패턴의 자유도에 큰 이점을 가져오고 있다. 이러한 빌드업 공법 중 페이스트 충진을 이용하여 제조된 인쇄회로기판의 일 예가 도 1에 도시되어 있다. 도 1에 따르면, 종래의 인쇄회로기판(100)은 회로 패턴(12)이 형성된 다수의 회로층들(10) 및 절연층들(20)이 교대로 적층되어 형성되고, 이들 층간 연결은 회로층의 접속부(14) 및 절연층의 접속부(24)의 접촉에 의해 이루어지고 있다.
도 1의 절연층의 접속부(24)는 페이스트 충진을 이용하여 형성되고, 이는 일반적으로 스크린 인쇄 공정(screen printing process) 등을 이용하여 형성된다.
스크린 인쇄 공정은 예컨대, 소망의 형상(예컨대, 기판 내 관통홀 부위 등)에 대응되어 형성된 부분 절개된 막과 같은 스크린(도시되지 않음) 위에 충진하고자 하는 물질(예컨대, 도전성 페이스트 또는 충진재 등)을 배치한 후 스퀴즈(squeez)와 같은 수단을 이용하여 밀어냄으로써 관통홀 내부를 충진하고자 하는 물질로 채우는 공정이다.
이러한 스크린 인쇄 공정은 관통홀 내부에 기포가 잔재하여 인쇄회로기판의 완제품 제작 후에 부품 실장 시 또는 실장 이후 처해지는 가열 공정 시에 관통홀 내부 기포의 터짐 발생에 의해 관통홀의 파괴 및 전기적 신호 단절의 치명적인 신뢰성 결함이 나타날 수 있다.
그리고 종래의 인쇄회로기판의 제조방법은, 상기 접속부에 도전성물질을 충진하는 공정을 별도로 실행하여야 하므로, 전체적인 공정이 늘어난다는 단점을 가진다.
본 발명은 상술한 종래의 인쇄회로기판의 제조방법의 문제점을 해결하기 위한 것으로, 관통홀의 구조를 개선하여 상기 관통홀의 내부를 동도금 공정 시에 충진함으로써 전체적인 공정수를 감소시킨 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명은 절연층을 준비하는 단계와; 상기 절연층에 직경 25~75㎛인 관통홀을 형성하는 단계와; 상기 관통홀이 형성된 절연층에 시드층을 형성하는 단계와; 상기 시드층이 형성된 절연층을 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 회로패턴을 형성할 동박층을 양면에 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.
바람직하게는, 상기 관통홀은 복수개가 형성되며, 상기 시드층을 형성하는 단계는, 무전해동도금을 이용하여 시드층을 형성하고, 상기 시드층을 형성하는 단계는, 스퍼터링 공법을 이용하여 시드층을 형성한다.
다른 한편으로, 본 발명은,내층회로패턴이 형성된 복수개의 동박층 및 절연층이 적층되어 형성된 다층 기판을 준비하는 단계와; 상기 다층 기판에 직경 25~75㎛인 관통홀을 형성하는 단계와; 상기 관통홀이 형성된 다층 기판의 외측에 시드층을 형성하는 단계와; 상기 시드층이 형성된 기판을 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 외층회로패턴을 형성할 동박층을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.
본 발명에 의한 인쇄회로기판의 제조방법은, 층간의 도통을 위한 관통홀의 형성구조를 개선하여 동도금 공정 시 관통홀의 내부를 충진함으로써 전체적인 공정수를 감소시켜 생산효율을 향상시킨다는 장점을 가진다.
도 1은 종래 인쇄회로기판의 단면도이다.
도 2는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 순서도이다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 공정별 단면도이다.
도 4는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법에 의하여 성형된 관통홀의 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법의 순서도이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 2 내지 4를 참조하면, 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법은, 절연층을 준비하는 단계(S110), 관통홀 형성단계(S120), 시드층 형성단계(S130), 관통홀 필링 및 동박층형성단계(S140)로 이루어진다.
상기 절연층(10)을 준비하는 단계(S110)의 절연층(10)은 연성재질인 폴리이미드로 이루어진다. 본 실시예에서는 절연층의 재질로서 폴리이미드 재질을 이용하였으나, 절연 성질을 가진 다른 물질도 사용될 수 있음은 물론이다.
상기 절연층(10)이 준비되면, 상기 절연층(10)에 다수개의 관통홀(15)을 형성한다. 상기 관통홀(15)은 CNC 가공에 의하여 복수개가 형성될 수 있다.(S120) 상기 관통홀(15)은 상기 절연층(10) 양측에 형성되는 회로패턴의 도통을 위한 것으로, 양측의 회로패턴 위치를 고려하여 관통홀의 위치를 결정한다.
상기 관통홀(15)은 직경(D) 25~75㎛으로 형성되는데, 직경이 25㎛ 이하인 경우에는 홀 가공이 어렵다는 문제점이 발생하며, 직경이 75㎛ 이상인 경우에는 후술할 관통홀 필링단계에서 관통홀의 충진이 어렵다는 문제점이 발생한다.
그리고 도 4를 참조하면, 상기 관통홀(15)은 복수개가 형성되어, 관통홀의 일부가 충진이 안되더라도 다른 홀이 충진이 되도록 하여 층간 도통에 문제가 없도록 한다. 본 실시예에서는 3개의 관통홀이 삼각형 형상으로 배열되어 형성되나, 관통홀의 개수 및 배열 형상은 변경될 수 있다.
상기 절연층(10)에 관통홀(15)이 형성되면, 상기 절연층(10)의 상하측면에 시드층(20)을 형성한다. 상기 시드층(20)은 무전해동도금 또는 스퍼터링에 의하여 형성된다. 상기 시드층(20)은 후술할 전해동도금을 하기 위하여 형성되는 것으로 동도금이 되어야 하는 부분 전체에 형성된다. (S130)
상기 시드층(20)이 형성되면, 시드층(20)이 형성된 기판을 전해동도금 한다. 상기 전해동도금 공정에 의하여 상기 절연층(10)의 상하측에는 동박층(30)이 형성되는데, 상기 기판의 상하측에 형성되는 동박층의 두께(t)는 12.5~40㎛ 이다. 상기 동박층의 두께가 12.5㎛ 이하인 경우에는 상기 관통홀의 충진이 잘 되지 않는다는 단점이 있고, 상기 동박층의 두께가 40㎛이상인 경우에는 종래의 인쇄회로기판보다 두께가 두꺼워 진다는 단점을 가진다. (S140)
상기 동박층이 형성되는 과정에서, 상기 관통홀의 내부에도 구리가 도금되며, 전해동도금 공정에서 상기 관통홀의 내부는 동으로 충진된다. 이에 따라 별도의 공정 없이 상기 관통홀의 내부는 구리로 충진되므로, 관통홀을 충진시키는 공정을 생략하여 전체적인 공정을 감소시킬 수 있다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은, 다층 기판을 준비하는 단계(S210), 관통홀 형성단계(S220), 시드층 형성단계(S230), 관통홀 필링 및 동박층형성단계(S240)로 이루어진다.
상기 기판을 준비하는 단계(S210)에서 기판은, 내측에 내층회로패턴이 형성된 복수개의 동박층을 구비하고, 또한 상기 동박층의 사이에 복수개의 절연층을 구비한다.
본 실시예에서의 관통홀 형성단계(S220), 시드층 형성단계(S230), 관통홀 필링 및 동박층형성단계(S260)는 상술한 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 관통홀 형성단계(S120), 시드층 형성단계(S130), 관통홀 필링 및 동박층형성단계(S140)과 동일하므로, 이에 대한 구체적인 설명은 생략하기로 한다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은, 다층 회로기판의 층간을 도통시키는 관통홀을 직경 25~75㎛으로 형성하여 외층회로패턴이 형성되는 동박층을 형성하기 위한 전해동도금 공정에서 상기 관통홀이 충진된다.
이에 따라 회로의 안정도가 향상됨과 동시에 별도의 관통홀 공정이 생략됨으로써 전체적인 공정효율성도 향상된다는 효과를 가진다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10 : 절연층 11 : 관통홀
20 : 시드층 30 : 동박층

Claims (5)

  1. 절연층을 준비하는 단계와;
    상기 절연층에 직경 25~75㎛인 복수개의 관통홀을 형성하는 단계와;
    상기 관통홀이 형성된 절연층에 시드층을 형성하는 단계와;
    상기 시드층이 형성된 절연층을 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 회로패턴을 형성할 동박층을 양면에 형성하는 단계를 포함하고, 상기 복수개의 관통홀은 삼각형상으로 인접하게 배치되어 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 시드층을 형성하는 단계는, 무전해동도금을 이용하여 시드층을 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 청구항 1에 있어서,
    상기 시드층을 형성하는 단계는, 스퍼터링 공법을 이용하여 시드층을 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 내층회로패턴이 형성된 복수개의 동박층 및 절연층이 적층되어 형성된 다층 기판을 준비하는 단계와;
    상기 다층 기판에 직경 25~75㎛인 복수개의 관통홀을 형성하는 단계와;
    상기 관통홀이 형성된 다층 기판의 외측에 시드층을 형성하는 단계와;
    상기 시드층이 형성된 기판을 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 외층회로패턴을 형성할 동박층을 형성하는 단계를 포함하고, 상기 복수개의 관통홀은 삼각형상으로 인접하게 배치되어 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020120003834A 2012-01-12 2012-01-12 인쇄회로기판 제조방법 KR101328206B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120003834A KR101328206B1 (ko) 2012-01-12 2012-01-12 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120003834A KR101328206B1 (ko) 2012-01-12 2012-01-12 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20130083197A KR20130083197A (ko) 2013-07-22
KR101328206B1 true KR101328206B1 (ko) 2013-11-14

Family

ID=48994327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120003834A KR101328206B1 (ko) 2012-01-12 2012-01-12 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR101328206B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011528A (ko) * 2007-07-26 2009-02-02 삼성전기주식회사 인쇄회로기판의 제조방법
KR20090025546A (ko) * 2007-09-06 2009-03-11 (주)인터플렉스 연성인쇄회로기판의 제조방법
KR100951939B1 (ko) * 2009-05-08 2010-04-09 (주)인터플렉스 연성인쇄회로기판의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011528A (ko) * 2007-07-26 2009-02-02 삼성전기주식회사 인쇄회로기판의 제조방법
KR20090025546A (ko) * 2007-09-06 2009-03-11 (주)인터플렉스 연성인쇄회로기판의 제조방법
KR100951939B1 (ko) * 2009-05-08 2010-04-09 (주)인터플렉스 연성인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20130083197A (ko) 2013-07-22

Similar Documents

Publication Publication Date Title
CN102845141B (zh) 电路板以及电路板的制造方法
TW201501599A (zh) 多層電路板及其製作方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
US20140166355A1 (en) Method of manufacturing printed circuit board
KR20040061409A (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
US10292279B2 (en) Disconnect cavity by plating resist process and structure
US7622329B2 (en) Method for fabricating core substrate using paste bumps
US8058561B2 (en) Circuit board and manufacturing method thereof
JP2011066373A (ja) 回路板構造
KR100754070B1 (ko) 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
JP2013106034A (ja) プリント回路基板の製造方法
JP4705400B2 (ja) 多層プリント配線板の製造方法
CN109803494B (zh) 电路板及其制造方法
CN104703399A (zh) 电路板及其制作方法
US20070132087A1 (en) Via hole having fine hole land and method for forming the same
US8288663B2 (en) Electrical interconnect structure and process thereof and circuit board structure
KR20110113980A (ko) 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101328206B1 (ko) 인쇄회로기판 제조방법
JP4961180B2 (ja) プリント配線板
KR101148679B1 (ko) 다층 인쇄회로기판 및 그의 제조방법
RU81406U1 (ru) Многослойная печатная плата
CN104254191A (zh) 无芯层封装基板及其制作方法
TWI463929B (zh) 電路板及其製作方法
TWI647989B (zh) 卷對卷柔性線路板及其快速加工方法
JP2009130050A (ja) 多層プリント基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee