TWM519380U - 測試介面多層板 - Google Patents

Description

測試介面多層板

本創作涉及晶圓測試領域，特別是指一種可以改善高縱深比之填孔效果的半導體測試介面多層板。

隨著電子產業的蓬勃發展，電子產品逐漸邁入多功能、高性能的研發趨勢。近年來為滿足半導體封裝件高積集度(integration)及微型化(miniaturization)的封裝需求，以供更多主、被動元件與線路載接，半導體封裝基板亦逐漸由雙層板演變成多層板(multi-layer board)，並透過在有限的空間下運用層間連接技術(interlayer connection)來擴大半導體封裝基板上可供利用的線路佈局面積，藉此配合高電子密度之積體電路(integrated circuit)需要，達到降低封裝基板的厚度及可在相同基板單位面積下容納更多數量的線路和元件的目的。

為因應微處理器、晶片組、繪圖晶片與AS半導體等高效能晶片之運算需求，佈有導線之半導體封裝基板仍需提升其傳遞晶片信號、改善頻寬、控制阻抗等功能，來成就高I/O數封裝件的發展。然而，為符合半導體封裝件輕薄短小、多功能、高速度及高頻化的開發方向，封裝基板已朝向細線路及小孔徑發展。習知的半導體封裝基板製程從傳統100微米之線路尺寸：包括導線寬度(line width)、線路間距(space)及深寬比(aspect ratio)等，縮減至30微米以下，並持續朝向更小的線路精度進行研發。

為提高半導體封裝基板之佈線精密度，業界發展出一種增層技術(build-up)，也就是在一核心電路板(core circuit board)表面利用電路增層技術交互堆疊多層絕緣層及線路層，並於該絕緣層中開設導電盲孔(conductive via)以供上下層線路之間電性連接。其中，電路增層製程係影響半導體封裝基板線路密度的關鍵，依照現行技術，業者多以半加成法(semi-additive process,SAP)與線路電鍍法(pattern plating method)來製作電路增層。

請參閱圖1及圖2，為習知的多層印刷電路板的示意圖。如圖1所示，因多層印刷電路板100’的尺寸關係，在實際的製程中可能發生鑽針長度不足的狀況，此時若採二次壓合的方式做背鑽，例如，先對第一次壓合基板1’上進行背鑽，在第二次壓合基板2’完成後，就會因背鑽孔形成埋孔的緣故而導致樹脂無法填滿形成空洞V，影響電路板的高速信號品質，且遇熱衝擊時會有爆板的風險。如圖2所示，雖然在採多層壓合方式所製成的多層印刷電路板100”中，每一個導通孔C的長度可以被有效縮短，但此種製作方式所需的生產時間較長且成本較高，良率也會因壓合次數的增加而降低。

因此，本新型創作人有鑒於習知的多層印刷電路板的設計實在有其改良之必要性，遂以其多年從事相關領域的設計及製造經驗，積極地研究如何能在有效節省成本的前提下完成各式晶圓測試需求，在各方條件的審慎考量下終於開發出本新型。

本創作主要目的之一在於提供一種測試介面多層板，其可以克服鑽針的使用限制，並可防止在層疊的薄膜層結構之間出現空洞及填膠不滿的情況。

為實現上述之目的，本創作採用以下技術方案：一種測試介面多層板，其包括一內層基板，該內層基板具有相對的一第一表 面及一第二表面，其特徵在於，該內層基板具有至少一貫孔結構，該貫孔結構為一由該第一表面朝該第二表面的方向延伸的一第一次加工貫孔與一由該第一次加工貫孔末端延伸至該第二表面的第二次加工貫孔組成，其中該貫孔結構中填充一絕緣層，且該第二次加工貫孔的孔壁上形成有一孔壁金屬層。

本創作至少具有以下有益效果：首先，本創作透過“第一次加工貫孔與第二次加工貫孔相互連通，且第一次和第二次加工貫孔、之組合貫穿第一和第二表面、”的結構設計，不但可以克服鑽針的使用限制，而且填孔材料(如：樹脂或填孔膠)可順利填滿第一次和第二次加工貫孔的剩餘空間。

再者，採用本創作之貫孔結構取代傳統的電鍍導通孔來構成不同線路層間之垂直導通，由於層疊的薄膜層結構之間沒有填膠不良的問題(亦即沒有空洞產生)，因此可增進多層板抵禦熱衝擊及應力變化的能力。

為使能更進一步瞭解本創作的特徵及技術內容，請參閱以下有關本創作的詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本創作加以限制者。

(先前技術)

100’、100”‧‧‧多層印刷電路板

1’‧‧‧第一次壓合基板

2’‧‧‧第二次壓合基板

V‧‧‧空洞

C‧‧‧導通孔

100a、100b、100c‧‧‧測試介面多層板

1‧‧‧內層基板

10a‧‧‧第一表面

10b‧‧‧第二表面

11‧‧‧貫孔結構

111‧‧‧第一次加工貫孔

112‧‧‧第二次加工貫孔

113‧‧‧絕緣層

114‧‧‧孔壁金屬層

12‧‧‧核心層

13‧‧‧第一內線路層

14‧‧‧第二內線路層

15‧‧‧內部互連結構

16‧‧‧電鍍導通孔

2‧‧‧線路增層結構

21‧‧‧薄膜介電層

22‧‧‧導電盲孔

W1、W2‧‧‧孔徑

D1、D2‧‧‧距離

圖1為習知的多層印刷電路板的示意圖(一)。

圖2為習知的多層印刷電路板的示意圖(二)。

圖3為本創作的測試介面多層板的結構示意圖(一)。

圖4為本創作的測試介面多層板的結構示意圖(二)。

圖5為本創作的測試介面多層板的製造方法的流程示意圖。

圖6為本創作的測試介面多層板的製程示意圖(一)。

圖7為本創作的測試介面多層板的製程示意圖(一)。

圖8為本創作的測試介面多層板的製程示意圖(一)。

圖9為本創作的測試介面多層板的製程示意圖(一)。

本創作所揭露的技術內容主要是關於一種應用於高頻信號電路板之貫孔結構的新設計與新加工方法，其特點在於，先完成第一壓基板的製作，然後以背鑽方式(back drill)鑽除非信號路徑上的孔銅，之後再以雷射鑽孔方式(laser drill)、並沿背鑽孔的深度方向將樹脂完全去除；依此方式，當以樹脂或壓合填膠進行封孔時由於無形成盲孔現象，因此樹脂或壓合填膠能順利將導通孔封滿。上述動作完成後，可再進行第二次壓合、鑽導通孔、封孔及外層線路等的製作，並同樣以以背鑽方式將外層非信號路徑上的孔銅鑽除，以完成高頻信號傳輸路徑製作。

下文特舉一較佳實施例，並配合所附圖式來說明本創作上述技術手段的具體實施方式，本領域的技術人員可由本說明書所揭示的內容瞭解本創作的優點與功效。另外，本創作可藉由其他不同的具體實施例加以施行或應用，也就是說本說明書中的各項細節亦可基於不同觀點與應用，在本創作的精神下進行各種修飾與變更。此外，所附圖式僅做為簡單示意用途，並非依實際尺寸的描繪，先予敘明。

雖然本文中可能使用術語第一、第二、第三等來描述各種元件或信號等，但此等元件或信號不應受此等術語限制。此等術語乃用以區分一元件與另一元件，或者一信號與另一信號。另外，如本文中所使用，術語「或」視實際情況可能包括相關聯之列出項目中之任一者或者多者之所有組合。

請參閱圖3，為本創作一較佳實施例之測試介面多層板的結構示意圖。如圖所示，所述測試介面多層板100a包括一內層基板1，其具有彼此相對的一第一表面10a及一第二表面10b，內層基板1中並形成有至少一個貫孔結構11，為一由第一表面10a朝第 二表面10b的方向延伸的第一次加工貫孔111與一由第一次加工貫孔111末端延伸至第二表面10b的第二次加工貫孔112組成，其中貫孔結構11中填充一絕緣層113，且第二次加工貫孔112的孔壁上形成有一孔壁金屬層114。藉此，可以克服鑽針的使用限制(或貫孔的縱深比限制)及可避免壓合製程所產生之填膠不良的問題。

首先須說明的是，雖然本實施例所提供的測試介面多層板100a主要是用於半導體產業測試所需之介面板，然而本領域的技術人員應可理解，所述測試介面多層板100a的應用領域可以在不同的實施態樣上具有各種的變化。

具體來說，內層基板1可為一單層電路板，例如，內層基板1可包括一核心層12及分別形成於核心層12之相對二面的第一和第二內線路層13、14；本實施例中，核心層12可用環氧樹脂、聚乙醯胺(polyimide，PI)、氰酸酯(cyanate ester)、玻璃纖維、雙順丁烯二酸醯亞胺/三氮阱(bismaleimide triazine，BT)或混合環氧樹脂與玻璃纖維的FR5材料製成，第一和第二內線路層13、14可用導電性較佳的金屬材料(如：銅)製成，以幫助信號傳遞，然而本實施例所用核心層12及第一和第二內線路層13、14的材料並不特別限定。

內層基板1中還形成有至少一個內部互連結構15(如：內部互連線)，其與孔壁金屬層114相互連接，藉此提供傳輸路徑來傳遞高頻類比信號或是高速數位信號；須說明的是，內部互連結構15的型式及走線方式等可根據測試需求做調整，詳細的元件佈局可能更為複雜，所以本創作並不對此加以限制。

值得注意的是，所述貫孔結構11貫穿內層基板1之第一和第二內線路層13、14，並且貫孔結構11中之第一次和第二次加工貫孔111、112基於不同的加工方式，例如，利用背鑽方式形成第一次加工貫孔111，並利用雷射鑽孔方式形成第二次加工貫孔 112，第一次加工貫孔111的孔徑W1會大於第二次加工貫孔112的孔徑W2。再者，根據高頻信號傳輸路徑的設計，第一次加工貫孔111由第一表面10a朝第二表面10b的方向延伸的距離D1，大致等同於第二次加工貫孔112由第一次加工貫孔111末端延伸至第二表面10b的距離D2；或者，第一次加工貫孔111由第一表面10a朝第二表面10b的方向延伸的距離D1，會小於第二次加工貫孔112由第一次加工貫孔111末端延伸至第二表面10b的距離D2。

請參閱圖4，所述測試介面多層板100b實際上還包括至少一個線路增層結構2(build-up circuits layer)；須說明的是，雖然圖4中所示的線路增層結構2是形成於內層基板1之第一內線路層13上，但是對於本實施例之其他實施態樣，線路增層結構2也可以是形成於第二內線路層14上，或是同時形成於第一和第二內線路層13、14上；也就是說，本創作並不限定線路增層結構2的數量及其在內層基板1上的位置。

在信號傳輸路徑的設計上，線路增層結構2可包括至少一個貫穿薄膜介電層21的導電盲孔22及至少一個形成於薄膜介電層21上且與導電盲孔22相互連接的電性連接墊(圖中未顯示)，其中導電盲孔22並與第一內線路層13相互連接，而位於最表層的電性連接墊可作為晶圓測試點。本實施例中，薄膜介電層21的材料可先以乾膜(Dry Film)或濕膜(Wet Film)形式存在，然後再經由後端製程加工以成型，且薄膜介電層21的材料屬性可為低介電常數(low-Dk)或高介電常數(high-Dk)；導電盲孔22可透過微影蝕刻、機械鑽孔或雷射鑽孔等製程於薄膜介電21中形成開孔/貫孔(圖中未標示)，並配合於開孔/貫孔中填充導電材料(如：銅導電膏或導電銀漿)以形成。

請一併參閱圖3至圖9，本創作測試介面多層板100a的技術特徵及所達成之功效已詳細說明如上，接下來將進一步介紹測試 介面多層板100a~100c的製造方法。如圖5所示，所述測試介面多層板的製造方法包括以下步驟：步驟S100，提供一內層基板，其具有相對的一第一表面及一第二表面，內層基板中並形成有一貫穿第一和第二表面的電鍍導通孔；步驟S102，利用背鑽方式鑽除電鍍導通孔的一部分，以形成一第一次加工貫孔，其中第一次加工貫孔由第一表面朝第二表面的方向延伸；步驟S104，沿第一次加工貫孔的深度方向進行雷射鑽孔，以於內層基板中形成一第二次加工貫孔，其中第二次加工貫孔由第一次加工貫孔末端延伸至第二表面，第二次加工貫孔的孔壁上具有一孔壁金屬層；步驟S106，於第一次和第二次加工貫孔的剩餘空間內填充一絕緣層；以及步驟S108，進行線路增層製程。

請配合參閱圖6，步驟S100中，形成內層基板1的方法可包括：首先，以物理氣相沈積(PVD)、化學氣相沈積(CVD)、無電鍍或化學沈積等方式，於核心層12之相對二面上分別形成一導電層(圖中未顯示)；接著，藉由光阻層，並經由曝光(exposure)、顯影(development)及蝕刻(etching)等處理，以分別將導電層圖案化，形成第一和第二內線路層13、14；然後，利用微影蝕刻、機械鑽孔或雷射鑽孔等製程形成貫穿核心層12及第一和第二內線路層13、14的貫孔；最後，於貫孔中填充導電材料，以形成電鍍導通孔16。

本實施例中所用的沉積方式可列舉如下：濺鍍(sputtering)、蒸鍍(evaporation)、電弧沈積(arc deposition)、離子束濺鍍(ion beam sputtering)、雷射熔散沈積(laser ablation deposition)、電漿促進化學氣相沈積或無電鍍等，但本創作不以此為限。

請配合參閱圖7及圖8，步驟S102於實際施行時，可先對內層基板1設定一背鑽行程，並根據所設定的背鑽行程對內層基板1進行背鑽，以確保背鑽深度與對位精確性，其中第一次加工貫孔111連通內層基板1之第一表面10a。步驟S104於實際施行時， 可藉由一高功率雷射(如：CO₂雷射或紫外線雷射)所放射之雷射輸出光束，將內層基板1中對應第一次加工貫孔111的樹脂材料予以熱燒蝕，以形成連通內層基板1之第二表面10b的第二次加工貫孔112。

請配合參閱圖3，步驟S106於實際施行時，可使用樹脂填孔或進行壓合填膠封孔，更值得注意的是，本創作透過“第一次加工貫孔111與第二次加工貫孔112相互連通，且第一次和第二次加工貫孔111、112之組合貫穿第一和第二表面10a、10b”的結構設計，不但可以克服鑽針的使用限制，而且填孔材料(如：樹脂或填孔膠)可順利填滿第一次和第二次加工貫孔111、112的剩餘空間。

請配合參閱圖8及圖9，步驟S108於實際施行時，可於第一內線路層13及/或第二內線路層14上形成線路增層結構2，而形成線路增層結構2的方法為業界所熟知，故在此不詳細贅述。在不損害本創作之介面多層板100c所期望之效果的範圍內，可以背鑽方式鑽除任一貫孔結構1中之非信號路徑上的孔銅，藉以改善通孔非信號路徑造成的信號干擾。

綜上所述，本創作與現有技術相比，至少具有下列之優點：首先，本創作透過“第一次加工貫孔與第二次加工貫孔相互連通，且第一次和第二次加工貫孔、之組合貫穿第一和第二表面”的結構設計，不但可以克服鑽針的使用限制，而且填孔材料(如：樹脂或填孔膠)可順利填滿第一次和第二次加工貫孔的剩餘空間。

再者，採用本創作之貫孔結構取代傳統的電鍍導通孔來構成不同線路層間之垂直導通，由於層疊的薄膜層結構之間沒有填膠不良的問題(亦即沒有空洞產生)，因此可增進多層板抵禦熱衝擊及應力變化的能力。

以上所述僅為本創作的實施例，其並非用以限定本創作的專 利保護範圍。任何熟習相像技藝者，在不脫離本創作的精神與範圍內，所作的更動及潤飾的等效替換，仍落入本創作的專利保護範圍內。

100a‧‧‧測試介面多層板

1‧‧‧內層基板

10a‧‧‧第一表面

10b‧‧‧第二表面

11‧‧‧貫孔結構

111‧‧‧第一次加工貫孔

112‧‧‧第二次加工貫孔

113‧‧‧絕緣層

114‧‧‧孔壁金屬層

12‧‧‧核心層

13‧‧‧第一內線路層

14‧‧‧第二內線路層

15‧‧‧內部互連結構

W1、W2‧‧‧孔徑

D1、D2‧‧‧距離

Claims (10)

1. 一種測試介面多層板，其包括一內層基板，該內層基板具有相對的一第一表面及一第二表面，其特徵在於，該內層基板具有至少一貫孔結構，該貫孔結構為一由該第一表面朝該第二表面的方向延伸的一第一次加工貫孔與一由該第一次加工貫孔末端延伸至該第二表面的第二次加工貫孔所組成，其中該貫孔結構中填充一絕緣層，且該第二次加工貫孔的孔壁上形成有一孔壁金屬層。
2. 如請求項1所述的測試介面多層板，其中該內層基板具有至少一內部互連結構，且該內部互連結構與該孔壁金屬層相互連接。
3. 如請求項2所述的測試介面多層板，其中該內層基板包括一核心層及兩分別形成於該核心層之相對二面的內線路層，該貫孔結構貫穿該核心層及該兩內線路層，該內部互連結構形成於該核心層之中。
4. 如請求項3所述的測試介面多層板，更包括至少一線路增層結構，且該線路增層結構覆蓋該兩內線路層的其中之一。
5. 如請求項4所述的測試介面多層板，其中該線路增層結構具有至少一導電盲孔，且至少一該導電盲孔與相對應的該內線路層相互連接。
6. 如請求項5所述的測試介面多層板，其中該線路增層結構上設有一電性連接墊，且該電性連接墊與該導電盲孔相互連接。
7. 如請求項1所述的測試介面多層板，其中該第一次加工貫孔的孔徑大於該第二次加工貫孔的孔徑。
8. 如請求項1所述的測試介面多層板，其中該第一次加工貫孔由該第一表面朝該第二表面的方向延伸的距離，大致等同於該第二次加工貫孔由該第一次加工貫孔末端延伸至該第二表面的距離。
9. 如請求項1所述的測試介面多層板，其中該第一次加工貫孔由 該第一表面朝該第二表面的方向延伸的距離，小於該第二次加工貫孔由該第一次加工貫孔末端延伸至該第二表面的距離。
10. 如請求項4所述的測試介面多層板，更包括一電鍍導通孔，該電鍍導通孔貫穿該內層基板及該線路增層結構。