TWM484280U - 電路板 - Google Patents
電路板 Download PDFInfo
- Publication number
- TWM484280U TWM484280U TW102216910U TW102216910U TWM484280U TW M484280 U TWM484280 U TW M484280U TW 102216910 U TW102216910 U TW 102216910U TW 102216910 U TW102216910 U TW 102216910U TW M484280 U TWM484280 U TW M484280U
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- conduit
- wall
- conductive
- circuit board
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本創作有關於一種電路板,且特別是有關於電路板的結構。
目前的電子產品,例如手機與筆記型電腦,在微型化以及高性能化的趨勢下,整體的封裝模組堆疊密度越來越高。因此,通常於電路板內設計不同的電性連接路徑。一般而言,電路板是藉由導通柱來電性連接不同層的電路層。
一般而言,通常是在通孔(plating through hole,PTH)、盲孔(blind via hole)或者是埋孔(buried hole)內部鍍上金屬材料以分別形成鍍通孔、鍍盲孔或鍍埋孔。
鍍通孔通過每層電路層,從而容易浪費內部電路板空間。此外,鍍盲孔或是鍍埋孔雖僅通過部分的電路層,不過,在製作工序中需要在個別的電路層鑽孔而後再黏合,從而製程成本較高。
本創作實施例提供一種電路板,其所形成的導通管能分成至少兩個彼此分離的開孔部。
本創作實施例提供一種電路板,所述電路板包括電路基板、導管以及導通管。電路基板具有第一表面以及一相對於第一表面的第二表面,電路基板包括二外層電路層、多層電路層以及多層絕緣層,而這些絕緣層交替地配置於這些電路層之間,這些外層電路層分別位於這些絕緣層與這些電路層的外側。導管位於電路基板中且具有一導電層,導管透過導電層與其中至少一電路層電性連接。導通管位於電路基板中且包括導通部以及管部。導通管具有金屬層,導通管透過金屬層與其中至少一電路層電性連接,其中
管部的外徑大於該導通部的外徑。
綜上所述,本創作實施例提供一種電路板。電路板包括導通管,導通管位於電路基板中且包括導通部以及管部。導通管透過金屬層與電路基板中至少一電路層電性連接,而管部的外徑大於導通部的外徑。依此,相較於習知導管之間的可佈線面積而言,本創作所提供的具有不同孔徑的導通管得以增加導通管與導管或者是不同的導通管之間的可佈線面積。也就是說,透過導通管所具有的不同外徑的導通部以及管部,而不論是導通管與導管或者是導通管的之間的排列,都可以增加位於其之間電路層的可佈線面積。據此,位於導通管與導管或者是不同的導通管之間的電路層得以在維持線路線寬的前提下而達到線路高密度化。
為了能更進一步瞭解本創作為達成既定目的所採取之技術、方法及功效,請參閱以下有關本創作之詳細說明、圖式,相信本創作之目的、特徵與特點,當可由此得以深入且具體之瞭解,然而所附圖式與附件僅提供參考與說明用,並非用來對本創作加以限制者。
100、200、300a、300b、400‧‧‧電路板
110‧‧‧電路基板
112‧‧‧絕緣層
114‧‧‧電路層
116‧‧‧外層電路層
120、220、320‧‧‧導管
130、230‧‧‧導通管
132、232‧‧‧導通部
134、234‧‧‧管部
140‧‧‧絕緣填充體
150、250、250'‧‧‧第二導管
C1、C2‧‧‧導電層
D1‧‧‧第一間距
D2‧‧‧第二間距
D3‧‧‧第三間距
D4‧‧‧第四間距
L1‧‧‧導通部的外徑
L2‧‧‧管部的外徑
L3‧‧‧導管的外徑
L4‧‧‧第二導管的外徑
M1‧‧‧金屬層
S1‧‧‧第一表面
S2‧‧‧第二表面
圖1是本創作第一實施例的電路板的結構示意圖。
圖2是本創作第二實施例的電路板的結構示意圖。
圖3A是本創作第三實施例的電路板的結構示意圖。
圖3B是本創作實施例的電路板的結構示意圖。
圖4是本創作第四實施例的電路板的結構示意圖。
圖1是本創作第一實施例的電路板的結構示意圖。請參閱圖1,電路板100包括一電路基板110、導管120以及導通管130。電路基板110包括多層絕緣層112以及多層電路層114,這些絕緣層112交替地配置於這些電路層114之間,而導管120以及導通管130位於電路基板110。
電路基板110具有第一表面S1以及第二表面S2。詳細來說,電路基板110為一多層電路板(multi-layer boards),也就是說,多層絕緣層112以及多層電路層114可以藉由疊合法或是增層法而形成電路基板110。值得說明的是,外層電路層116設置於電路基板110的第一表面S1以及第二表面S2上。一般而言,外層電路層116為佈線圖案層,例如接墊(boding pad)以及線路(trace)等。在實務上,可依照產品不同的電性連接需求而設計不同的佈線圖案,亦即配置不同的接墊及線路。
值得說明的是,絕緣層112通常是以預浸材料(Preimpregnated Material)來形成,依照不同的增強材料來分,預浸材料層可以是玻璃纖維預浸材(Glass fiber prepreg)、碳纖維預浸材(Carbon fiber prepreg)、環氧樹脂(Epoxy resin)等材料。此外,電路層114以及外層電路層116通常是銅金屬材料,而電路層114以及外層電路層116可以藉由微影蝕刻而將銅箔金屬層圖案化而得到。然而,本創作並不對絕緣層112以及電路層114的材料加以限定。
導管120位於電路基板110中。導管120具有導電層C1,而導管120透過導電層C1與其中至少一電路層114電性連接。於實務上,於電路基板110中形成穿孔,並且於通孔的孔壁鍍上導電材料,據以形成導管120。值得說明的是,根據不同的電路板設計,導管120可以是通孔(plating through hole,PTH),並貫穿電路基板110以電性連接電路層114以及兩層外層電路層116。導管120也可以是盲孔(blind via hole),用以電性連接電路層114以及外層電路層116。或者,導管120也可以是埋孔(buried hole),僅用以電性連接電路層114。不過,本創作並不對此加以限制。
導通管130位於電路基板110中,導通管130包括導通部132以及與導通部132相連的管部134,導通管120具有金屬層M1,導通管130透過金屬層M1與其中至少一電路層114電性連接。其中,管部134的外徑L2大於導通部132的外徑L1,而導通管130
的外徑由管部134往導通部132漸漸縮減。於實務上,於電路基板110中形成兩個不同孔徑的開孔,而且此兩個開孔相連接且位於同一位置。接著,於開孔的孔壁鍍上導電材料,據以形成導通管130。所以,導通管130看起來像是由兩個具有不同徑寬金屬管柱相連接而形成。不過,於其它實施例中,導通管130可以更包括不同於導通部132或管部134之徑寬的第三導通部。然而,本創作並不對此加以限制。
電路板100可以更包括絕緣填充體140。絕緣填充體140配置於導通管130內,而且絕緣填充體140與金屬層M1接觸。一般而言,絕緣填充體140的材料可以是一種塞孔油墨,並且是以網印的方式填入導通管130內。不過,本創作並不對絕緣填充體140的材料以及製作方式加以限制。
具體而言,在導通管130形成的過程中,藉由機械鑽孔以鑽頭由第二表面S2往電路基板110鑽入至某一層電路層114以形成一孔徑L2的開孔,接著透過雷射鑽孔(Laser drilling)在同一位置繼續鑽入以形成一孔徑L1的開孔。
值得注意的是,這兩個位於同一位置的開孔的側壁裸露出各層絕緣層112。此外,為了不同的製程需求,這兩個開孔亦可以藉由機械鑽孔或是雷射鑽孔由第一表面S1往電路基板110鑽入,而且並沒有貫穿電路基板110(未繪示)。不過,本創作並不對如何形成開孔加以限制。
接著,以電鍍形成一金屬層M1於開孔的孔壁。也就是說,透過電鍍使開孔的孔壁所暴露出來的絕緣層112側壁得以金屬化(metallization)。值得說明的是,在電鍍的過程中,由於位於同一位置的開孔的孔徑不同,因此電鍍藥劑易由孔徑L2的開孔流入孔徑L1的開孔,從而使得開孔的孔壁上得以均勻的金屬化。
值得說明的是,導通部132的外壁與導管120的外壁之間具有第一間距D1,管部134的外壁與導管120的外壁之間具有第二
間距D2,而第一間距D1大於第二間距D2。依此,位於導通部132的外壁與導管120的外壁之間電路層114的可佈線面積大於管部134的外壁與導管120的外壁之間電路層114的可佈線面積。據此,位於導通部132的外壁與導管120的外壁之間的電路層114得以在維持線路線寬的前提下幫助線路高密度化。
圖2為本創作第二實施例的電路板的結構示意圖。第二實施例的電路板200與第一實施例的電路板100二者結構相似,功效相同,例如電路板200與100同樣都包括多層絕緣層112。以下將僅介紹電路板200與100二者的差異,而相同的特徵則不再重複贅述。
請參閱圖2,第二實施例的電路板200包括電路基板110以及導管220以及導通管130。同樣地,電路基板110包括多層絕緣層112以及多層電路層114,這些絕緣層112交替地配置於這些電路層114之間,而導管220以及導通管130位於電路基板110。
電路板200包括一第二導管150,第二導管150與導管220相連接以形成另一導通管,其中第二導管150的外徑L4與導管220的外徑L3不相同。第二導管150具有一導電層C2,而第二導管150透過導電層C2與其中至少一電路層114電性連接。此外,第二導管150與導管220之間藉由導電層C1以及C2電性連接。
於本實施例中,第二導管150的外徑L4小於導管220的外徑L3。依此,導通部132的外壁與第二導管150的外壁之間具有第三間距D3,導通部132的外壁與導管220的外壁之間具有第一間距D1,管部134的外壁與導管220的外壁之間具有第二間距D2。而第三間距D3大於第一間距D1,第一間距D1大於第二間距D2。
承上述,位於導通部132的外壁與導管220以及第二導管150的外壁之間電路層114的可佈線面積大於管部134的外壁與導管220的外壁之間電路層114的可佈線面積。據此,位於導通部132的外壁與導管220以及第二導管150的外壁之間的電路層114得
以在維持線路線寬的前提下達到線路高密度化。
圖3A為本創作第三實施例的電路板的結構示意圖。第三實施例的電路板300a與第二實施例的電路板200二者結構相似,功效相同,例如電路板300a與200同樣都包括多層絕緣層112。以下將僅介紹電路板300a與200二者的差異,而相同的特徵則不再重複贅述。
請參閱圖3A,第三實施例的電路板300a包括電路基板110、導管320以及導通管130。同樣地,電路基板110包括多層絕緣層112以及多層電路層114,這些絕緣層112交替地配置於這些電路層114之間,而導管320以及導通管130位於電路基板110。
同樣地,第二導管250的外徑L4小於導管320的外徑L3,且第二導管250透過導電層C2與其中至少一電路層114電性連接。此外,第二導管250與導管320之間藉由導電層C1以及C2電性連接。
不過,與第二實施例不同的是,於第三實施例中,第二導管250以及導管320與導通管130之間的相對位置不同。詳細而言,於實務上,第二導管250為一盲孔,由與導管320相連處往第二表面S2方向延伸且沒有貫穿電路基板110。值得說明的是,相較於導管320的長度,第二導管250的長度較短。也就是說,導管320所貫穿的絕緣層112數量比第二導管250所貫穿的絕緣層112數量多。不過,本創作並不對第二導管250的長度加以限制。
依此,如圖3A所繪示,導通部132的外壁與導管320的外壁之間具有第一間距D1,管部134的外壁與導管320的外壁之間具有第二間距D2,管部134的外壁與第二導管250的外壁之間具有第四間距D4,而第一間距D1以及第四間距D4皆大於第二間距D2。
承上述,相較於習知導管之間的可佈線面積,位於導通管130的外壁與導管320以及第二導管250的外壁之間電路層114的可
佈線面積較大。據此,位於導通管130的外壁與導管320以及第二導管250的外壁之間的電路層114得以在維持線路線寬的前提下達到線路高密度化。
不過,於其它實施例中,第二導管250'的長度也可以較導管320的長度長。也就是說,導管320所貫穿的絕緣層112數量比第二導管250所貫穿的絕緣層112數量少。
依此,如圖3B所繪示,在電路板300b中,導通部132的外壁與導管320的外壁之間具有第一間距D1,導通部132的外壁與第二導管250'的外壁之間具有第三間距D3,管部134的外壁與第二導管250'的外壁之間具有第四間距D4。
承上述,相較於習知導管之間的可佈線面積,位於導通管130的外壁與導管320以及第二導管250'的外壁之間電路層114的可佈線面積較大。據此,位於導通管130的外壁與導管320以及第二導管250'的外壁之間的電路層114得以在維持線路線寬的前提下達到線路高密度化。
圖4為本創作第四實施例的電路板的結構示意圖。第四實施例的電路板400與第一實施例的電路板100二者結構相似,功效相同,例如電路板400與100同樣都包括多層絕緣層112。以下將僅介紹電路板400與100二者的差異,而相同的特徵則不再重複贅述。
請參閱圖4,第四實施例的電路板400包括電路基板110、導管120以及導通管230。同樣地,電路基板110包括多層絕緣層112以及多層電路層114,這些絕緣層112交替地配置於這些電路層114之間,而導管120以及導通管230位於電路基板110中。
於本實施例中,導通管230包括多個導通部232以及一個管部234,而這些導通部232與管部234相連。這些導通部232彼此之間平行設置,而管部234的外徑L2不僅大於這些導通部232的外徑L1,且大於由這些導通部232分佈的範圍。值得說明的是,
導通管230所具有金屬層M1僅配置於導通部232上,而未配置於管部234上。依此,其中,至少一導通部232的外壁與導管120的外壁之間具有一第一間距D1,而管部232的外壁與導管120的外壁之間具有一第二間距D2,第一間距D1大於第二間距D2。
具體而言,在導通管230形成的過程中,藉由機械鑽孔以鑽頭由第二表面S2往電路基板110鑽入至某一層電路層114以形成一孔徑L2的開孔,接著透過雷射鑽孔由所述開孔繼續鑽入以形成多個孔徑L1的開孔。接著,進行電鍍以將上述多個開孔皆鍍上金屬。由於孔徑L2大於孔徑L1,所以電鍍藥劑較易由孔徑L2的開孔流入流入孔徑L1的開孔,從而位於孔徑L1的開孔的孔壁的金屬鍍層分布較均勻。而後,刨除位於孔徑L2的開孔的孔壁的金屬鍍層,以形成多個導通部232以及一個管部234。
相較於習知導管之間的可佈線面積,由於導通部232是以雷射形成,因此,位於其中兩個導通部232的外壁之間電路層114的可佈線面積較大。此外,導通部232的外壁與導管120的外壁之間具有第一間距D1,導通部234的外壁與導管120的外壁之間具有第二間距D2,而第一間距D1大於第二間距D2。依此,位於導通部232的外壁與導管120的外壁之間電路層114的可佈線面積大於管部234的外壁與導管120的外壁之間電路層114的可佈線面積。
據此,位於兩個導通部232之間以及位於導通部232的外壁與導管120的外壁之間的電路層114得以在維持線路線寬的前提下幫助線路高密度化。
綜上所述,本創作實施例提供一種電路板。電路板包括導通管,導通管位於電路基板中且包括導通部以及管部。導通管透過金屬層與電路基板中至少一電路層電性連接,而管部的外徑大於導通部的外徑。依此,相較於習知導管之間的可佈線面積而言,本創作所提供的具有不同孔徑的導通管得以促使導通管與導管或
者是不同的導通管之間的可佈線面積增加。也就是說,透過導通管所具有的不同外徑的導通部以及管部,而不論是導通管與導管或者是導通管的之間的排列,都可以幫助位於其之間電路層的可佈線面積增加。據此,位於導通管與導管或者是不同的導通管之間的電路層得以在維持線路線寬的前提下而達到線路高密度化。
以上所述僅為本創作的實施例,其並非用以限定本創作的專利保護範圍。任何熟習相像技藝者,在不脫離本創作的精神與範圍內,所作的更動及潤飾的等效替換,仍為本創作的專利保護範圍內。
100‧‧‧電路板
110‧‧‧電路基板
112‧‧‧絕緣層
114‧‧‧電路層
116‧‧‧外層電路層
120‧‧‧導管
130‧‧‧導通管
132‧‧‧導通部
134‧‧‧管部
140‧‧‧絕緣填充體
C1‧‧‧導電層
D1‧‧‧第一間距
D2‧‧‧第二間距
L1‧‧‧導通部的外徑
L2‧‧‧管部的外徑
L3‧‧‧導管的外徑
M1‧‧‧金屬層
S1‧‧‧第一表面
S2‧‧‧第二表面
Claims (10)
- 一種電路板,包括:一電路基板,該電路基板具有一第一表面以及一相對於該第一表面的第二表面,該電路基板包括二外層電路層、多層電路層以及多層絕緣層,該些絕緣層交替地配置於該些電路層之間,而該些絕緣層與該些電路層位於該些外層電路層之間;一導管,位於該電路基板中,該導管具有一導電層,該導電層與其中至少一該電路層電性連接;以及一導通管,位於該電路基板中,該導通管包括一導通部以及一與該導通部相連的管部,該導通管具有一金屬層,該導通管透過該金屬層與其中至少一該電路層電性連接,其中該管部的外徑大於該導通部的外徑。
- 如申請專利範圍第1項所述之電路板,其中該導通部的外壁與該導管的外壁之間具有一第一間距,該管部的外壁與該導管的外壁之間具有一第二間距,而該第一間距大於該第二間距。
- 如申請專利範圍第2項所述之電路板,其中該電路板更包括一第二導管,該第二導管與該導管串接以形成另一導通管,其中該第二導管的外徑與該導管的外徑不相同。
- 如申請專利範圍第3項所述之電路板,其中該第二導管的外徑小於該導管的外徑。
- 如申請專利範圍第4項所述之電路板,其中該第二導管的外壁與該導通部的外壁之間具有一第三間距,而該第三間距大於該第一間距。
- 如申請專利範圍第4項所述之電路板,其中該第二導管的外壁與該管部的外壁之間具有一第四間距,而該第四間距大於該第二間距。
- 如申請專利範圍第1項所述之電路板,其中該電路板包括多個 導通管,其中一該導通部的外壁與另一該管部的外壁之間具有一第一距離,其中一該管部的外壁與另一該管部的外壁之間具有一第二距離,其中一該導通部的外壁與另一該導通部的外壁之間具有一第三距離,而該第三距離大於該第一距離,該第一距離大於該第二距離。
- 如申請專利範圍第1項所述之電路板,其中該電路板更包括一絕緣填充體,該絕緣填充體配置於該導通管內,並且該絕緣填充體與該金屬層接觸。
- 如申請專利範圍第1項所述之電路板,其中該導通管的外徑由該管部往該導通部漸漸縮減。
- 如申請專利範圍第1項所述之電路板,其中該導通管包括多個導通部,該些導通部與該管部相連。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102216910U TWM484280U (zh) | 2013-09-09 | 2013-09-09 | 電路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102216910U TWM484280U (zh) | 2013-09-09 | 2013-09-09 | 電路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM484280U true TWM484280U (zh) | 2014-08-11 |
Family
ID=51793894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102216910U TWM484280U (zh) | 2013-09-09 | 2013-09-09 | 電路板 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM484280U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI829256B (zh) * | 2022-07-21 | 2024-01-11 | 同欣電子工業股份有限公司 | 導電線路的製法及其製品 |
-
2013
- 2013-09-09 TW TW102216910U patent/TWM484280U/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI829256B (zh) * | 2022-07-21 | 2024-01-11 | 同欣電子工業股份有限公司 | 導電線路的製法及其製品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9711441B2 (en) | Reduced PTH pad for enabling core routing and substrate layer count reduction | |
TWI528871B (zh) | 用於印刷電路板中以改良信號完整性之同軸通孔走線的方法及結構 | |
CN103188886B (zh) | 一种印制电路板及其制作方法 | |
JP2011003888A (ja) | 多層プリント回路基板及びその孔あけ加工方法 | |
TWI665949B (zh) | 柔性電路板及其製作方法 | |
JP2008244083A (ja) | 多層配線基板及びその製造方法 | |
TW201528884A (zh) | 線路板及電子總成 | |
JPWO2014034443A1 (ja) | 配線基板及び配線基板の製造方法 | |
TWI488553B (zh) | 電路板及其製造方法 | |
JP2015185735A (ja) | 多層配線板及びその製造方法 | |
JP2009135147A (ja) | 配線基板及び電子素子の接続構造及び電子装置 | |
WO2017020448A1 (zh) | 印刷电路板的机械过孔方法及机械过孔的印刷电路板 | |
CN104302099A (zh) | 电路板及其制造方法 | |
TWM484280U (zh) | 電路板 | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
CN203504881U (zh) | 电路板 | |
TWM519380U (zh) | 測試介面多層板 | |
JP2002076636A (ja) | 配線基板及び配線基板の製造方法 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
CN104254191A (zh) | 无芯层封装基板及其制作方法 | |
JP2009088337A (ja) | プリント配線板およびその製造方法 | |
TWI463929B (zh) | 電路板及其製作方法 | |
US20040182603A1 (en) | [inner layer structure of a circuit board] | |
CN113966085B (zh) | 电路板及其制作方法 | |
TW201023319A (en) | Packaging substrate and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4K | Annulment or lapse of a utility model due to non-payment of fees |