TWM456666U - 多層數線路板 - Google Patents

多層數線路板 Download PDF

Info

Publication number
TWM456666U
TWM456666U TW102202302U TW102202302U TWM456666U TW M456666 U TWM456666 U TW M456666U TW 102202302 U TW102202302 U TW 102202302U TW 102202302 U TW102202302 U TW 102202302U TW M456666 U TWM456666 U TW M456666U
Authority
TW
Taiwan
Prior art keywords
via hole
circuit substrate
stacked
circuit board
hole
Prior art date
Application number
TW102202302U
Other languages
English (en)
Inventor
Shao-Chien Lee
Chang-Ming Lee
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW102202302U priority Critical patent/TWM456666U/zh
Publication of TWM456666U publication Critical patent/TWM456666U/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層數線路板
本創作是有關於一種線路板,且特別是有關於一種多層數的線路板。
現今之消費性電子產品功能越來越多、體積更輕、薄、短、小,其內部印刷線路板的佈線密度與製程技術也日益複雜精進,因此線路板上的元件數量增加、佈局不斷增密、層板間互連密度增大,此外,隨著混合訊號積體電路的應用及設計趨勢複雜化,除了要考慮以往的線路技術層面的問題,隨著製程的演變,設計流程所要解決的困難也增加了許多。針對特殊需求的高頻線路板,為了控制其特性阻抗,需要一定厚度的銅箔方能承受其負載,線路板的厚度也隨之增加形成名符其實的厚板,而此等厚板有其製作困難。傳統印刷線路板使用玻璃纖維膠片(Prepreg,簡稱PP),將已製作線路之雙面板,依需求層數,疊合對位一次壓合而成多層結構的線路基板,再以傳統製程進行鑽孔與電鍍等,當此等厚板疊合層數較低時,以目前業界技術與製程能力均能進行製作,然而當層數越高時,製程困難便浮現出來。首先, 疊合對位所得公差隨疊合層數增加,且壓合後若進行機械鑽孔則可能因層數太高、總厚度過厚造成摩擦力過高,致使鑽頭容易斷針。再加上機械鑽孔的操作參數調整(例如,包括鑽針的進刀速、退刀速以及轉速等操作參數)以及摩擦力所產生的高熱在通孔縱向散熱效果,會由於線路板的設計層數、總厚度增加而降低,因此過多熱的囤積也會導致通孔內壁的樹脂回縮過大,而影響內壁的平整性。此外,板厚與孔徑的縱橫比過高更影響後續電鍍不易或形成空洞或導電層厚度過薄等不良現象。
一般高層數線路板在線路佈局設計上會有多層的電源層/接地層設計,因此在層與層之間的絕緣層厚度設計上,通常會控制在一定程度的厚度以上,因此壓合後若進行雷射鑽孔,當選擇設計孔徑過小時,縱橫比將較機械鑽孔高則電鍍良率更低。然而,亦有利用增層法(Build-up Process)來製作多層板,但增層法主要功效在於減少通孔佔用面積,達成高密度要求,但僅適用於較低層數、目的為輕薄短小之用的薄板,對於具有一定厚度之疊層基材、孔徑之間微小間距、且層數高達20層以上高層數線路板,仍有其困難,如鑽孔方式以及因為鑽孔的縱橫比過高所帶來的電性導通問題。
因此,如何提出一種製程簡易且有效改善上述缺失之具有高層數的線路板,實為重要的課題。
本創作提供一種多層數線路板,其可改善層數較高之多 層數線路板其在電性導通上的製程困難。
本創作的多層數線路板,其包括一第一疊合線路基板、一第二疊合線路基板、一介電層以及一導電材。第一疊合線路基板包括多個彼此堆疊之第一線路基材以及一第一導通孔。第一導通孔貫穿第一疊合線路基板。第二疊合線路基板包括多個彼此堆疊之第二線路基材以及一第二導通孔。第二導通孔貫穿第二疊合線路基板。介電層配置於第一疊合線路基板及第二疊合線路基板之間。介電層具有一貫孔,分別連接第一導通孔及第二導通孔。第一導通孔、貫孔以及第二導通孔位於同一軸線上。導電材填充於貫孔內,並電性連接第一疊合線路基板及第二疊合線路基板。
在本創作之一實施例中,上述之第一疊合線路基板及第二疊合線路基板分別具有相對之第一接墊以及第二接墊,而貫孔連接於第一接墊與第二接墊之間。
在本創作之一實施例中,上述之貫孔為圓錐柱形貫孔。
在本創作之一實施例中,上述之第一導通孔及第二導通孔各具有一導電層,覆蓋第一導通孔及第二導通孔之內壁。
在本創作之一實施例中,上述之第一導通孔及第二導通孔更各具有塞孔用油墨,以填充第一導通孔及第二導通孔。
基於上述,本創作先將多個疊合線路基板之線路基材的層數依製程能力控制在一定的範圍內,再將具有貫孔之介電層設置各疊合線路基板之間,以組合成多層數線路板。因此,本創作的多層數線路板不會因疊合對位的誤差及層數太高、總厚度過厚 而造成鑽孔及電鍍的品質不佳。同時,習知的多層數線路板因板厚與孔徑的縱橫比過高而影響後續製程不易的問題,將可獲得改善,實為可供產業上利用之創作。
為讓本創作的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、100a‧‧‧多層數線路板
110‧‧‧第一疊合線路基板
112‧‧‧第一線路基材
114‧‧‧第一導通孔
116‧‧‧第一接墊
118、128、158‧‧‧導電層
119、129、159‧‧‧塞孔用油墨
120‧‧‧第二疊合線路基板
122‧‧‧第二線路基材
124‧‧‧第二導通孔
126‧‧‧第二接墊
130‧‧‧介電層
132‧‧‧貫孔
140‧‧‧導電材
150‧‧‧第三疊合線路基板
152‧‧‧第三線路基材
154‧‧‧第三導通孔
156‧‧‧第三接墊
A1‧‧‧軸線
圖1A至圖1C是依照本創作之一實施例之一種多層數線路板的製作流程示意圖。
圖2是依照本創作之另一實施例之一種多層數線路板的示意圖。
圖1A至圖1C是依照本創作之一實施例之一種多層數線路板的製作流程示意圖。請先參照圖1A,本實施例之多層數線路板的製作流程包括下列步驟:首先,提供一第一疊合線路基板110以及一第二疊合線路基板120。第一疊合線路基板110包括多個彼此堆疊之第一線路基材112以及一第一導通孔114。在本實施例中,第一線路基材112的數量例如為至少兩個,圖1A繪示5個作為舉例之用,而並非用以限制本發明。第一導通孔114貫穿第一疊合線路基板110。在本實施例中,第一導通孔114例如為一電鍍通孔(plated through hole,簡稱PTH),其具有一導電層118以及塞孔用油墨119,導電層118覆蓋於第一導通孔114之內壁,且形 成導電層118的方式例如為電鍍。塞孔用油墨119則用以填充於第一導通孔114內。在此,填充油墨於第一導通孔114內的主要目的在於防止水氣進入第一導通孔114中,導致在後續製程步驟中因加熱而使水氣迅速膨脹,產生爆米花效應(Popcorn Effect)。
第二疊合線路基板120與第一疊合線路基板110結構相似,其包括多個彼此堆疊之第二線路基材122以及一第二導通孔124。在本實施例中,第二線路基材122的數量為至少兩個,圖1C繪示5個作為舉例之用,而並非用以限制本發明,且第二疊合線路基板120之第二線路基材122的數量可與第一疊合線路基板110之第一線路基材112的數量不相同。第二導通孔124貫穿第二疊合線路基板120。在本實施例中,第二導通孔124可如第一導通孔114為一電鍍通孔(plated through hole,簡稱PTH)。同理,第二導通孔124亦具有一導電層128以及塞孔用油墨129,導電層128覆蓋於第二導通孔124之內壁,且形成導電層128的方式例如為電鍍。塞孔用油墨129則用以填充於第二導通孔124內。
接著,請參照圖1B,提供一介電層130。介電層130具有一貫孔132,連接第一導通孔114。一導電材140填充於貫孔132內。貫孔132例如為圓錐柱形貫孔,且其導電材140包括銀、錫、銅、金或其合金。介電層130的材料則例如為半固化態的玻纖環氧樹脂。
之後,請參照圖1C,將第一疊合線路基板110以及第二疊合線路基板120分別對位壓合於介電層130之上下表面,使介 電層130位於第一疊合線路基板110以及第二疊合線路基板120之間。在本實施例中,圖1A之第一疊合線路基板110更包括一第一接墊116,貫孔132可對應第一接墊116設置,以與第一疊合線路基板110形成電性連接。同理,第二疊合線路基板120更包括一第二接墊126,貫孔132連接第二接墊126,以與第二疊合線路基板120形成電性連接。也就是說,貫孔132之兩端分別連接第一導通孔114及第二導通孔124,且第一導通孔114、貫孔132以及第二導通孔124位於同一軸線A1上。
如此,即初步完成本實施例之多層數線路板100的製作。製作完成之多層數線路板100,其如圖1C所示包括一第一疊合線路基板110、一第二疊合線路基板120、一介電層130以及一導電材140。第一疊合線路基板110包括彼此堆疊之第一線路基材112以及第一導通孔114。第二疊合線路基板120包括彼此堆疊之第二線路基材122以及第二導通孔124。第一導通孔114及第二導通孔124分別貫穿第一疊合線路基板110及第二疊合線路基板120。介電層130配置於第一疊合線路基板110及第二疊合線路基板120之間,且具有分別連接第一導通孔114及第二導通孔124之貫孔132。第一導通孔114、貫孔132以及第二導通孔124位於同軸線A1上。導電材140填充於貫孔132內,並電性連接第一疊合線路基板110及第二疊合線路基板120。
基本上,線路基材堆疊的層數越高、厚度越厚,機台的製程能力相對要求提高,若層數超過20層以上,在良率不佳及對 位精度差的考量下,不適合以現有的製程機台來製作,故本創作先將第一疊合線路基板110以及第二疊合線路基板120之線路基材的層數控制在一定的範圍內(例如分別為至少兩個,依製程能力而定),再藉由具有貫孔132之介電層130設置於兩者之間,以電性連接第一疊合線路基板110以及第二疊合線路基板120。如此,即可減少疊合對位的誤差及避免層數太高、總厚度過厚造成鑽孔及電鍍的品質不佳的問題。
圖2是依照本創作之另一實施例之一種多層數線路板的示意圖。請參照圖2,本發明之疊合線路基板的數量亦可為二個以上,其疊合線路基板間亦以具有貫孔132之介電層130彼此電性連接。在本實施例中,如圖2所示,多層數線路板100a更包括一第三疊合線路基板150,其結構與前述的第一疊合線路基板110以及前述的第二疊合線路基板120大致相似。第三疊合線路基板150包括多個彼此堆疊之第三線路基材152以及一第三導通孔154。第三導通孔154如圖2所示貫穿第三疊合線路基板152。在本實施例中,介電層130以及導電材140的數量分別為多個,介電層130分別配置於第一疊合線路基板110、第二疊合線路基板120及第三疊合線路基板150之間。而介電層130的貫孔132則分別連接相鄰的第一導通孔114、第二導通孔124及第三導通孔154,且第一導通孔114、第二導通孔124、第三導通孔154以及貫孔132位於同一軸線A1上。導電材140則如前所述分別填充於貫孔132內,以分別電性連接相鄰的第一疊合線路基板110、第二疊合線路基板 120及第三疊合線路基板150。當然,本發明之疊合線路基板的數量並不以此為限,設計者當可依實際產品需求自行決定疊合線路基板及具有貫孔之介電層的數量。
在本實施例中,第三導通孔154相似於前述的第一導通孔114及第二導通孔124,亦為一電鍍通孔,也就是說,其具有導電層15以及塞孔用油墨,導電層覆蓋於第三導通孔154之內壁,且形成導電層的方式例如為電鍍。塞孔用油墨則用以填充於第三導通孔內,以防止水氣進入第三導通孔154中。此外,在本實施例中,第三疊合線路基板150更具有一第三接墊156,而貫孔132例如為圓錐柱形貫孔,分別連接於第一接墊116、第二接墊126及第三接墊156之間。
綜上所述,本創作先將多個疊合線路基板之線路基材的層數依製程能力控制在一定的範圍內,再將具有貫孔之介電層設置各疊合線路基板之間,以組合成多層數線路板。因此,本創作的多層數線路板不會因疊合對位的誤差及層數太高、總厚度過厚而造成鑽孔及電鍍的品質不佳。同時,習知的多層數線路板因板厚與孔徑的縱橫比過高而影響後續製程不易的問題,將可獲得改善,實為可供產業上利用之創作。
雖然本創作已以實施例揭露如上,然其並非用以限定本創作,任何所屬技術領域中具有通常知識者,在不脫離本創作的精神和範圍內,當可作些許的更動與潤飾,故本創作的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧多層數線路板
110‧‧‧第一疊合線路基板
112‧‧‧第一線路基材
114‧‧‧第一導通孔
116‧‧‧第一接墊
118、128‧‧‧導電層
119、129‧‧‧塞孔用油墨
120‧‧‧第二疊合線路基板
122‧‧‧第二線路基材
124‧‧‧第二導通孔
126‧‧‧第二接墊
130‧‧‧介電層
132‧‧‧貫孔
140‧‧‧導電材
A1‧‧‧軸線

Claims (10)

  1. 一種多層數線路板,包括:一第一疊合線路基板,包括多個彼此堆疊之第一線路基材以及一第一導通孔,該第一導通孔貫穿該第一疊合線路基板;一第二疊合線路基板,包括多個彼此堆疊之第二線路基材以及一第二導通孔,該第二導通孔貫穿該第二疊合線路基板;一介電層,配置於該第一疊合線路基板及該第二疊合線路基板之間,該介電層具有一貫孔,分別連接該第一導通孔及該第二導通孔,該第一導通孔、該貫孔以及該第二導通孔位於同一軸線上;以及一導電材,填充於該貫孔內,並電性連接該第一疊合線路基板及該第二疊合線路基板。
  2. 如申請專利範圍第1項所述之多層數線路板,其中該第一疊合線路基板及該第二疊合線路基板分別具有相對之一第一接墊以及一第二接墊,而該貫孔連接於該第一接墊與該第二接墊之間。
  3. 如申請專利範圍第1項所述之多層數線路板,其中該貫孔為圓錐柱形貫孔。
  4. 如申請專利範圍第1項所述之多層數線路板,其中該第一導通孔及該第二導通孔各具有一導電層,覆蓋該第一導通孔及該第二導通孔之內壁。
  5. 如申請專利範圍第4項所述之多層數線路板,其中該第一導通孔及該第二導通孔更各具有塞孔用油墨,以填充該第一導通孔及該第二導通孔。
  6. 如申請專利範圍第1項所述之多層數線路板,更包括:至少一第三疊合線路基板,該第三疊合線路基板包括多個彼此堆疊之第三線路基材以及一第三導通孔,該第三導通孔貫穿該第三疊合線路基板, 其中,上述的介電層以及上述的導電材的數量分別為多個,該些介電層分別配置於該第一疊合線路基板、該第二疊合線路基板及該第三疊合線路基板之間,該些介電層的該些貫孔分別連接相鄰的該第一導通孔、該第二導通孔及該第三導通孔,且該第一導通孔、該第二導通孔、該第三導通孔以及該些貫孔位於同一軸線上,該些導電材分別填充於該些貫孔內,以電性連接相鄰的該第一疊合線路基板、該第二疊合線路基板及該第三疊合線路基板。
  7. 如申請專利範圍第6項所述之多層數線路板,其中該第三疊合線路基板具有一第三接墊,而該些貫孔連接於該第一接墊、該第二接墊及該第三接墊之間。
  8. 如申請專利範圍第6項所述之多層數線路板,其中該些貫孔為圓錐柱形貫孔。
  9. 如申請專利範圍第6項所述之多層數線路板,其中該第三導通孔具有一導電層,覆蓋該第三導通孔之內壁。
  10. 如申請專利範圍第6項所述之多層數線路板,其中該第三導通孔更具有塞孔用油墨,以填充該第三導通孔。
TW102202302U 2013-02-01 2013-02-01 多層數線路板 TWM456666U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102202302U TWM456666U (zh) 2013-02-01 2013-02-01 多層數線路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102202302U TWM456666U (zh) 2013-02-01 2013-02-01 多層數線路板

Publications (1)

Publication Number Publication Date
TWM456666U true TWM456666U (zh) 2013-07-01

Family

ID=49227203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102202302U TWM456666U (zh) 2013-02-01 2013-02-01 多層數線路板

Country Status (1)

Country Link
TW (1) TWM456666U (zh)

Similar Documents

Publication Publication Date Title
US9711441B2 (en) Reduced PTH pad for enabling core routing and substrate layer count reduction
US9578755B2 (en) Printed wiring board having buildup layers and multilayer core substrate with double-sided board
JP5125166B2 (ja) 多層配線基板及びその製造方法
US9716059B2 (en) Package substrate and method for manufacturing package substrate
TWI531284B (zh) 電路板及其製作方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
US20160086885A1 (en) Package substrate
JP2006049793A (ja) プリント基板の並列式製造方法
TWI578873B (zh) 高密度增層多層板之製造方法
CN203313514U (zh) 多层数线路板
JP2008078343A (ja) プリント配線板及びその製造方法
TWI599281B (zh) 封裝載板及其製作方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
CN109803494B (zh) 电路板及其制造方法
KR20110113980A (ko) 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US11277910B2 (en) Wiring substrate
TWM456666U (zh) 多層數線路板
TWM519380U (zh) 測試介面多層板
KR100975927B1 (ko) 패키지 기판 제조방법
CN104254191A (zh) 无芯层封装基板及其制作方法
TW201023319A (en) Packaging substrate and method for fabricating the same
TWI651030B (zh) 電路板及其製造方法
KR102104185B1 (ko) 다층 배선판 및 그의 제조 방법
US20110297427A1 (en) Printed circuit board and a method of manufacturing the same
KR101328206B1 (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model