CN114818588A - 裸片ic的封装方法和系统 - Google Patents

裸片ic的封装方法和系统 Download PDF

Info

Publication number
CN114818588A
CN114818588A CN202210501617.6A CN202210501617A CN114818588A CN 114818588 A CN114818588 A CN 114818588A CN 202210501617 A CN202210501617 A CN 202210501617A CN 114818588 A CN114818588 A CN 114818588A
Authority
CN
China
Prior art keywords
packaging
pcb
packaged
bonding
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210501617.6A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Transtek Medical Electronics Co Ltd
Original Assignee
Guangdong Transtek Medical Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Transtek Medical Electronics Co Ltd filed Critical Guangdong Transtek Medical Electronics Co Ltd
Priority to CN202210501617.6A priority Critical patent/CN114818588A/zh
Publication of CN114818588A publication Critical patent/CN114818588A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种裸片IC的封装方法和系统，包括：获取待封装IC的参数信息；参数信息包括待封装IC的尺寸和对应邦定压焊点位置；根据待封装IC的参数信息，确定待封装IC的封装模拟方案；封装模拟方案包括待封装IC邦定压焊点和对应PCB引脚邦线模拟方案；基于预设的封装要求对封装模拟方案进行验证和调整，直至满足封装要求，得到验证后的封装模拟方案；基于验证后的封装模拟方案对待封装IC进行封装。该方案中，在对待封装的裸片IC封装之前，预先设计待封装IC邦定压焊点和对应PCB引脚邦线模拟方案，在验证模拟方案满足封装要求的情况下，再进行正式封装，可以降低封装改版风险，缓解因设计改版导致的项目开发周期延长的问题。

Description

裸片IC的封装方法和系统
技术领域
本发明涉及线路板技术领域，尤其是涉及裸片IC的封装方法和系统。
背景技术
裸片IC在批量生产时具有价格优势，目前在电子秤、电子血压计、各式各样的电子玩具等大批量生产的电子产品中得到广泛应用。采用裸片IC(Integrated Circuit Chip，IC芯片)设计PCB(Printed Circuit Board，印制电路板)线路板时，每一个新的裸片IC，都需要为其设计新的PCB封装。目前的一般设计是根据裸片IC的邦定资料，设计裸片IC的衬底大小，根据IC的引脚数多少来设计PCB上的邦定引脚。
由于现有PCB封装方案只是根据邦定资料中的衬底大小信息、邦定引脚数量多少信息设计出来的，在打板回来进行实际邦定验证时，往往容易出现相邻邦线之间或者相邻邦线和压焊点之间间距太近，或者更有甚者相邻邦线之间容易碰到，或者相邻邦线和压焊点容易碰到短路的情况。这种情况会导致需要对PCB封装方案进行改版，从而影响样板制作以及产品的量产。而对PCB封装方案进行改版，也会导致项目开发周期延长。
发明内容
有鉴于此，本发明的目的在于提供一种裸片IC的封装方法和系统，在对待封装的裸片IC进行封装之前，预先设计待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案，在验证模拟方案满足封装要求的情况下，再进行正式封装，可以降低封装改版风险，缓解因设计改版导致的项目开发周期延长的问题。
第一方面，本发明实施例提供了一种裸片IC的封装方法，包括：获取待封装IC的参数信息；所述参数信息包括所述待封装IC的尺寸和对应的邦定压焊点位置；根据所述待封装IC的参数信息，确定所述待封装IC的封装模拟方案；所述封装模拟方案包括所述待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案；基于预设的封装要求对所述封装模拟方案进行验证和调整，直至满足所述封装要求，得到验证后的封装模拟方案；基于所述验证后的封装模拟方案对所述待封装IC进行封装。
进一步的，根据所述待封装IC的参数信息，确定所述待封装IC的封装模拟方案的步骤，包括：根据所述邦定压焊点位置，计算相邻邦定压焊点对应邦线的最小夹角；根据所述最小夹角计算所述PCB引脚环绕圆圈所需PCB引脚个数，并计算所述相邻邦定压焊点对应邦线的平均夹角；其中，所述PCB引脚环绕圆圈为所述PCB引脚以所述待封装IC的物理中心为圆心均衡环绕形成；确定所述PCB引脚环绕圆圈的参考引脚的位置，通过所述参考引脚的位置计算所述PCB引脚环绕圆圈的环绕半径；根据所述PCB引脚个数、所述平均夹角和所述环绕半径，确定所述PCB引脚的邦线模拟方案。
进一步的，根据所述邦定压焊点位置，计算相邻邦定压焊点对应邦线的最小夹角的步骤，包括：根据所述邦定压焊点位置，在所述待封装IC每条边顺时针方向选取一个邦定压焊点作为第一压焊点，在所述待封装IC每条边逆时针方向选取一个邦定压焊点作为第二压焊点；从所述圆心出发分别向所述第一压焊点和所述第二压焊点画引线，以形成每条边的对应夹角；其中，所述第一压焊点与所述第二压焊点不相邻；计算所述第一压焊点和所述第二压焊点之间的压焊点总数，根据每条边所述对应夹角和所述压焊点，计算每条边的相邻邦定压焊点对应邦线的夹角；将所述每条边的相邻邦定压焊点对应邦线的夹角中的最小角度，确定为最小夹角。
进一步的，根据所述最小夹角计算所述PCB引脚环绕圆圈所需PCB引脚个数，并计算所述相邻邦定压焊点对应邦线的平均夹角的步骤，包括：根据所述最小夹角和周角，计算所述PCB引脚环绕圆圈所需PCB引脚个数；根据所述PCB引脚个数，计算所述相邻邦定压焊点对应邦线的平均夹角。
进一步的，确定所述PCB引脚环绕圆圈的参考引脚的位置，通过所述参考引脚的位置计算所述PCB引脚环绕圆圈的环绕半径的步骤，包括：将拥有邦定压焊点最多的边上的，横坐标和/或纵坐标为0的邦定压焊点确定为参考引脚；将所述参考引脚的中点到所述待封装IC的中点的距离确定为所述PCB引脚环绕圆圈的环绕半径。
进一步的，确定所述PCB引脚环绕圆圈的参考引脚的位置，通过所述参考引脚的位置计算所述PCB引脚环绕圆圈的环绕半径，还包括：根据所述PCB引脚个数，将所述PCB引脚以所述待封装IC的物理中心为圆心均衡环绕排布；其中，相邻PCB引脚之间保持预设引脚安全距离；以所述圆心到每个所述参考引脚的内边缘的距离为半径画内圆；根据下式计算所述PCB引脚环绕圆圈的环绕半径：
Figure BDA0003634558920000031
其中，r为所述PCB引脚环绕圆圈的环绕半径，r内为所述内圆的半径，w引为所述PCB引脚的宽度，l引为所述PCB引脚的长度，l预为所述预设引脚安全距离，n为所述PCB引脚个数。
进一步的，所述预设的封装要求包括：相邻邦线之间的距离满足预设邦线距离；和/或每条邦线和对应邦定压焊点之间的距离满足预设间距；和/或相邻PCB引脚的内边缘之间的距离满足预设引脚安全距离。
进一步的，基于预设的封装要求对所述封装模拟方案进行验证和调整，直至满足所述封装要求，得到验证后的封装模拟方案的步骤，包括：基于预设的封装要求对所述封装模拟方案进行验证，如果所述封装模拟方案不满足所述封装要求，调整所述PCB引脚个数和/或所述PCB引脚环绕圆圈的半径，直至满足所述封装要求，得到验证后的封装模拟方案。
第二方面，本发明实施例提供了一种裸片IC的封装系统，包括：参数信息获取模块，用于获取待封装IC的参数信息；所述参数信息包括所述待封装IC的尺寸和对应的邦定压焊点位置；封装模拟方案确定模块，用于根据所述待封装IC的参数信息，确定所述待封装IC的封装模拟方案；所述封装模拟方案包括所述待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案；封装模拟方案验证调整模块，用于基于预设的封装要求对所述封装模拟方案进行验证和调整，直至满足所述封装要求，得到验证后的封装模拟方案；封装模块，用于基于所述验证后的封装模拟方案对所述待封装IC进行封装。
第三方面，本发明实施例提供了电子设备，包括存储器、处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上所述的方法。
本发明实施例提供了一种裸片IC的封装方法和系统，包括：获取待封装IC的参数信息；参数信息包括待封装IC的尺寸和对应的邦定压焊点位置；根据待封装IC的参数信息，确定待封装IC的封装模拟方案；封装模拟方案包括待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案；基于预设的封装要求对封装模拟方案进行验证和调整，直至满足封装要求，得到验证后的封装模拟方案；基于验证后的封装模拟方案对待封装IC进行封装。该方案中，在对待封装的裸片IC进行封装之前，预先设计待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案，在验证模拟方案满足封装要求的情况下，再进行正式封装，可以降低封装改版风险，缓解因设计改版导致的项目开发周期延长的问题。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的裸片IC的封装方法流程图；
图2为本发明实施例一提供的确定待封装IC的封装模拟方案流程图；
图3为本发明实施例二提供的待封装IC参考信息和pad位置示意图；
图4为本发明实施例二提供的待封装IC夹角示意图；
图5为本发明实施例二提供的PCB引脚环绕圆圈的环绕半径计算示意图；
图6为本发明实施例二提供的软件参数设置示意图；
图7为本发明实施例二提供的PCB引脚环绕圆圈效果图；
图8为本发明实施例二提供的模拟预拉邦线整体效果图；
图9为本发明实施例二提供的待封装IC等效细节图；
图10为本发明实施例二提供的完成设计后的PCB封装效果图；
图11为本发明实施例三提供的裸片IC的封装系统模块图。
图标：1-参数信息获取模块；2-封装模拟方案确定模块；3-封装模拟方案验证调整模块；4-封装模块。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
相关技术中，因为裸片IC在批量生产时具有价格优势，所以目前仍然在大批量生产的电子产品中得到广泛应用，例如电子秤、电子血压计、各式各样的电子玩具等。通常在裸片IC对应的PCB封装设计中，会根据裸片IC的邦定资料，设计裸片IC的衬底大小，根据IC的引脚数多少来设计PCB上的邦定引脚，这样可以设计出简单粗糙的裸片对应的PCB封装，但由于没有引入设计验证过程，PCB设计完毕打样回来后，会发生相邻邦线挨得太近或者相邻邦线碰到压焊点的情况，往往这种凭经验设计出来的封装经不起实际邦定工艺考验。
基于此，本发明实施例提供了一种裸片IC的封装方法和系统，该技术可以能很好预知这些情况并做提前处理，使设计出来的裸片IC的PCB封装能顺利进行邦定，大大降低改板风险，赢得项目开发时间。
为便于对本实施例进行理解，下面对本发明实施例进行详细介绍。
实施例一：
图1为本发明实施例一提供的裸片IC的封装方法流程图。
参照图1，裸片IC的封装方法包括以下步骤：
步骤S101，获取待封装IC的参数信息；参数信息包括待封装IC的尺寸和对应的邦定压焊点位置。
步骤S102，根据待封装IC的参数信息，确定待封装IC的封装模拟方案；封装模拟方案包括待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案。
步骤S103，基于预设的封装要求对封装模拟方案进行验证和调整，直至满足封装要求，得到验证后的封装模拟方案；
步骤S104，基于验证后的封装模拟方案对待封装IC进行封装。
这里，待封装IC的参数信息包括BONGDING PAD LOCATION(邦定压焊点坐标)、pad(压焊点)大小和待封装IC的尺寸等，其中，用于BONGDING PAD LOCATION确定对应的邦定压焊点位置，并根据待封装IC的参数信息绘制对应的PCB引脚图。
通过引入模拟实际邦定验证的思维模式对封装方案进行验证和调整，直到满足封装要求后对待封装IC进行封装。
其中，预设的封装要求包括：相邻邦线之间的距离满足预设邦线距离；和/或每条邦线和对应邦定压焊点之间的距离满足预设间距；和/或相邻PCB引脚的内边缘之间的距离满足预设引脚安全距离。
在其中一种实施方式中，参照图2所示的确定待封装IC的封装模拟方案流程图，上述步骤S102可以通过下述步骤S201～S204实现：
步骤S201，根据邦定压焊点位置，计算相邻邦定压焊点对应邦线的最小夹角；
步骤S202，根据最小夹角计算PCB引脚环绕圆圈所需PCB引脚个数，并计算相邻邦定压焊点对应邦线的平均夹角；其中，PCB引脚环绕圆圈为PCB引脚以待封装IC的物理中心为圆心均衡环绕形成；
步骤S203，确定PCB引脚环绕圆圈的参考引脚的位置，通过参考引脚的位置计算PCB引脚环绕圆圈的环绕半径；
步骤S204，根据PCB引脚个数、平均夹角和环绕半径，确定PCB引脚的邦线模拟方案。
这里，将PCB引脚个数、平均夹角和环绕半径输入设计软件(PCB layout等)中，就可以根据设计软件的特殊粘贴功能绘制出PCB引脚的邦线模拟方案。
在其中一种实施方式中，上述步骤S201可以通过下述步骤实现：
根据邦定压焊点位置，在待封装IC每条边顺时针方向选取一个邦定压焊点作为第一压焊点，在待封装IC每条边逆时针方向选取一个邦定压焊点作为第二压焊点；
从圆心出发分别向第一压焊点和第二压焊点画引线，以形成每条边的对应夹角；其中，第一压焊点与第二压焊点不相邻；
计算第一压焊点和第二压焊点之间的压焊点总数，根据每条边对应夹角和压焊点，计算每条边的相邻邦定压焊点对应邦线的夹角；
将每条边的相邻邦定压焊点对应邦线的夹角中的最小角度，确定为最小夹角。
这里，从圆心出发分别向每条边画两条引线，并根据对应夹角计算该边的相邻邦定压焊点对应邦线的夹角，通过对比取数值最小的夹角作为最小夹角。其中，引线和夹角外的pad之间的安全距离在1mil(密耳)以上。
在其中一种实施方式中，上述步骤S202可以通过下述步骤实现：
根据最小夹角和周角，计算PCB引脚环绕圆圈所需PCB引脚个数；
根据PCB引脚个数，计算相邻邦定压焊点对应邦线的平均夹角。
这里，根据最小夹角和周角可得到对应的可围成PCB引脚环绕圆圈所需的PCB引脚个数，其中，引脚个数为整数。
在其中一种实施方式中，上述步骤S203可以通过下述步骤实现：
将拥有邦定压焊点最多的边上的，横坐标和/或纵坐标为0的邦定压焊点确定为参考引脚；
将参考引脚的中点到待封装IC的中点的距离确定为PCB引脚环绕圆圈的环绕半径。
这里，观察待封装IC的pad排布情况，将参考引脚设在拥有最多pad的最长边上，根据BONGDING PAD LOCATION确定选定好的参考引脚的位置。
以参考引脚为基础，其他引脚通过特殊粘贴方法根据PCB引脚个数，将PCB引脚以待封装IC的物理中心为圆心均衡环绕排布；其中，相邻PCB引脚之间保持预设引脚安全距离；
以圆心到每个参考引脚的内边缘的距离为半径画内圆；
根据公式(1)计算PCB引脚环绕圆圈的环绕半径：
Figure BDA0003634558920000091
其中，r为PCB引脚环绕圆圈的环绕半径，r内为内圆的半径，w引为PCB引脚的宽度，l引为PCB引脚的长度，l预为预设引脚安全距离，n为PCB引脚个数。
这里，PCB引脚环绕圆圈的环绕半径是利用圆周率原理，接近性计算得到的，可以通过微调来达到设计理想尺寸。
在其中一种实施方式中，上述步骤S103可以通过下述步骤实现：
基于预设的封装要求对封装模拟方案进行验证，如果封装模拟方案不满足封装要求，调整PCB引脚个数和/或PCB引脚环绕圆圈的半径，直至满足封装要求，得到验证后的封装模拟方案。
这里，通过设计软件的特殊粘贴功能绘制出引脚绕圈效果图，通过将待封装IC的pad和PCB引脚之间模拟拉邦线得到模拟预拉邦线整体效果图，根据整体效果图看引线与pad之间的间距是否合理，从而对封装模拟方案进行验证。
其中，检查评估相邻邦线和pad之间的间距是否合适，PCB引脚靠里边缘间距是否合理，这里，相邻邦线和pad之间的间距和PCB引脚靠里边缘间距可根据实际情况设定，一般相邻邦线和pad之间的间距为1mil以上，PCB引脚靠里边缘间距为0.2mm(毫米)。按照上述设计方法，如需调整可以通过增减PCB引脚个数和PCB引脚环绕圆圈的半径来调整，直到满足封装要求。
本发明实施例提供了一种裸片IC的封装方法，包括：获取待封装IC的参数信息；参数信息包括待封装IC的尺寸和对应的邦定压焊点位置；根据待封装IC的参数信息，确定待封装IC的封装模拟方案；封装模拟方案包括待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案；基于预设的封装要求对封装模拟方案进行验证和调整，直至满足封装要求，得到验证后的封装模拟方案；基于验证后的封装模拟方案对待封装IC进行封装。本实施例中，在对待封装的裸片IC进行封装之前，预先设计待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案，在验证模拟方案满足封装要求的情况下，再进行正式封装，可以降低封装改版风险，缓解因设计改版导致的项目开发周期延长的问题。
实施例二：
本实施例采用的待封装IC的Substrate Area(放置裸片IC的PCB露铜区域)为3500um*3700um，包含70个pad。
图3为本发明实施例二提供的待封装IC参考信息和pad位置示意图。
图4为本发明实施例二提供的待封装IC夹角示意图。
参照图3和图4，根据待封装IC参考信息确定待封装IC的物理中心，从物理中心出发向每条边画引线，一条引线经过每条边顺时针方向的第二个pad，一条引线经过每条边逆时针方向的倒数第二个pad，且每条引线与夹角外的pad保持1mil以上的安全距离。分别测量四条边所画引线形成的夹角，从上面第一条边的pad的夹角顺时针看，两个相邻pad对应邦线的夹角分别是：A1＝4.4°，A2＝4.5°，A3＝6.6°，A4＝4.82°，通过对比取4.4°作为相邻邦定压焊点对应邦线的最小夹角。以芯片物理中心为圆心，通过PCB引脚均衡环绕形成PCB引脚环绕圆圈需要引脚数量为360°÷4.4°＝81.8pcs,这里取整数82pcs来设计，其中有82-70＝12pcs引脚为虚设引脚(不用邦定的引脚)。根据引脚个数计算相邻邦定压焊点对应邦线的平均夹角为360°÷82＝4.390°。
参照图5，左边pad共有20pcs，数量最多，所以参考引脚为左边上纵坐标为0的引脚。按照PCB引脚的通用设计，PCB引脚尺寸的长宽为0.6*0.2mm，PCB引脚边缘要求0.2mm间距，这样以PCB引脚内边缘为参考，通过内边缘画一个圆，这个圆的半径为r内，根据圆的周长公式可以算出
Figure BDA0003634558920000111
以参考引脚中点到待封装IC物理中点为半径画圆，则该圆为PCB引脚环绕圆圈，其中，PCB引脚环绕圆圈的环绕半径为
Figure BDA0003634558920000112
取整后得到PCB引脚环绕圆圈的环绕半径为5.5mm。其中，上述计算是接近性计算，可通过微调环绕半径来达到设计理想尺寸。
参照图6，通过设计软件的特殊粘贴功能，以待封装IC物理中心为参考点，以参考引脚中点到待封装IC物理中心的距离为半径，将82pcs引脚总数和相邻邦定压焊点对应邦线的平均夹角4.390°输入设计软件，可得到图7的PCB引脚环绕圆圈效果图。
将待封装IC的pad和PCB引脚之间模拟拉邦线，模拟邦线的引线设置为1mil宽。参照图8的模拟预拉邦线整体效果图和图9待封装IC等效细节图，检查邦线和pad之间的间距是否满足安全距离1mil，pad引脚靠里边缘间距是否符合0.2mm，如果封装模拟方案不满足封装要求，调整PCB引脚个数和/或PCB引脚环绕圆圈的半径，直至满足封装要求，得到验证后的封装模拟方案。
参照图10基于验证后的封装模拟方案对待封装IC进行封装，按照待封装IC资料中的Substrate Area3500um*3700um设计衬底焊盘，并放置在原来待封装IC中心的位置，原来待封装IC引脚和对应的模拟邦线删除；用丝印层画出邦定示意图。因为原来芯片区域很小，一般需要把邦定IC区域的丝印往外扩展才能更好展示给邦定员工。把PCB实际采用的70个引脚位号调整为对应邦定pad的位号，其余没有用到的12个虚设引脚的位号全部设置为00，增加两个十字架作为邦定参考坐标，十字架的位置可以放置在露铜衬底对角线的延长线的合适位置。
其中，A为待封装IC封装外围丝印区域，封黑胶在此范围内；B为PCB邦定用引脚；C为放置待封装IC的露铜衬底；D为邦线示意；E为虚设的PCB引脚；F为两个十字架露铜，作为邦定参考坐标。
本发明实施例提供了一种裸片IC的封装方法，包括：获取待封装IC的参数信息；参数信息包括待封装IC的尺寸和对应的邦定压焊点位置；根据待封装IC的参数信息，确定待封装IC的封装模拟方案；封装模拟方案包括待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案；基于预设的封装要求对封装模拟方案进行验证和调整，直至满足封装要求，得到验证后的封装模拟方案；基于验证后的封装模拟方案对待封装IC进行封装。通过根据裸片IC实际大小提前进行邦定模拟验证的方法，让PCB封装方案设计有依据、有论证、方法巧妙，能更好的适应邦定要求。
实施例三：
图11为本发明实施例三提供的裸片IC的封装系统模块图。
参照图11，裸片IC的封装系统包括：
参数信息获取模块1，用于获取待封装IC的参数信息；参数信息包括待封装IC的尺寸和对应的邦定压焊点位置；
封装模拟方案确定模块2，用于根据待封装IC的参数信息，确定待封装IC的封装模拟方案；封装模拟方案包括待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案；
封装模拟方案验证调整模块3，用于基于预设的封装要求对封装模拟方案进行验证和调整，直至满足封装要求，得到验证后的封装模拟方案；
封装模块4，用于基于验证后的封装模拟方案对待封装IC进行封装。
本发明实施例提供了一种裸片IC的封装系统，包括：获取待封装IC的参数信息；参数信息包括待封装IC的尺寸和对应的邦定压焊点位置；根据待封装IC的参数信息，确定待封装IC的封装模拟方案；封装模拟方案包括待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案；基于预设的封装要求对封装模拟方案进行验证和调整，直至满足封装要求，得到验证后的封装模拟方案；基于验证后的封装模拟方案对待封装IC进行封装。在本实施例中，在对待封装的裸片IC进行封装之前，预先设计待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案，在验证模拟方案满足封装要求的情况下，再进行正式封装，可以降低封装改版风险，缓解因设计改版导致的项目开发周期延长的问题。
本发明实施例还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述实施例提供的裸片IC的封装方法的步骤。
本发明实施例所提供的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种裸片IC的封装方法，其特征在于，包括：
获取待封装IC的参数信息；所述参数信息包括所述待封装IC的尺寸和对应的邦定压焊点位置；
根据所述待封装IC的参数信息，确定所述待封装IC的封装模拟方案；所述封装模拟方案包括所述待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案；
基于预设的封装要求对所述封装模拟方案进行验证和调整，直至满足所述封装要求，得到验证后的封装模拟方案；
基于所述验证后的封装模拟方案对所述待封装IC进行封装。
2.根据权利要求1所述的方法，其特征在于，根据所述待封装IC的参数信息，确定所述待封装IC的封装模拟方案的步骤，包括：
根据所述邦定压焊点位置，计算相邻邦定压焊点对应邦线的最小夹角；
根据所述最小夹角计算所述PCB引脚环绕圆圈所需PCB引脚个数，并计算所述相邻邦定压焊点对应邦线的平均夹角；其中，所述PCB引脚环绕圆圈为所述PCB引脚以所述待封装IC的物理中心为圆心均衡环绕形成；
确定所述PCB引脚环绕圆圈的参考引脚的位置，通过所述参考引脚的位置计算所述PCB引脚环绕圆圈的环绕半径；
根据所述PCB引脚个数、所述平均夹角和所述环绕半径，确定所述PCB引脚的邦线模拟方案。
3.根据权利要求2所述的方法，其特征在于，根据所述邦定压焊点位置，计算相邻邦定压焊点对应邦线的最小夹角的步骤，包括：
根据所述邦定压焊点位置，在所述待封装IC每条边顺时针方向选取一个邦定压焊点作为第一压焊点，在所述待封装IC每条边逆时针方向选取一个邦定压焊点作为第二压焊点；
从所述圆心出发分别向所述第一压焊点和所述第二压焊点画引线，以形成每条边的对应夹角；其中，所述第一压焊点与所述第二压焊点不相邻；
计算所述第一压焊点和所述第二压焊点之间的压焊点总数，根据每条边所述对应夹角和所述压焊点，计算每条边的相邻邦定压焊点对应邦线的夹角；
将所述每条边的相邻邦定压焊点对应邦线的夹角中的最小角度，确定为最小夹角。
4.根据权利要求2所述的方法，其特征在于，根据所述最小夹角计算所述PCB引脚环绕圆圈所需PCB引脚个数，并计算所述相邻邦定压焊点对应邦线的平均夹角的步骤，包括：
根据所述最小夹角和周角，计算所述PCB引脚环绕圆圈所需PCB引脚个数；
根据所述PCB引脚个数，计算所述相邻邦定压焊点对应邦线的平均夹角。
5.根据权利要求2所述的方法，其特征在于，确定所述PCB引脚环绕圆圈的参考引脚的位置，通过所述参考引脚的位置计算所述PCB引脚环绕圆圈的环绕半径的步骤，包括：
将拥有邦定压焊点最多的边上的，横坐标和/或纵坐标为0的邦定压焊点确定为参考引脚；
将所述参考引脚的中点到所述待封装IC的中点的距离确定为所述PCB引脚环绕圆圈的环绕半径。
6.根据权利要求5所述的方法，其特征在于，确定所述PCB引脚环绕圆圈的参考引脚的位置，通过所述参考引脚的位置计算所述PCB引脚环绕圆圈的环绕半径，还包括：
根据所述PCB引脚个数，将所述PCB引脚以所述待封装IC的物理中心为圆心均衡环绕排布；其中，相邻PCB引脚之间保持预设引脚安全距离；
以所述圆心到每个所述参考引脚的内边缘的距离为半径画内圆；
根据下式计算所述PCB引脚环绕圆圈的环绕半径：
Figure FDA0003634558910000031
其中，r为所述PCB引脚环绕圆圈的环绕半径，r内为所述内圆的半径，w引为所述PCB引脚的宽度，l引为所述PCB引脚的长度，l预为所述预设引脚安全距离，n为所述PCB引脚个数。
7.根据权利要求1所述的方法，其特征在于，所述预设的封装要求包括：
相邻邦线之间的距离满足预设邦线距离；
和/或
每条邦线和对应邦定压焊点之间的距离满足预设间距；
和/或
相邻PCB引脚的内边缘之间的距离满足预设引脚安全距离。
8.根据权利要求1所述的方法，其特征在于，基于预设的封装要求对所述封装模拟方案进行验证和调整，直至满足所述封装要求，得到验证后的封装模拟方案的步骤，包括：
基于预设的封装要求对所述封装模拟方案进行验证，如果所述封装模拟方案不满足所述封装要求，调整所述PCB引脚个数和/或所述PCB引脚环绕圆圈的半径，直至满足所述封装要求，得到验证后的封装模拟方案。
9.一种裸片IC的封装系统，其特征在于，包括：
参数信息获取模块，用于获取待封装IC的参数信息；所述参数信息包括所述待封装IC的尺寸和对应的邦定压焊点位置；
封装模拟方案确定模块，用于根据所述待封装IC的参数信息，确定所述待封装IC的封装模拟方案；所述封装模拟方案包括所述待封装IC的邦定压焊点和对应PCB引脚的邦线模拟方案；
封装模拟方案验证调整模块，用于基于预设的封装要求对所述封装模拟方案进行验证和调整，直至满足所述封装要求，得到验证后的封装模拟方案；
封装模块，用于基于所述验证后的封装模拟方案对所述待封装IC进行封装。
10.一种电子设备，包括存储器、处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述权利要求1至8任一项所述的方法。
CN202210501617.6A 2022-05-09 2022-05-09 裸片ic的封装方法和系统 Pending CN114818588A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210501617.6A CN114818588A (zh) 2022-05-09 2022-05-09 裸片ic的封装方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210501617.6A CN114818588A (zh) 2022-05-09 2022-05-09 裸片ic的封装方法和系统

Publications (1)

Publication Number Publication Date
CN114818588A true CN114818588A (zh) 2022-07-29

Family

ID=82514370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210501617.6A Pending CN114818588A (zh) 2022-05-09 2022-05-09 裸片ic的封装方法和系统

Country Status (1)

Country Link
CN (1) CN114818588A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115392163A (zh) * 2022-09-26 2022-11-25 江苏汤谷智能科技有限公司 一种全自动数字芯片自定义ip封装系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115392163A (zh) * 2022-09-26 2022-11-25 江苏汤谷智能科技有限公司 一种全自动数字芯片自定义ip封装系统
CN115392163B (zh) * 2022-09-26 2023-09-26 江苏汤谷智能科技有限公司 一种全自动数字芯片自定义ip封装系统

Similar Documents

Publication Publication Date Title
JP2013181827A (ja) 不良検出装置
US7689944B2 (en) Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package
US20060218516A1 (en) Design rule report utility
CN114818588A (zh) 裸片ic的封装方法和系统
CN106815444A (zh) 一种自动测量pcb图档元器件距离的方法
US20070245274A1 (en) Integrated circuit design apparatus and method thereof
CN103810316B (zh) 降低寄生失配的方法
JP2006253187A (ja) 電源解析方法および電源解析を実行するプログラム
KR101518771B1 (ko) 설계 지원장치, 설계 지원방법 및 기억매체
CN104657532B (zh) 半导体器件设计方法和导电凸块图案增强方法
CN112179310A (zh) 印制电路板pcb的处理方法及装置
CN109740267B (zh) 一种pcb板中cpu的设计图编辑方法及相关装置
US8370790B2 (en) Computer aided design system for checking dimensions of patterns and method
JP2011170820A (ja) 接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラム
KR20110004117A (ko) Ｃｏｆ 패키지 및 그의 테스트 방법
JP7248651B2 (ja) 抵抗器の熱解析装置、並びに、熱解析プログラム及びモデル生成プログラム
CN106802970A (zh) 印刷电路板布局方法及系统
CN113177384A (zh) 显示面板的走线设计方法及其走线设计装置、存储介质
WO2020158172A1 (ja) センサ装置
TW200540611A (en) System and method for verifying delay of a motherboard layout
CN111241777B (zh) 一种PCB Layout中更新放置封装pad的方法
TW202014721A (zh) 電路板編輯測試系統
CN116598219B (zh) 一种可视化晶圆图的生成方法、装置及电子设备
JP2011216084A (ja) 半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム並びに半導体集積回路装置の製造方法
CN116090377A (zh) 电路板的异常检测方法、装置、存储介质以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination