CN115392163B - 一种全自动数字芯片自定义ip封装系统 - Google Patents

一种全自动数字芯片自定义ip封装系统 Download PDF

Info

Publication number
CN115392163B
CN115392163B CN202211176515.8A CN202211176515A CN115392163B CN 115392163 B CN115392163 B CN 115392163B CN 202211176515 A CN202211176515 A CN 202211176515A CN 115392163 B CN115392163 B CN 115392163B
Authority
CN
China
Prior art keywords
chip
packaging
temperature
module
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211176515.8A
Other languages
English (en)
Other versions
CN115392163A (zh
Inventor
刘兴茂
刘丹
张桂琴
暴宇
徐国超
马婧
宋太洙
张佩文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Tanggu Software Technology Co ltd
Jiangsu Tanggu Intelligent Technology Co ltd
Original Assignee
Beijing Tanggu Software Technology Co ltd
Jiangsu Tanggu Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Tanggu Software Technology Co ltd, Jiangsu Tanggu Intelligent Technology Co ltd filed Critical Beijing Tanggu Software Technology Co ltd
Priority to CN202211176515.8A priority Critical patent/CN115392163B/zh
Publication of CN115392163A publication Critical patent/CN115392163A/zh
Application granted granted Critical
Publication of CN115392163B publication Critical patent/CN115392163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/08—Intellectual property [IP] blocks or IP cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提出一种全自动数字芯片自定义IP封装系统，通过系统包括芯片封装参数获取模块、芯片封装面积模拟模块、芯片封装发热模拟模块、芯片封装执行模块，通过芯片封装面积模拟模块进行芯片封装面积模拟，通过芯片封装发热模拟模块进行芯片封装发热模拟，通过芯片封装执行模块基于芯片封装面积模拟模块以及芯片封装发热模拟模块的计算结果，选择最优的封装方案，将芯片封装于基板上。本发明通过上述方案，在减小封装面积的同时，提升封装芯片的散热性能，提高了封装的可靠性以及便捷性。

Description

一种全自动数字芯片自定义IP封装系统
技术领域
本发明属于芯片封装领域，具体涉及一种全自动数字芯片自定义IP封装系统。
背景技术
自从Intel公司1971年设计制造出4位微处理器芯片以来，20多年里，CPU从Intel4004、80286、80386、80486发展到Pentium、PⅡ、PⅢ、P4，从4位、8位、16位、32位发展到64位；主频从MHz发展到今天的GHz；CPU芯片里集成的晶体管数由2000多个跃升到千万以上；半导体制造技术的规模由SSI、MSI、LSI、VLSI(超大规模集成电路)达到ULSI。封装的输入/输出(I/O)引脚从几十根，逐渐增加到几百根，甚至可能达到2000根。
封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。
芯片的封装技术已经经历了好几代的变迁，从DIP、QFP到PGA等，例如，CN103035607A公开了一种集成块封装框架中DIP排布的方法，通过在所述框架中任意上下相邻的两个DIP之间的引脚是相互平行交错排布的方式进行封装，CN102157401A将芯片和无源器件进行整合后再一并封装，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品。然而之前的封装主要依据封装工程师的经验，手动调整，耗时较高，且当需要考虑的参数较多时，计算量较大，效率非常低，无法提供可靠性较高的封装方式。
本发明提出了一种全自动数字芯片自定义IP封装系统，可以全自动的计算芯片IP封装方式，在芯片封装的过程中减小封装面积，提升耐温耐热性能，提高可靠性以及便捷性。
发明内容
针对现有技术的不足，本发明提供了一种全自动数字芯片自定义IP封装系统，解决现有技术中封装效率低的问题，提出一种全自动的计算芯片IP封装方式，在芯片封装的过程中减小封装面积，提升耐温耐热性能，提高可靠性以及便捷性。
为了实现上述目的，本发明的技术方案如下：
一种全自动数字芯片自定义IP封装系统，其特征在于:所述系统包括芯片封装参数获取模块、芯片封装面积模拟模块、芯片封装发热模拟模块、芯片封装执行模块；
所述芯片封装参数获取模块用于获取第一基础参数信息、第二基础参数信息，所述第一基础参数信息为用于封装面积模拟的信息，所述第二基础参数信息为用于封装发热模拟的信息；
所述芯片封装面积模拟模块用于基于封装参数获取模块获取的第一基础参数信息进行芯片封装面积模拟；
所述芯片封装发热模拟模块用于基于封装参数获取模块获取的第二基础参数信息进行芯片封装发热模拟；
所述芯片封装执行模块用于基于芯片封装面积模拟模块以及芯片封装发热模拟模块的计算结果将芯片封装于基板上。
进一步的，所述第一基础参数信息包括：封装的层数、芯片尺寸、芯片数。
进一步的，所述芯片封装面积模拟模块基于封装的层数、芯片尺寸以及芯片数进行芯片封装面积模拟计算，得到封装的层数对应的封装后的面积A。
进一步的，所述第二基础参数信息包括：封装的层数、芯片尺寸、芯片坐标信息以及功率密度。
进一步的，所述芯片封装发热模拟模块包括：
构建模拟方程：
其中，f为传热系数，x、y、z表示坐标信息，T为温度，P为功率密度；
对于将芯片堆叠封装的形式，温度的分布在竖直方向为线性分布的，且每层的长与宽的尺寸要远大于其高度，因此，可以做如下近似替换：
其中，分别表示层数、以及其对应的高度；
将公式(1)进行转换，得到封装后位于表层的温度T1(x,y)以及位于内层的温度以及基板上的温度TN+1；
当位于表层时：
当位于内层时：
其中，表示层温度，Te表示环境周围的温度，P为功率密度，α为温度系数，/>为传热系数，/>表示高度，/>为封装的层数；
输入芯片封装的层数、芯片尺寸、芯片坐标信息以及功率密度，通过对上述公式(3)(4)进行求解，得到各层的温度值以及温度的最大值Tm。
进一步的，所述芯片封装执行模块包括：对第一基础参数信息中的封装的层数设置不同的值，得到封装的层数对应的封装后的面积A以及温度的最大值Tm，基于芯片封装面积模拟模块计算得到封装后的面积A以及芯片封装发热模拟模块计算得到的温度的最大值Tm进行得分计算，得到评估分数 W1、W2为权重系数，选择评估分数S最大的方案，执行将芯片封装于基板上。
本发明公开了一种全自动数字芯片自定义IP封装系统，通过系统包括芯片封装参数获取模块、芯片封装面积模拟模块、芯片封装发热模拟模块、芯片封装执行模块，通过芯片封装面积模拟模块进行芯片封装面积模拟，通过芯片封装发热模拟模块进行芯片封装发热模拟，通过芯片封装执行模块基于芯片封装面积模拟模块以及芯片封装发热模拟模块的计算结果，选择最优的封装方案，将芯片封装于基板上。本发明通过上述方案，在减小封装面积的同时，提升封装芯片的散热性能，提高了可靠性以及便捷性。
附图说明
为了更清楚的说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术中描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一种实施方式，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种全自动数字芯片自定义IP封装系统的结构图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面对本发明具体实施方式中的技术方案进行清楚、完整的描述，以进一步阐述本发明，显然，所描述的具体实施方式仅仅是本发明的一部分实施方式，而不是全部的样式。
下面结合附图对本发明作进一步详细描述：
如附图1所示，本发明的技术方案如下：
一种全自动数字芯片自定义IP封装系统，其特征在于:所述系统包括芯片封装参数获取模块、芯片封装面积模拟模块、芯片封装发热模拟模块、芯片封装执行模块；
所述芯片封装参数获取模块用于获取第一基础参数信息、第二基础参数信息，所述第一基础参数信息为用于封装面积模拟的信息，所述第二基础参数信息为用于封装发热模拟的信息；
所述芯片封装面积模拟模块用于基于封装参数获取模块获取的第一基础参数信息进行芯片封装面积模拟；
所述芯片封装发热模拟模块用于基于封装参数获取模块获取的第二基础参数信息进行芯片封装发热模拟；
所述芯片封装执行模块用于基于芯片封装面积模拟模块以及芯片封装发热模拟模块的计算结果将芯片封装于基板上。
进一步的，所述第一基础参数信息包括：封装的层数、芯片尺寸、芯片数。
进一步的，所述芯片封装面积模拟模块基于封装的层数、芯片尺寸以及芯片数进行芯片封装面积模拟计算，得到封装的层数对应的封装后的面积A。
进一步的，所述第二基础参数信息包括：封装的层数、芯片尺寸、芯片坐标信息以及功率密度。
进一步的，所述芯片封装发热模拟模块包括：
构建模拟方程：
其中，f为传热系数，x、y、z表示坐标信息，T为温度，P为功率密度；
对于将芯片堆叠封装的形式，温度的分布在竖直方向为线性分布的，且每层的长与宽的尺寸要远大于其高度，因此，可以做如下近似替换：
其中，分别表示层数、以及其对应的高度；
将公式(1)进行转换，得到封装后位于表层的温度T1(x,y)以及位于内层的温度以及基板上的温度TN+1；
当位于表层时：
当位于内层时：
其中，表示层温度，Te表示环境周围的温度，P为功率密度，α为温度系数，/>为传热系数，/>表示高度，/>为封装的层数；
输入芯片封装的层数、芯片尺寸、芯片坐标信息以及功率密度，通过对上述公式(3)(4)进行求解，得到各层的温度值以及温度的最大值Tm。
进一步的，所述芯片封装执行模块包括：对第一基础参数信息中的封装的层数设置不同的值，得到封装的层数对应的封装后的面积A以及温度的最大值Tm，基于芯片封装面积模拟模块计算得到封装后的面积A以及芯片封装发热模拟模块计算得到的温度的最大值Tm进行得分计算，得到评估分数 W1、W2为权重系数，选择评估分数S最大的方案，执行将芯片封装于基板上。
本发明公开了一种全自动数字芯片自定义IP封装系统，通过系统包括芯片封装参数获取模块、芯片封装面积模拟模块、芯片封装发热模拟模块、芯片封装执行模块，通过芯片封装面积模拟模块进行芯片封装面积模拟，通过芯片封装发热模拟模块进行芯片封装发热模拟，通过芯片封装执行模块基于芯片封装面积模拟模块以及芯片封装发热模拟模块的计算结果，选择最优的封装方案，将芯片封装于基板上。本发明通过上述方案，在减小封装面积的同时，提升封装芯片的散热性能，提高了可靠性以及便捷性。
以上描述了本发明的主要技术特征和基本原理及相关优点,对于本领域技术人员而言，显然本发明不限于上述示范性具体实施方式的细节，而且在不背离本发明的构思或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将上述具体实施方式看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。
此外，应当理解，虽然本说明书按照各实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (3)

1.一种全自动数字芯片自定义IP封装系统，其特征在于:所述系统包括芯片封装参数获取模块、芯片封装面积模拟模块、芯片封装发热模拟模块、芯片封装执行模块；
所述芯片封装参数获取模块用于获取第一基础参数信息、第二基础参数信息，所述第一基础参数信息为用于封装面积模拟的信息，所述第二基础参数信息为用于封装发热模拟的信息；
所述芯片封装面积模拟模块用于基于封装参数获取模块获取的第一基础参数信息进行芯片封装面积模拟；所述第一基础参数信息包括：封装的层数、芯片尺寸、芯片数；
所述芯片封装发热模拟模块用于基于封装参数获取模块获取的第二基础参数信息进行芯片封装发热模拟；所述第二基础参数信息包括：封装的层数、芯片尺寸、芯片坐标信息以及功率密度；
所述芯片封装执行模块用于基于芯片封装面积模拟模块以及芯片封装发热模拟模块的计算结果将芯片封装于基板上；
所述芯片封装发热模拟模块包括：
构建模拟方程：
其中，f为传热系数，x、y、z表示坐标信息，T为温度，P为功率密度；
对于将芯片堆叠封装的形式，温度的分布在竖直方向为线性分布的，且每层的长与宽的尺寸要远大于其高度，因此，可以做如下近似替换：
其中，分别表示层数、以及其对应的高度；
将公式(1)进行转换，得到封装后位于表层的温度T1(x,y)以及位于内层的温度以及基板上的温度TN+1；
当位于表层时：
当位于内层时：
其中，表示层温度，Te表示环境周围的温度，P为功率密度，α为温度系数，/>为传热系数，/>表示高度，/>为封装的层数；
输入芯片封装的层数、尺寸、坐标信息以及功率密度，通过对上述公式(3)(4)进行求解，得到各层的温度值以及温度的最大值Tm。
2.根据权利要求1所述的全自动数字芯片自定义IP封装系统，其特征在于:所述芯片封装面积模拟模块基于封装的层数、芯片尺寸以及芯片数进行芯片封装面积模拟计算，得到封装的层数对应的封装后的面积A。
3.根据权利要求1所述的全自动数字芯片自定义IP封装系统，其特征在于:所述芯片封装执行模块包括：对第一基础参数信息中的封装的层数设置不同的值，得到封装的层数对应的封装后的面积A以及温度的最大值Tm，基于芯片封装面积模拟模块计算得到封装后的面积A以及芯片封装发热模拟模块计算得到的温度的最大值Tm进行得分计算，得到评估分数W1、W2为权重系数，选择评估分数S最大的方案，执行将芯片封装于基板上。
CN202211176515.8A 2022-09-26 2022-09-26 一种全自动数字芯片自定义ip封装系统 Active CN115392163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211176515.8A CN115392163B (zh) 2022-09-26 2022-09-26 一种全自动数字芯片自定义ip封装系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211176515.8A CN115392163B (zh) 2022-09-26 2022-09-26 一种全自动数字芯片自定义ip封装系统

Publications (2)

Publication Number Publication Date
CN115392163A CN115392163A (zh) 2022-11-25
CN115392163B true CN115392163B (zh) 2023-09-26

Family

ID=84128425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211176515.8A Active CN115392163B (zh) 2022-09-26 2022-09-26 一种全自动数字芯片自定义ip封装系统

Country Status (1)

Country Link
CN (1) CN115392163B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632964A (zh) * 2016-03-23 2016-06-01 福州瑞芯微电子股份有限公司 芯片自动封装分析决策平台及分析决策方法
CN109508503A (zh) * 2018-11-22 2019-03-22 郑州云海信息技术有限公司 一种考虑芯片封装材料的热仿真分析方法与系统
CN114818588A (zh) * 2022-05-09 2022-07-29 广东乐心医疗电子股份有限公司 裸片ic的封装方法和系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632964A (zh) * 2016-03-23 2016-06-01 福州瑞芯微电子股份有限公司 芯片自动封装分析决策平台及分析决策方法
CN109508503A (zh) * 2018-11-22 2019-03-22 郑州云海信息技术有限公司 一种考虑芯片封装材料的热仿真分析方法与系统
CN114818588A (zh) * 2022-05-09 2022-07-29 广东乐心医疗电子股份有限公司 裸片ic的封装方法和系统

Also Published As

Publication number Publication date
CN115392163A (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
Bar-Cohen et al. Theta/sub JC/characterization of chip packages-justification, limitations, and future
Lai et al. A comparative study of 2.5 D and fan-out chip on substrate: Chip first and chip last
CN113591425B (zh) 一种射频功放芯片异构微封装方法
US8198725B2 (en) Heat sink and integrated circuit assembly using the same
CN115392163B (zh) 一种全自动数字芯片自定义ip封装系统
US20160111354A1 (en) Electronic device with first and second contact pads and related methods
TW391043B (en) Vertical semiconductor device package having printed circuit board and heat spreader, and module having the packages
Kromann Thermal management of a C4/ceramic-ball-grid array: the Motorola PowerPC 603/sup TM/and PowerPC 604/sup TM/RISC microprocessors
Yip et al. Package warpage evaluation for high performance PQFP
JPH0263142A (ja) モールド・パッケージおよびその製造方法
Chong et al. Development of a new improved high performance flip chip BGA package
Cahill et al. Thermal characterization of vertical multichip modules MCM-V
Monier-Vinard et al. Delphi style compact modeling by means of genetic algorithms of system in Package devices using composite sub-compact thermal models dedicated to model order reduction
Edwards et al. Thermal enhancement of plastic IC packages
CN109508503B (zh) 一种考虑芯片封装材料的热仿真分析方法与系统
Joiner et al. Measurement and simulation of stacked die thermal resistances
Lamson et al. Lead-on-chip technology for high performance packaging
Weide Impact of FEM simulation on reliability improvement of packaging
US6569694B1 (en) Method of checking BGA substrate design
Park et al. Thermal and electrical performance for wafer level package
Bar-Cohen Trends in the packaging of computer systems
Meeldijk Integrated Circuit Packages
Imaizumi et al. Thermal management of embedded device package
Jeong et al. Optimal design of dummy ball array in wafer level package to improve board level thermal cycle reliability (BLR)
Bendaou et al. Measurements and Stochastic FEA with Application in Thermomechanical Characterization of Electronic Packages.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant