CN113591425B - 一种射频功放芯片异构微封装方法 - Google Patents
一种射频功放芯片异构微封装方法 Download PDFInfo
- Publication number
- CN113591425B CN113591425B CN202110864274.5A CN202110864274A CN113591425B CN 113591425 B CN113591425 B CN 113591425B CN 202110864274 A CN202110864274 A CN 202110864274A CN 113591425 B CN113591425 B CN 113591425B
- Authority
- CN
- China
- Prior art keywords
- grid
- heat dissipation
- holes
- chip
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/04—Ageing analysis or optimisation against ageing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
本发明公开一种射频功放芯片异构微封装方法,应用于射频技术领域,针对现有的封装技术在布孔时未考虑期间寿命的问题;本发明通过仿真技术对散热通孔进行优化,使得优化后的散热通孔布局满足芯片封装的相关参数性能,从而有效平衡芯片封装的射频性能与散热问题。
Description
技术领域
本发明属于射频技术领域,特别涉及一种射频功放芯片异构微封装技术。
背景技术
射频功率放大器是一种能对输入射频信号产生功率放大作用并输出的射频器件。随着现代无线通信系统的不断发展,射频功率放大器芯片也朝着更高工作频率、更小体积的方向发展,作为现代无线通信系统中无线发射机的核心组成部分,其重要程度不言而喻。
芯片封装技术起着安放、固定、密封、保护芯片和增强电热性能的作用。因为芯片的裸片必须与外界隔离,以防止外部环境中对芯片电路的影响和损坏而造成电气性能下降,另一方面,封装后的芯片也更便于安装和运输。通过封装,避免了外部环境对芯片内部电路造成的影响,实现了对芯片的保护。同时封装技术通过引脚与导线建立起了芯片与外部电路的桥梁,因此封装技术对芯片制造而言至关重要。
常用的针对射频功率放大器芯片封装技术有如下两种:
QFN封装,表面贴装型封装之一,是一种无引脚封装,呈正方形或矩形,封装底部中央位置有一个大面积裸露焊盘用来导热,围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。QFN封装内部引脚与焊盘之间的导电路径短,自感系数以及封装体内布线电阻很低,因而提供了卓越的电性能。此外,还通过外露的引线框架焊盘提供了出色的散热性能,该焊盘具有直接散热通道,用于释放封装内的热量。通常将散热焊盘直接焊接在电路板上,并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中,从而吸收多余的热量。
综上QFN封装的特点,即是针对射频功率放大器MMIC Die(芯片裸片),其具有良好的散热特性。但是QFN封装也具有其不可忽视的缺点,QFN封装加工时,芯片的MMIC Die会直接安置在QFN封装的底部中央位置,通过金线将MMIC Die与各引脚相连,这就出现QFN封装内、MMIC Die的外部不能存在电路结构,所有的电路均需要在MMIC Die上实现。这带来的弊端就是,片上由于工艺精度等问题,在射频功率放大器的设计与加工过程中,部分器件品质因数(Q值)差,射频功率放大器芯片的性能得不到保障。
LGA全称是Land Grid Array,既是栅格阵列封装。同样它用金属触点式封装取代了以往的针状插脚。LGA最大的特点就是克服了QFN封装内、MMIC Die的外部不能存在电路结构的缺点。LGA封装内部,可以安置一块小而薄的PCB电路板,设计好的芯片MMIC Die安置在PCB板上,PCB通过通孔与LGA封装的引脚或者底盘相连。该类封装针对射频功率放大器芯片最大的优势在于,可以将功率放大器芯片的部分电路设计在MMIC Die之外,即PCB板上,可以是输入/输出匹配电路、偏置电路、功率检测电路等等。由于MMIC Die之外的PCB板具有相对宽裕的电路设计空间,因此可以采用高Q值的分离式元器件搭建电路,因此LGA封装对于射频功率放大器而言,具有保障其射频性能的优势。但LGA封装缺点也显而易见,即散热性能不及QFN封装。这是由于主要发热源MMIC Die无法与封装底板直接接触,通过散热效果较差的PCB板和通孔才能实现与底板的接触和散热,在功率容量大,热量产生大的射频功率放大器芯片设计中,该缺点也显得不可忽视。
发明内容
为解决现有技术存在的问题,本发明提出了一种射频功放芯片异构微封装方法,能有效平衡芯片中的射频性能与散热。
本发明的具体技术方案为:一种射频功放芯片异构微封装方法,包括通孔优化过程,具体优化步骤为:
S1、对芯片封装进行建模,并根据芯片正常工作时所产生热量的分布情况,对建模模型进行网格划分;
S2、利用热分析工具确定各网格的最高温度;
S3、逐个网格进行通孔优化,得到满足该网格对应的工作温度要求、器件寿命要求的网格布局;
S4、重复步骤S3,直至完成多有网格的通孔优化。
步骤S1中一个网格对应若干散热通孔。
芯片中有源元件处的网格中的散热通孔数量大于无源元件处网格中的散热通孔数量。
步骤S3包括以下分步骤:
S31、确定初始的网格布局散热孔的数量;
S32、根据当前散热孔数量布局后,根据步骤S2重新获取该网格的最高温度,若该最高温度满足芯片正常工作的温度,则执行步骤S33,否则将布局散热孔的数量加1后,再次根据步骤S2确定该网格的最高温度,直至满足要求;
S33、根据网格当前的最高温度计算芯片的寿命;若计算得到的寿命与参考值得对比结果大于0,则保存当前的散热孔布局方案,否则返回步骤S32。
步骤S31初始的散热孔的数量计算式为:
通孔的数目=(该网格最高温度-满足芯片正常工作的温度)/热通孔的散热量。
散热通孔采用阵列分布方式。
本发明的有益效果:本发明采用仿真的方法对现有封装的散热孔进行优化布局,考虑期间的寿命,对散热通孔的数目,类型和位置进行优化,能在保证芯片射频性能的优势的同时,达到较好的散热性能。
附图说明
图1为功率放大器热传递系统;
图2为本发明的布孔流程图;
图3为功率放大器MMIC Die和LGA封装内PCB温度分布图。
具体实施方式
为便于本领域技术人员理解本发明的技术内容,下面结合附图对本发明内容进一步阐释。
如图1所示功率放大器芯片的热能通过两个途径进行传递,一是次要途径,通过环氧树脂传递到芯片上表面,再通过自然对流的方式将热量传递到空气中;二是主要途径,通过BackVia、BT基板过孔、应用PCB的过孔传递到PCB底部粘贴的散热器上,以空气对流方式进行散热。因此本发明基于这两个途径构建芯片的热阻网络。
如图2所示,为本发明的一种射频功放芯片异构微封装方法的流程图,包括如下步骤:
1、构建热力学性能仿真模型并对求解过程中所需要的相关参数等进行设置,输入功率放大器正常工作所要求的温度范围;
步骤1中所需要的相关参数包括:载荷(比如热流密度等)、边界条件(对流边界条件、力学仿真中的固定、位移等边界条件)。
2、计算网格的划分,
21、接下来进行网格的划分,针对功率放大器芯片的特点。在设计算法时应当考虑在有源部分即在晶体管处划分网格更多更密集。
22、在空间中建立三维坐标,选择芯片边缘作为原点并选择适当的距离作为分度值建立空间直角坐标系。
3、利用热分析工具选取各网格中最高温度并保存作为该网格的温度。如图3所示。
31、根据如图3所示的温度,找到热源处的坐标和温度并记录下来。
32、根据各网格温度的初始值来设定各网格温度的第一近似值。第一近似值不会影响迭代最后结果,但是一个好的第一近似值能缩短计算迭代时间。
4、插入散热孔
41、计算当前网格区域中需要插入的通孔的数目:
插入通孔的数目=(该网格最高温度-满足设计要求的温度)/热通孔的散热量。若计算得到的通孔数目不为整数时候,则向上取整。这一步骤计算得到的通孔数目作为当前网格区域将插入的通孔初始数目;这里的热通孔的散热量为标准通孔的散热量。
42、根据功率放大器特点,需要优先在热源附近打孔,即散热孔打在这个网格之内没有晶体管的位置。打孔围绕功率放大器采用阵列分布方式。
43、判定时需要根据空间坐标点判断即将布孔的位置是位于QFN封装范围内还是位于LGA封装之内。
44、在当前网格区域中插入通孔,若不满足5中的要求,通孔数目应当自增1。设置通孔数目上限为(划分网格面积-网格内原件面积)/单个通孔面积。当超过上限的时候则停止循环。若超过上限,则说明该网格处对应的晶体管设计不合理,需要重新修改晶体管的设计,以使得能在网格通孔数上限范围内,使得布孔后网格的温度满足要求。
5、将前面记录下来的温度与步骤1中的温度范围进行比较并判断是否满足设计要求。
6、根据当前温度计算出器件的寿命。
然后进行热载荷和边界条件的设置,最后进行仿真计算,仿真的结果包括模型各个网格的温度大小、应力大小与形变量,可对仿真结果进行后处理,分析仿真结果的最高温度是否超过元器件的工作温度或者材料的最高承受温度。
根据能量守恒定理,即物体增加的内能和耗散的热能等于热源产生的能量,再结合上述热传导与对流换热方程可推导出MMIC等半导体结构中热能传输的热传导方程,表示为
式中,ρ和c分别代表对应材料的密度和热容,代表对应结构的瞬态温度分布,κ(T)代表材料的热导率,/>代表对应点的热源的瞬时值,包括焦耳热、复合热、汤姆逊热等在内的所有热量之和,/>代表第一类边界条件的温度值,对应于热传导的边界温度,h代表第三类边界条件Γq的热对流系数,Ta代表对流面对应的外部流体的温度。依据此方程再结合有限元法即可以进行温度特性的仿真计算。
将实验数据或者热力学仿真结果通过Arrhenius公式处理,可获得设备在正常工作温度下的寿命、可靠度等。
对Arrhenius公式进行改写后,可表示为
其中t1,2为失效时间,T为绝对温度,Ea为晶体管对应的活化能数值,该变量取值与温度有关。k为波尔兹曼常数,且k=8.6×10-5eV/°K。初始绘制芯片图时就已经插入了一些散热的通孔,此时的设计经过有限元仿真温度为T1。将初始温度作为T1而将迭代值(新的布孔方案通过热分析工具仿真得到的该网格的最高温度)作为T2对网格内的点进行计算。得到预期寿命与参考的对比
9、运行结束条件:若步骤8保存的计算结果小于δ时可以认定为收敛到一个变化不大的值或者网格中的解法全部遍历完毕。δ的取值可以为0.1。
10、导出现有设计并进行结果后处理查看S参数、场分布图等计算结果
本领域的普通技术人员将会意识到,这里所述的实施例是为了帮助读者理解本发明的原理,应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。
Claims (5)
1.一种射频功放芯片异构微封装方法,其特征在于,包括通孔优化过程,具体优化步骤为:
S1、对芯片封装进行建模,并根据芯片正常工作时所产生热量的分布情况,对建模模型进行网格划分;
S2、利用热分析工具确定各网格的最高温度;
S3、逐个网格进行通孔优化,得到满足该网格对应的工作温度要求、器件寿命要求的网格布局;步骤S3包括以下分步骤:
S31、确定初始的网格布局散热孔的数量;
S32、根据当前散热孔数量布局后,根据步骤S2重新获取该网格的最高温度,若该最高温度满足芯片正常工作的温度,则执行步骤S33,否则将布局散热孔的数量加1后,再次根据步骤S2确定该网格的最高温度,直至满足要求;
S33、根据网格当前的最高温度计算芯片的寿命;若计算得到的寿命与参考值得对比结果大于0,则保存当前的散热孔布局方案,否则返回步骤S32;
S4、重复步骤S3,直至完成多有网格的通孔优化。
2.根据权利要求1所述的一种射频功放芯片异构微封装方法,其特征在于,步骤S1中一个网格对应若干散热通孔。
3.根据权利要求2所述的一种射频功放芯片异构微封装方法,其特征在于,芯片中有源元件处的网格中的散热通孔数量大于无源元件处网格中的散热通孔数量。
4.根据权利要求3所述的一种射频功放芯片异构微封装方法,其特征在于,步骤S31初始的散热孔的数量计算式为:
通孔的数目=(该网格最高温度-满足芯片正常工作的温度)/热通孔的散热量。
5.根据权利要求4所述的一种射频功放芯片异构微封装方法,其特征在于,散热通孔采用阵列分布方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110864274.5A CN113591425B (zh) | 2021-07-29 | 2021-07-29 | 一种射频功放芯片异构微封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110864274.5A CN113591425B (zh) | 2021-07-29 | 2021-07-29 | 一种射频功放芯片异构微封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113591425A CN113591425A (zh) | 2021-11-02 |
CN113591425B true CN113591425B (zh) | 2023-03-28 |
Family
ID=78251938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110864274.5A Active CN113591425B (zh) | 2021-07-29 | 2021-07-29 | 一种射频功放芯片异构微封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113591425B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116127903B (zh) * | 2023-02-14 | 2023-11-14 | 电子科技大学 | 一种大功率pa芯片版图布局及风洞式自散热封装设计方法 |
CN115952764B (zh) * | 2023-03-10 | 2023-07-14 | 成都明夷电子科技有限公司 | 一种提高放大器芯片散热性能的晶体管电路优化方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101621149A (zh) * | 2008-07-01 | 2010-01-06 | 电子科技大学 | 一种微波毫米波空间功率合成放大器的设计方法 |
CN102299265A (zh) * | 2011-08-18 | 2011-12-28 | 电子科技大学 | 有机发光二极管照明器件及其散热封装层以及制备方法 |
CN110895635A (zh) * | 2019-08-05 | 2020-03-20 | 南京邮电大学 | 一种高精度的基于热阻网络的叠层芯片结温预测模型 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9269685B2 (en) * | 2011-05-09 | 2016-02-23 | Infineon Technologies Ag | Integrated circuit package and packaging methods |
US10417367B2 (en) * | 2014-05-30 | 2019-09-17 | University Of Virginia Patent Foundation | System for placement optimization of chip design for transient noise control and related methods thereof |
-
2021
- 2021-07-29 CN CN202110864274.5A patent/CN113591425B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101621149A (zh) * | 2008-07-01 | 2010-01-06 | 电子科技大学 | 一种微波毫米波空间功率合成放大器的设计方法 |
CN102299265A (zh) * | 2011-08-18 | 2011-12-28 | 电子科技大学 | 有机发光二极管照明器件及其散热封装层以及制备方法 |
CN110895635A (zh) * | 2019-08-05 | 2020-03-20 | 南京邮电大学 | 一种高精度的基于热阻网络的叠层芯片结温预测模型 |
Non-Patent Citations (3)
Title |
---|
Julfekar Arab 等.Fabrication of multiple through-holes in non-conductive materials by Electrochemical Discharge Machining for RF MEMS Packaging.《Journal of Materials Processing Technology》.2019,第271卷542-553. * |
李露.射频功率放大器的优化设计.《科技文汇》.2010,86-87. * |
苏友友 等.高功率微波放大器芯片热分析与热设计.《第十届高功率粒子束学术交流会议文集》.2017,301-304. * |
Also Published As
Publication number | Publication date |
---|---|
CN113591425A (zh) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113591425B (zh) | 一种射频功放芯片异构微封装方法 | |
US10080301B2 (en) | High voltage power chip module | |
CN111291532B (zh) | 片上系统互连可靠性仿真方法、装置、设备及存储介质 | |
CN112163355B (zh) | SiC MOSFET封装结构优化设计方法、介质及设备 | |
Codecasa et al. | Novel MOR approach for extracting dynamic compact thermal models with massive numbers of heat sources | |
Catalano et al. | Optimization of thermal vias design in PCB-based power circuits | |
Oprins et al. | Fine grain thermal modeling and experimental validation of 3D-ICs | |
Zhang et al. | Thermal characterization of stacked-die packages | |
Han et al. | Investigation of thermal performance of antenna in package for automotive radar system | |
CN205546396U (zh) | 用于手机的功率放大封装组件 | |
KR20190036530A (ko) | 반도체 어셈블리 및 반도체 어셈블리를 제조하는 방법 | |
CN113408110A (zh) | 焊点温度的预测方法、装置、可读存储介质及电子设备 | |
Öztoprak et al. | Thermal performance improvement of an air-cooled GaN-based solid state power amplifier | |
Lamson et al. | Lead-on-chip technology for high performance packaging | |
Edwards et al. | Thermal enhancement of IC packages | |
Park et al. | Thermal and electrical performance for wafer level package | |
Hung-Hsien et al. | From package to system thermal characterization and design of high power 2.5-D IC | |
Liu et al. | Analytical modeling for prediction of chip package-level thermal performance | |
CN116031167B (zh) | 芯片的封装方法和装置 | |
Shen et al. | Thermal modeling and sizing of PCB copper pads | |
El Helou et al. | Quick Thermal Performance Estimation of Chip Scale Packaged GaN FETs using a Simple Circuit Model | |
CN115392163B (zh) | 一种全自动数字芯片自定义ip封装系统 | |
Chou et al. | Thermal management on hot spot elimination/junction temperature reduction for high power density system in package structure | |
Zhang et al. | Thermal-mechanical simulation of embedded module based on organic substrate | |
Langari et al. | A cooling solution for power amplifier modules in cellular phone applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |