CN115952764B - 一种提高放大器芯片散热性能的晶体管电路优化方法 - Google Patents
一种提高放大器芯片散热性能的晶体管电路优化方法 Download PDFInfo
- Publication number
- CN115952764B CN115952764B CN202310227851.9A CN202310227851A CN115952764B CN 115952764 B CN115952764 B CN 115952764B CN 202310227851 A CN202310227851 A CN 202310227851A CN 115952764 B CN115952764 B CN 115952764B
- Authority
- CN
- China
- Prior art keywords
- transistor
- junction temperature
- heat dissipation
- circuit
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000005457 optimization Methods 0.000 title abstract description 9
- 238000004088 simulation Methods 0.000 claims abstract description 95
- 238000013461 design Methods 0.000 claims abstract description 74
- 238000004458 analytical method Methods 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims description 79
- 239000002184 metal Substances 0.000 claims description 79
- 238000004364 calculation method Methods 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000007774 longterm Effects 0.000 abstract description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体技术领域，具体地说，涉及一种提高放大器芯片散热性能的晶体管电路优化方法；首先通过进行初步电路设计，在热模型中设置散热影响要素的参数进行仿真分析，计算出初始的晶体管结温和热源热影响区域范围；然后改变散热影响要素的参数，得到新的晶体管结温；最后对比晶体管结温，判断放大器芯片散热指标是否合格；若不合格，重复调整散热影响要素的参数，直至放大器芯片散热指标合格，得到散热影响要素优化后的参数；实现了放大器芯片晶体管电路结构的优化设计，改善了功率放大器芯片的散热能力，提高了芯片的高温工作性能指标和芯片长期工作的可靠性。
Description
技术领域
本发明涉及半导体技术领域，具体地说，涉及一种提高功率放大器芯片散热性能的晶体管电路布局方法。
背景技术
作为第二代半导体砷化镓相比于硅具有高工作频率、高速度、高功率、低噪声、低功耗和高线性度等优势，相对于第三代半导体具有更高性价比且技术相对更成熟，因此砷化镓集成电路被广泛应用于移动通信、无线通信、卫星、雷达、电子战等领域。砷化镓应用于射频领域，主要环节就是功率放大器，而射频砷化镓功率放大器常用GaAs HBT设计，GaAsHBT具有通过单电源供电的优点兼具双极性器件和低相噪特性。
砷化镓HBT主要缺点是它的热可靠性问题。由于HBT功率放大器工作电流密度较高，在自身及相邻器件的发热作用下温度升高，温度对电流的正反馈效应导致器件性能变坏甚至失效（高温导致功放晶体管器件的增益、线性度及效率等指标均变差），电路的散热条件与半导体材料的热性能是影响HBT晶体管可靠性的关键。而砷化镓半导体材料本身散热性能相对较差（高温时砷化镓材质导热性能更差，导热率为30W/MK左右），导致GaAs HBT功率放大器芯片的散热性能成为设计难题。目前集成电路GaAs HBT功率放大器设计时，散热路径主要考虑通过接地金属层再由衬底上的接地金属过孔导入介质面进行散热，但实际设计时不能充分合理布局电路结构导致功率放大器芯片散热性能较差，从而影响芯片使用寿命及高温工作性能。
发明内容
本发明针对功率放大器集成电路设计时为了得到更高的放大倍数通过布置许多的放大器晶体管，导致电路中的晶体管受到自身发热及相邻晶体管发热的影响导致器件性能变差，甚至影响整个芯片的性能和可靠性的问题，提出一种提高放大器芯片散热性能的晶体管电路优化方法，首先通过进行初步电路设计，在热模型中设置散热影响要素的参数进行仿真分析，计算出初始的晶体管结温和热源热影响区域范围；然后改变散热影响要素的参数，得到新的晶体管结温；最后对比晶体管结温，判断放大器芯片散热指标是否合格；若不合格，重复调整散热影响要素的参数，直至放大器芯片散热指标合格，得到散热影响要素优化后的参数；实现了放大器芯片晶体管电路结构的优化设计。
本发明具体实现内容如下：
一种提高放大器芯片散热性能的晶体管电路，对于双路阵列排布的晶体管电路，采用从双路晶体管中间进行接地的电路结构。
一种提高放大器芯片散热性能的晶体管电路，对于阵列排布的晶体管电路，采用错位排布晶体管的电路结构。
一种提高放大器芯片散热性能的晶体管电路，对于含有不同金属层厚度的晶体管电路，采用在晶体管下方设置金属层结构的电路结构。
一种提高放大器芯片散热性能的晶体管电路，对于晶体管附近有VIA通孔的晶体管电路，采用将VIA通孔尽量靠近晶体管设置的电路结构。
基于上述提出的一种提高放大器芯片散热性能的晶体管电路，为了更好地实现本发明，进一步地，提出一种提高放大器芯片散热性能的晶体管电路优化方法，包括以下步骤：
步骤1：初步设计电路，得到初始电路设计；
步骤2：先根据步骤1中初始电路设计建立热模型；然后在热模型中设置散热影响要素的参数用于仿真分析，仿真计算出初始的晶体管结温以及仿真温度云图；再根据仿真温度云图分析得到热源热影响区域范围；
所述散热影响要素包括“阵列排布的晶体管电路中相邻晶体管间距值”、“晶体管下方及附近金属层设置区域范围”、“VIA通孔的数量及间距”中的一个或多个；
步骤3：根据热源热影响区域范围改变步骤2中任意一个散热影响要素的参数，得到新的晶体管结温；
步骤4：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若不合格，则重复调整步骤3中散热影响要素的参数，直至放大器芯片散热指标合格，得到散热影响要素优化后的参数；从而实现放大器芯片晶体管电路结构的优化设计。
为了更好地实现本发明，进一步地，将温度云图热源周围有温升区域记为A区域，将温度云图热源周围无温升区域记为B区域；所述热源热影响区域范围为分界位置到热源位置之间的区域；所述分界位置为A区域与B区域之间的分界位置。
为了更好地实现本发明，进一步地，当步骤2对“阵列排布的晶体管电路中相邻晶体管间距值”这一散热影响要素的参数进行仿真分析时，所述步骤2具体是指：先根据步骤1中初始电路设计建立热模型；然后在热模型中设置单一晶体管用于仿真分析，仿真计算出单一晶体管的温度云图和初始的晶体管结温；再根据单一晶体管的温度云图分析得到单一晶体管的热源热影响区域范围；
所述步骤3具体是指：将所述分界位置与所述热源位置距离的2倍作为两个相邻的晶体管之间的距离，设置两个或两个以上晶体管进行热仿真分析，得到新的晶体管结温；
所述步骤4具体是指：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若结温相同或结温差小于第一数值，得到晶体管间距范围；若结温大于初始的晶体管结温，则增加相邻两个晶体管之间的距离进行热仿真分析得到仿真结果结温，直至仿真结果结温与初始的晶体管结温相同，得到晶体管间距范围，并在晶体管间距范围内结合电路设计调整晶体管间距值；从而实现放大器芯片晶体管电路结构的优化设计。
为了更好地实现本发明，进一步地，当步骤2对“晶体管下方及附近金属层设置区域范围”这一散热影响要素的参数进行仿真分析时，所述步骤2具体是指：先根据步骤1中初始电路设计建立热模型；然后在热模型中在放大器芯片全区域设置金属层用于仿真分析，仿真计算全区域金属层结构温度云图和初始的晶体管结温；再根据全区域金属层结构温度云图分析得到全区域金属层结构的热源热影响区域范围；
所述步骤3具体是指：保留所述分界位置以内区域的金属层结构，去除所述分界位置以外区域的金属层结构进行热仿真分析，得到新的晶体管结温；
所述步骤4具体是指：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若结温相同或结温差值小于第二数值，得到晶体管下方及附近金属层设置区域范围；若仿真结果结温高于初始的晶体管结温，则从所述分界位置向外扩充金属层结构，增加金属层结构设置区域范围，得到仿真结果结温，直至仿真结果结温与初始的晶体管结温相同，得到晶体管下方及附近金属层设置区域范围，并在所述晶体管下方及附近金属层设置区域范围内结合电路设计调整晶体管下方及附近金属层结构；从而实现放大器芯片晶体管电路结构的优化设计。
为了更好地实现本发明，进一步地，当步骤2对“VIA通孔的数量及间距”这一散热影响要素的参数进行仿真分析时，所述步骤2具体是指：先根据步骤1中初始电路设计建立热模型；然后将无VIA通孔的晶体管电路进行仿真分析，仿真计算无VIA通孔的晶体管电路的温度云图和初始的晶体管结温；再根据无VIA通孔的晶体管电路的温度云图分析得到无VIA通孔的晶体管电路的热源热影响区域范围；
所述步骤3具体是指：将所述分界位置上设置的VIA通孔进行热仿真分析，得到新的晶体管结温；
所述步骤4具体是指：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若结温相同或结温差小于第三数值，则得到晶体管附近的VIA通孔设置区域范围，若新的晶体管结温低于初始的晶体管结温，则增大VIA通孔与热源之间的距离，直至晶体管结温相同，得到VIA通孔设置区域范围，并在VIA通孔设置区域范围内结合电路设计调整VIA通孔的数量及间距。
为了更好地实现本发明，进一步地，所述初步电路设计包括芯片尺寸设计、晶体管尺寸设计、晶体管热耗设计、各层金属层厚度设计。
本发明具有以下有益效果：
（1）本发明通过在热模型中设置散热影响要素的参数进行仿真分析，仿真计算出初始的晶体管结温，改变散热影响要素的参数得到新的晶体管结温，通过对比初始的晶体管结温和新的晶体管结温，判断放大器芯片散热指标是否合格；若不合格，则重复调整散热影响要素的参数，直至放大器芯片散热指标合格，得到散热影响要素优化后的参数；从而实现放大器芯片晶体管电路结构的优化设计，改善了功率放大器芯片的散热能力，提高了芯片的高温工作性能指标和芯片长期工作的可靠性。
（2）本发明通过针对性仿真分析确定功率放大器间距、晶体管下方及附近金属层结构区域及晶体管附近接地孔设置区域，将对功率放大器芯片散热影响较大的范围作为集成电路设计时芯片散热的重要设计因素，集成电路设计时进行综合评估布局；超出该范围时，芯片设计时均可不用考虑散热因素。
附图说明
图1为本发明实施例提供的提高功率放大器芯片散热性能的晶体管电路布局方法流程示意框图；
图2为本发明实施例提供的双排功放晶体管电路布局示意图；
图3为本发明实施例提供的调整后的双排功放晶体管电路布局示意图；
图4为本发明实施例提供的阵列功放晶体管的错位排布结构示意图；
图5为本发明实施例提供的功放晶体管下方设置金属层结构布局示意图；
图6为本发明实施例提供的接地孔靠近功放晶体管设置结构布局示意图。
其中，1、晶体管电路，2、VIA通孔，3、金属层结构。
具体实施方式
为了更清楚地说明本发明实施例的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本发明中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1：
本实施例提出一种提高放大器芯片散热性能的晶体管电路1，对于双路阵列排布的晶体管电路1，采用从双路晶体管中间进行接地的电路结构；
对于阵列排布的晶体管电路1，采用错位排布晶体管的电路结构；
对于含有不同金属层厚度的晶体管电路结构，采用在晶体管下方设置金属层结构3的电路结构；
对于晶体管附近有VIA通孔2的晶体管电路1，采用将VIA通孔2尽量靠近晶体管设置的电路结构。
工作原理：双排阵列排布的功放晶体管集成电路采用从两路晶体管中间进行接地布局如图3所示，可以拉开两排晶体管之间的距离，减少发热晶体管相互之间热影响从而改善芯片散热性能，且可以减少接地孔数量减少裂片风险，而采用从晶体管两边分别进行接地布局如图2所示，导致放热晶体管集中，芯片散热性能变差。
如图5所示，在发热功放晶体管下方设计金属层结构3，主要由于金属层散热性能远远优于砷化镓基材，这种结构可以让功放晶体管热量通过金属层迅速导出从而改善整个芯片的散热性能。
如图6所示，功放晶体管电路附近的接地孔（VIA通孔2）靠近功放晶体管设置，可以使发热晶体管的热量通过金属层快速从VIA通孔2导出，从而提高芯片散热能力。
实施例2：
本实施例在上述实施例1的基础上，如图1所示，提出一种提高放大器芯片散热性能的晶体管电路优化方法，包括以下步骤：
步骤1：初步设计电路，得到初始电路设计；
步骤2：先根据步骤1中初始电路设计建立热模型；然后在热模型中设置散热影响要素的参数用于仿真分析，仿真计算出初始的晶体管结温以及仿真温度云图；再根据仿真温度云图分析得到热源热影响区域范围；
所述散热影响要素包括“阵列排布的晶体管电路1中相邻晶体管间距值”、“晶体管下方及附近金属层设置区域范围”、“VIA通孔2的数量及间距”中的一个或多个；
步骤3：根据热源热影响区域范围改变步骤2中任意一个散热影响要素的参数，得到新的晶体管结温；
步骤4：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若不合格，则重复调整步骤3中散热影响要素的参数，直至放大器芯片散热指标合格，得到散热影响要素优化后的参数；从而实现放大器芯片晶体管电路结构的优化设计。
本实施例的其他部分与上述实施例1相同，故不再赘述。
实施例3：
本实施例在上述实施例1-2任一项的基础上，如图2、图3、图4所示，当步骤2对“阵列排布的晶体管电路1中相邻晶体管间距值”这一散热影响要素的参数进行仿真分析时，所述步骤2具体是指：先根据步骤1中初始电路设计建立热模型；然后在热模型中设置单一晶体管用于仿真分析，仿真计算出单一晶体管的温度云图和初始的晶体管结温；再根据单一晶体管的温度云图分析得到单一晶体管的热源热影响区域范围；
所述步骤3具体是指：将所述分界位置与所述热源位置距离的2倍作为两个相邻的晶体管之间的距离，设置两个或两个以上晶体管进行热仿真分析，得到新的晶体管结温；
所述步骤4具体是指：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若结温相同或结温差小于第一数值，得到晶体管间距范围；若结温大于初始的晶体管结温，则增加相邻两个晶体管之间的距离进行热仿真分析得到仿真结果结温，直至仿真结果结温与初始的晶体管结温相同，得到晶体管间距范围，并在晶体管间距范围内结合电路设计调整晶体管间距值；从而实现放大器芯片晶体管电路结构的优化设计。
如图5所示，当步骤2对“晶体管下方及附近金属层设置区域范围”这一散热影响要素的参数进行仿真分析时，所述步骤2具体是指：先根据步骤1中初始电路设计建立热模型；然后在热模型中在放大器芯片全区域设置金属层用于仿真分析，仿真计算全区域金属层结构温度云图和初始的晶体管结温；再根据全区域金属层结构温度云图分析得到全区域金属层结构的热源热影响区域范围；
所述步骤3具体是指：保留所述分界位置以内区域的金属层结构3，去除所述分界位置以外区域的金属层结构3进行热仿真分析，得到新的晶体管结温；
所述步骤4具体是指：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若结温相同或结温差值小于第二数值，得到晶体管下方及附近金属层设置区域范围；若仿真结果结温高于初始的晶体管结温，则从所述分界位置向外扩充金属层结构3，增加金属层结构设置区域范围，得到仿真结果结温，直至仿真结果结温与初始的晶体管结温相同，得到晶体管下方及附近金属层设置区域范围，并在所述晶体管下方及附近金属层设置区域范围内结合电路设计调整晶体管下方及附近金属层结构3；从而实现放大器芯片晶体管电路结构的优化设计。
如图6所示，当步骤2对“VIA通孔2的数量及间距”这一散热影响要素的参数进行仿真分析时，所述步骤2具体是指：先根据步骤1中初始电路设计建立热模型；然后将无VIA通孔2的晶体管电路1进行仿真分析，仿真计算无VIA通孔2的晶体管电路1的温度云图和初始的晶体管结温；再根据无VIA通孔2的晶体管电路1的温度云图分析得到无VIA通孔2的晶体管电路1的热源热影响区域范围；
所述步骤3具体是指：将所述分界位置上设置的VIA通孔2进行热仿真分析，得到新的晶体管结温；
所述步骤4具体是指：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若结温相同或结温差小于第三数值，则得到晶体管附近的VIA通孔设置区域范围，若新的晶体管结温低于初始的晶体管结温，则增大VIA通孔2与热源之间的距离，直至晶体管结温相同，得到VIA通孔设置区域范围，并在VIA通孔设置区域范围内结合电路设计调整VIA通孔2的数量及间距。
本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。
实施例4：
本实施例在上述实施例1-3任一项的基础上，以GaAs HBT功率放大器芯片为例进行详细说明。
本实施例要解决的技术问题是目前GaAs HBT功率放大器集成电路设计时为了得到更高的放大倍数通过布置许多的放大器晶体管来实现，通常设计主要考虑电性能指标方面，而不能充分考虑电路结构所带来的散热问题，电路结构中的晶体管受到自身发热及相邻晶体管发热的影响导致器件性能变差，甚至影响整个芯片的性能及可靠性表现。
上述可简单描述为：通过合理的电路设计结构改善GaAs HBT功率放大器芯片的散热能力从而提高芯片的高温工作性能指标及芯片长期工作的可靠性。
通过以下步骤实现：
1、对于双路阵列排布的功放晶体管集成电路，采用从两路晶体管中间进行接地的电路设计结构；
2、对于阵列排布的功放晶体管集成电路，采用错位排布功放晶体管电路设计结构；
3、GaAs HBT功放晶体管集成电路设计时在功放晶体管下方设计金属层结构3；
4、对于功放晶体管电路附近的接地孔（VIA通孔2）尽量靠近功放晶体管设置。
对于双排阵列及错位排布功放晶体管结构的电路主要由于相邻晶体管发热的相互影响导致器件散热性能变差，通过热仿真分析可以计算出对散热影响较大的相邻晶体管间距范围，即小于某一距离作为集成电路设计时芯片散热的重要设计因素，集成电路设计时需要结合电性能设计及热设计进行综合仿真评估；同时热仿真分析可以计算出当相邻晶体管之间大于某一距离时，再增加相邻晶体管之间距离对散热几乎没有影响，故电路设计时不再需要从相邻晶体管间距方面去考虑芯片散热，从而提高芯片设计集成度减小设计尺寸。
在上述技术方案中，相邻晶体管之间的某一距离的计算方式为通过初步电路设计，包含芯片尺寸、选用晶体管尺寸、初步估算功耗等信息，建立热模型，并通过设置单一的晶体管热源仿真计算出管芯结温，根据该仿真分析结果云图可以得出该单一热源热影响区域范围，即温度云图热源周围有温升区域与无温升区域的分界点到热源之间的区域，以该仿真结果有无温升的分界点距热源位置距离的2倍初步定为相邻晶体管之间的距离，再通过设置2个或多个晶体管，按照初步设置距离排布进行热仿真分析得出仿真结果结温与单一热源仿真结温进行对比，如结温相同或差值小于一定的百分比，则得到晶体管设置间距值，如高于单一热源仿真结温，则增加两相邻晶体管之间间距仿真并与单一热源仿真结温对比，重复该操作至结温相同得到晶体管设置间距值；
对于晶体管下方及附近金属层结构，集成电路设计时金属层布局区域判定，通过各层厚度不同的金属结构热仿真分析计算出对晶体管散热影响较大的区域范围并作为集成电路设计时芯片散热的重要设计因素，金属层厚度不同散热影响区域也不同，电路设计时在该区域内尽量铺设金属保证芯片散热性能；同时热仿真分析可以计算出当金属层大于某一范围时，再扩大金属区域对散热几乎没有影响，故电路设计时可以优化金属电路结构。
在上述技术方案中，晶体管下方及附近金属层设计区域范围的计算方式为通过初步设计，包含芯片尺寸、选用晶体管尺寸、热耗、各层金属层厚度等建立热模型，并通过芯片全区域设置金属层仿真计算出晶体管结温，根据该仿真分析结果云图可以得出该金属层设置结构热源热影响区域范围，即温度云图热源周围有温升区域与无温升区域的分界线到热源之间的区域，保留分界线以内区域的金属结构去除分界线以外区域的金属结构再进行热仿真分析得出结果结温与全区域金属结构仿真结温进行对比，如结温相同或差值小于一定的百分比，则得到金属层结构设置区域范围，如高于全区域金属结构仿真结温，则增加金属结构区域范围，从边界线往外进行扩充金属层结构3进行仿真并与全区域金属结构仿真结温对比，重复该操作至结温相同得到晶体管下方及附近金属层设置区域范围。
对于发热晶体管附近VIA通孔2的设置，通过热仿真分析可以计算出对散热效果较好的VIA通孔设置区域范围及设置VIA通孔2的数量、间距，如增加该区域内的通孔数量对散热改善较大，VIA通孔间距在一定范围内对散热改善较大等，并作为集成电路设计时芯片散热的重要设计因素，电路设计时VIA通孔2尽量在该区域并按照最优数量及间距进行设计保证芯片散热性能；同时热仿真分析可以计算出当VIA通孔2设置位置超出某一范围时，VIA通孔2的设置对散热几乎没有影响，故集成电路设计时可以忽略该区域VIA通孔2的散热作用。
在上述技术方案中，发热晶体管附近VIA通孔2设置区域范围的计算方式为通过初步电路布局，包含芯片尺寸、选用晶体管尺寸、热耗等建立热模型，并通过无VIA通孔2时仿真计算得出晶体管结温及热源热影响区域范围，即温度云图热源周围有温升区域与无温升区域的分界线到热源之间的区域，再在区域分界线上设置VIA通孔2进行仿真分析得出结果结温与无VIA通孔结温进行对比，如结温相同或者差值小于一定百分比则得到晶体管附近VIA通孔2的设置区域范围，如低于无VIA通孔结温，则增加VIA通孔2与热源之间间距进行仿真并与无VIA通孔结温对比，重复操作至结温相同得到VIA通孔设置区域范围，并在设置范围内结合电路设计仿真优化VIA通孔2的数量及间距等。
本实施例通过合理优化的砷化镓HBT集成电路设计结构及针对性的仿真计算优化，可以大大减少芯片的热源集中情况，降低芯片热流密度，改善砷化镓HBT功率放大器芯片散热能力，从而提高砷化镓HBT功率放大器芯片的工作性能及高温环境工作长期可靠性表现；通过针对性仿真分析确定HBT功率放大器间距、晶体管下方及附近金属层结构区域及晶体管附近VIA通孔设置区域，包括间距、数量等对HBT功率放大器芯片散热影响较大的范围，作为集成电路设计时芯片散热的重要设计因素，集成电路设计时进行综合评估布局；超出该范围时，芯片设计时均可不用考虑散热因素；通过合理的电路布局结构再加上对应结构的仿真分析计算，在保证集成电路性能设计条件下最大化减小热源集中和热流密度大所导致的芯片散热问题，通过合理的电路布局改善GaAsHBT功率放大器芯片的散热性能，从而减小芯片的热阻，提高芯片长期及高温条件下的工作性能及可靠性表现。
本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。
Claims (6)
1.一种提高放大器芯片散热性能的晶体管电路优化方法，其特征在于，包括以下步骤：
步骤1：初步设计电路，得到初始电路设计；
步骤2：先根据步骤1中初始电路设计建立热模型；然后在热模型中设置散热影响要素的参数用于仿真分析，仿真计算出初始的晶体管结温以及仿真温度云图；再根据仿真温度云图分析得到热源热影响区域范围；
所述散热影响要素包括“阵列排布的晶体管电路（1）中相邻晶体管间距值”、“晶体管下方及附近金属层设置区域范围”、“VIA通孔（2）的数量及间距”中的一个或多个；
步骤3：根据热源热影响区域范围改变步骤2中任意一个散热影响要素的参数，得到新的晶体管结温；
步骤4：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若不合格，则重复调整步骤3中散热影响要素的参数，直至放大器芯片散热指标合格，得到散热影响要素优化后的参数；从而实现放大器芯片晶体管电路结构的优化设计。
2.如权利要求1所述的一种提高放大器芯片散热性能的晶体管电路优化方法，其特征在于，将温度云图热源周围有温升区域记为A区域，将温度云图热源周围无温升区域记为B区域；所述热源热影响区域范围为分界位置到热源位置之间的区域；所述分界位置为A区域与B区域之间的分界位置。
3.如权利要求2所述的一种提高放大器芯片散热性能的晶体管电路优化方法，其特征在于，当步骤2对“阵列排布的晶体管电路（1）中相邻晶体管间距值”这一散热影响要素的参数进行仿真分析时，所述步骤2具体是指：先根据步骤1中初始电路设计建立热模型；然后在热模型中设置单一晶体管用于仿真分析，仿真计算出单一晶体管的温度云图和初始的晶体管结温；再根据单一晶体管的温度云图分析得到单一晶体管的热源热影响区域范围；
所述步骤3具体是指：将所述分界位置与所述热源位置距离的2倍作为两个相邻的晶体管之间的距离，设置两个或两个以上晶体管进行热仿真分析，得到新的晶体管结温；
所述步骤4具体是指：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若结温相同或结温差小于第一数值，得到晶体管间距范围；若结温大于初始的晶体管结温，则增加相邻两个晶体管之间的距离进行热仿真分析得到仿真结果结温，直至仿真结果结温与初始的晶体管结温相同，得到晶体管间距范围，并在晶体管间距范围内结合电路设计调整晶体管间距值；从而实现放大器芯片晶体管电路结构的优化设计。
4.如权利要求2所述的一种提高放大器芯片散热性能的晶体管电路优化方法，其特征在于，当步骤2对“晶体管下方及附近金属层设置区域范围”这一散热影响要素的参数进行仿真分析时，所述步骤2具体是指：先根据步骤1中初始电路设计建立热模型；然后在热模型中在放大器芯片全区域设置金属层用于仿真分析，仿真计算全区域金属层结构温度云图和初始的晶体管结温；再根据全区域金属层结构温度云图分析得到全区域金属层结构的热源热影响区域范围；
所述步骤3具体是指：保留所述分界位置以内区域的金属层结构（3），去除所述分界位置以外区域的金属层结构（3）进行热仿真分析，得到新的晶体管结温；
所述步骤4具体是指：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若结温相同或结温差值小于第二数值，得到晶体管下方及附近金属层设置区域范围；若仿真结果结温高于初始的晶体管结温，则从所述分界位置向外扩充金属层结构（3），增加金属层结构设置区域范围，得到仿真结果结温，直至仿真结果结温与初始的晶体管结温相同，得到晶体管下方及附近金属层设置区域范围，并在所述晶体管下方及附近金属层设置区域范围内结合电路设计调整晶体管下方及附近金属层结构（3）；从而实现放大器芯片晶体管电路结构的优化设计。
5.如权利要求2所述的一种提高放大器芯片散热性能的晶体管电路优化方法，其特征在于，当步骤2对“VIA通孔（2）的数量及间距”这一散热影响要素的参数进行仿真分析时，所述步骤2具体是指：先根据步骤1中初始电路设计建立热模型；然后将无VIA通孔（2）的晶体管电路（1）进行仿真分析，仿真计算无VIA通孔（2）的晶体管电路的温度云图和初始的晶体管结温；再根据无VIA通孔（2）的晶体管电路（1）的温度云图分析得到无VIA通孔（2）的晶体管电路（1）的热源热影响区域范围；
所述步骤3具体是指：将所述分界位置上设置的VIA通孔（2）进行热仿真分析，得到新的晶体管结温；
所述步骤4具体是指：对比步骤2中初始的晶体管结温和步骤3中新的晶体管结温，判断放大器芯片散热指标是否合格；若结温相同或结温差小于第三数值，则得到晶体管附近的VIA通孔设置区域范围，若新的晶体管结温低于初始的晶体管结温，则增大VIA通孔（2）与热源之间的距离，直至晶体管结温相同，得到VIA通孔设置区域范围，并在VIA通孔设置区域范围内结合电路设计调整VIA通孔（2）的数量及间距。
6.如权利要求1所述的一种提高放大器芯片散热性能的晶体管电路优化方法，其特征在于，所述初步设计电路包括芯片尺寸设计、晶体管尺寸设计、晶体管热耗设计、各层金属层结构设计。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310227851.9A CN115952764B (zh) | 2023-03-10 | 2023-03-10 | 一种提高放大器芯片散热性能的晶体管电路优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310227851.9A CN115952764B (zh) | 2023-03-10 | 2023-03-10 | 一种提高放大器芯片散热性能的晶体管电路优化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115952764A CN115952764A (zh) | 2023-04-11 |
| CN115952764B true CN115952764B (zh) | 2023-07-14 |
Family
ID=85891356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310227851.9A Active CN115952764B (zh) | 2023-03-10 | 2023-03-10 | 一种提高放大器芯片散热性能的晶体管电路优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115952764B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116187113B (zh) * | 2023-05-04 | 2023-08-04 | 成都明夷电子科技有限公司 | 基于高倍红外热成像的集成电路芯片热仿真结温校正方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203118955U (zh) * | 2012-12-19 | 2013-08-07 | 中兴通讯股份有限公司 | 一种晶体管及晶体管的散热装置 |
| CN105760624A (zh) * | 2016-03-16 | 2016-07-13 | 北京大学 | 一种支持大规模三维集成电路的热仿真和热设计方法 |
| CN106909751A (zh) * | 2016-12-14 | 2017-06-30 | 成都海威华芯科技有限公司 | 一种应用于mmic设计的热电耦合模型建立方法 |
| CN108133113A (zh) * | 2018-01-10 | 2018-06-08 | 华南理工大学 | 基于电热联合建模仿真的功率放大芯片设计优化方法 |
| CN109635517A (zh) * | 2019-01-23 | 2019-04-16 | 北斗航天汽车（北京）有限公司 | 一种基于cfd的电机控制器散热结构的模拟优化设计方法、计算机可读存储介质和计算机设备 |
| CN112417729A (zh) * | 2020-11-23 | 2021-02-26 | 复旦大学 | 基于蚁群算法的SiC MOSFET封装结构优化方法 |
| CN112464614A (zh) * | 2021-01-13 | 2021-03-09 | 河南科技大学 | 通过拆分晶体管优化集成电路版图热分布的方法 |
| CN113591425A (zh) * | 2021-07-29 | 2021-11-02 | 电子科技大学 | 一种射频功放芯片异构微封装方法 |
| CN113868998A (zh) * | 2021-09-07 | 2021-12-31 | 广州城市职业学院 | 三维集成电路热仿真及设计方法、系统、介质及终端设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114038815A (zh) * | 2021-10-15 | 2022-02-11 | 飞腾信息技术有限公司 | 一种倒装芯片球栅阵列封装结构及芯片散热性能优化方法 |
-
2023
- 2023-03-10 CN CN202310227851.9A patent/CN115952764B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203118955U (zh) * | 2012-12-19 | 2013-08-07 | 中兴通讯股份有限公司 | 一种晶体管及晶体管的散热装置 |
| CN105760624A (zh) * | 2016-03-16 | 2016-07-13 | 北京大学 | 一种支持大规模三维集成电路的热仿真和热设计方法 |
| CN106909751A (zh) * | 2016-12-14 | 2017-06-30 | 成都海威华芯科技有限公司 | 一种应用于mmic设计的热电耦合模型建立方法 |
| CN108133113A (zh) * | 2018-01-10 | 2018-06-08 | 华南理工大学 | 基于电热联合建模仿真的功率放大芯片设计优化方法 |
| CN109635517A (zh) * | 2019-01-23 | 2019-04-16 | 北斗航天汽车（北京）有限公司 | 一种基于cfd的电机控制器散热结构的模拟优化设计方法、计算机可读存储介质和计算机设备 |
| CN112417729A (zh) * | 2020-11-23 | 2021-02-26 | 复旦大学 | 基于蚁群算法的SiC MOSFET封装结构优化方法 |
| CN112464614A (zh) * | 2021-01-13 | 2021-03-09 | 河南科技大学 | 通过拆分晶体管优化集成电路版图热分布的方法 |
| CN113591425A (zh) * | 2021-07-29 | 2021-11-02 | 电子科技大学 | 一种射频功放芯片异构微封装方法 |
| CN113868998A (zh) * | 2021-09-07 | 2021-12-31 | 广州城市职业学院 | 三维集成电路热仿真及设计方法、系统、介质及终端设备 |
Non-Patent Citations (2)
| Title |
|---|
| Electrothermal simulation of the self-heating effects in GaN-based field-effect transistor;Valentin O. Turin等;《Journal of Applied Physics》;第100卷(第5期);1-8 * |
| IGBT模块集成微流道散热的仿真及优化;黄道军;《中国优秀硕士学位论文全文数据库 (信息科技辑)》;第2017年卷(第01期);I135-95 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115952764A (zh) | 2023-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cheng et al. | A 120-W X-band spatially combined solid-state amplifier | |
| Bayraktaroglu et al. | Very high-power-density CW operation of GaAs/AlGaAs microwave heterojunction bipolar transistors | |
| US5734193A (en) | Termal shunt stabilization of multiple part heterojunction bipolar transistors | |
| CN115952764B (zh) | 一种提高放大器芯片散热性能的晶体管电路优化方法 | |
| Liou et al. | Thermal stability analysis of AlGaAs/GaAs heterojunction bipolar transistors with multiple emitter fingers | |
| US6803643B2 (en) | Compact non-linear HBT array | |
| Yi et al. | The influence of microwave pulse width on the thermal burnout effect of an LNA constructed by a GaAs PHEMT | |
| Hill et al. | Novel HBT with reduced thermal impedance | |
| US20060244012A1 (en) | Heterojunction bipolar transistor power device with efficient heat sinks | |
| Wang et al. | Ultrahigh-performance 8-GHz SiGe power HBT | |
| US9911836B2 (en) | Vertical ballast technology for power HBT device | |
| Catalano et al. | Numerical analysis of the thermal behavior sensitivity to technology parameters and operating conditions in InGaP/GaAs HBTs | |
| US20050127399A1 (en) | Non-uniform gate pitch semiconductor devices | |
| Jang et al. | Characterization of RF power BJT and improvement of thermal stability with nonlinear base ballasting | |
| Timoshenkov et al. | Thermal Phenomena Research in RF GaN Dies | |
| US7208778B2 (en) | Power amplifier having high heat dissipation | |
| Lin et al. | The MOSFET performance degrading induced by electric heating coupling under electromagnetic pulse environment | |
| SHIMURA et al. | High efficiency AlGaAs/GaAs power HBTs at a low supply voltage for digital cellular phones | |
| Lu et al. | Near-Junction Thermal Management of GaN-on-SiC MMIC Power Amplifier Through Substrate Embedded Microchannel | |
| Tseng et al. | Enhanced Thermal Performance of InGaP/GaAs Collector-Up HBTs With a Miniaturized Backside Heat-Dissipation Structure | |
| Ma et al. | A co-simulation method of power amplifier for reliability optimization | |
| CN212010979U (zh) | 一种功率晶体管及电子设备 | |
| Tian et al. | Thermal design of microwave power amplifiers based on GaAs HBTs | |
| Fock-Sui-Too et al. | Performance and reliability testing of modern IGBT devices under typical operating conditions of aeronautic applications | |
| Tanaka et al. | Investigation of thermal stability in multifinger GaInP/GaAs collector-up tunneling–collector HBTs with subtransistor via-hole structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000 Patentee after: Chengdu Mingyi Electronic Technology Co.,Ltd. Country or region after: China Address before: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000 Patentee before: Chengdu Mingyi Electronic Technology Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |