CN108133113A - 基于电热联合建模仿真的功率放大芯片设计优化方法 - Google Patents
基于电热联合建模仿真的功率放大芯片设计优化方法 Download PDFInfo
- Publication number
- CN108133113A CN108133113A CN201810023021.3A CN201810023021A CN108133113A CN 108133113 A CN108133113 A CN 108133113A CN 201810023021 A CN201810023021 A CN 201810023021A CN 108133113 A CN108133113 A CN 108133113A
- Authority
- CN
- China
- Prior art keywords
- chip
- domain
- temperature
- power amplifier
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/08—HW-SW co-design, e.g. HW-SW partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种基于电热联合建模仿真的功率放大芯片设计优化方法,该方法包括以下处理步骤,步骤1:设计功率放大芯片并进行仿真获得该芯片的电气参数;步骤2:根据电路布局获得该芯片的版图及版图的面积参数;步骤3:获得热模型,并且计算获得热流参数;步骤4:进行网格划分,从而获得该芯片内部不同位置的实际温度;步骤5:通过该芯片内部不同位置的实际温度对该芯片的电路及版图进行优化从而降低该芯片的电气误差和芯片内部的实际温度;步骤6:将优化后的芯片重复进行步骤1‑步骤5的处理直到芯片达到指定的电气指标并且工作温度在可靠范围内,则优化结束。本发明通过对功率放大芯片的电路和版图进行优化,可以提高热分析的准确性,降低功率放大芯片的误差,提高芯片的可靠性。
Description
技术领域
本发明涉及集成电路工艺及封装领域,尤其涉及一种基于电热联合建模仿真的功率放大芯片设计优化方法。
背景技术
功放芯片作为移动通信设备中最重要的射频模块之一,需要良好的稳定性和可靠性。但随着5G时代的逐步到来,移动通信设备的工作频段不断上升,功放芯片的功率密度也随之不断增加。功放芯片的设计过程通常考虑三个方面的指标:第一个是电气指标,包括功率放大器自身性能所需要满足的电参数;第二个是成本指标,此部分指标主要与面积、设计周期和工艺有关;第三个是可靠性指标,通过对芯片进行热仿真、电磁仿真等,保证芯片在复杂的工作情况下,能够长期稳定的输出。
鉴于当前移动终端的射频模块主要以欧美产品为主,国内设计公司自主研发的射频模块虽以努力赶超,但是也不得不以降低成本的方式来打破垄断的局面。即便如此,国内射频模块也只能占领部分低端手机的市场,而在高端手机市场,还是以性能更稳定的进口芯片为主。造成这种现象的原因主要有三个:
1、功放芯片由于输出功率较高,单元之间热耦合严重,工作温度可高达90℃~130℃,远高于稳定工作的温度范围。为了满足要求,可通过优化设计和增大面积的方式降低温度。但是无论是哪种方法都会增加成本。因此在设计过程中,为了达到低成本和高效出货的要求,设计公司都将注意力集中在电气指标和成本指标,导致芯片长期工作在最高温度下,性能降低。
2、功放芯片内部放大单元较多,不同的单元由于摆位间距等问题导致温度不均。然而在实际设计过程中,所有热源统一设置在理想温度下。因此电气指标和实际情况不符,芯片准确性降低。
3、功放芯片的材料环境比一般芯片要复杂,同时集成多种工艺,例如SOI工艺和HBT工艺,这对热建模和仿真造成了一定难度。因此,部分公司将此建模过程省略,以经验值估算实际效果,造成芯片可靠性降低。
目前,学术界和工业界已提出了多种芯片温度估算的方法。主要方法是利用有效的热建模软件为芯片建模,估算芯片温度。这些方法或是提高了建模的精准性,或是降低了温度预测的误差,或是改进了算法的收敛过程,但上述方法仅针对热分析过程,虽然热仿真结果有了较大提高,但都无法对芯片自身的性能提高提供帮助。主要原因是设计过程脱离了功放芯片的设计过程,单纯的将芯片简化为一个热源进行建模和热仿真,不考虑芯片内部热源分布和对芯片性能的影响,最终导致结果与实际情况不符,仿真结果无法被电路设计再利用。
发明内容
本发明的目的是,提供一种基于电热联合建模仿真的功率放大芯片设计优化方法,可以提高热分析的准确性,降低功放芯片的误差,提高芯片的可靠性。
为实现该目的,提供了一种基于电热联合建模仿真的功率放大芯片设计优化方法,该方法包括以下处理步骤:
步骤1:设计功率放大芯片电路并进行仿真获得该芯片的电气参数;
步骤2:根据该芯片的电气参数布局获得该芯片的版图及版图的面积参数;
步骤3:根据该芯片的电气参数和版图的面积参数对该芯片进行等效获得热模型,并且计算获得热流参数;
步骤4:对热模型进行网格划分,通过加载热流参数仿真获得该芯片内部不同位置的实际温度;
步骤5:通过该芯片内部不同位置的实际温度对该芯片的电路及版图进行优化从而降低该芯片的电气误差和芯片内部的实际温度;
步骤6:将优化后的芯片重复进行步骤1-步骤5的处理直到芯片达到指定的电气指标并且工作温度在可靠范围内,则优化结束。
优选地,在步骤1中,将芯片分为输入匹配模块、与输入匹配模块连接的放大模块、与放大模块连接的输出匹配模块和控制模块;设置初始温度T0并测量芯片的电气参数:输出功率P0、电源转化效率PAE0、工作电压V0、工作电流I0、放大模块以热能形式损耗的总功率HT0和放大模块中有源器件的总尺寸ST0,其中:
HT0=V0I0-P0=V0I0(1-PAE0)。
优选地,在步骤2中,通过放大模块的电路结构和所使用的工艺库LB0获得该芯片布局的版图及版图的面积参数,并且包括以下处理:
步骤201:热源分隔;将有源器件分为N个放大单元,测量获得每个放大单元获得的有效散热面积
步骤202:热源分离;将放大单元之间以一定间隔分离以降低热耦合和磁耦合;
步骤203:热源边缘化;将放大模块选择靠近外围电源和接地焊接点。
优选地,在步骤3中,对步骤2所得版图的热模型根据散热源和散热途径建模,并且包括以下处理:
步骤301:热源分割后的放大单元以“平板热源”进行等效处理,并计算热流参数HF0,i,所述热流参数计算公式为:
其中,HF0,i为每个放大单元电流产生的热流参数,HT0为放大模块以热能形式损耗的总功率,SS0,i为每个放大单元获得的有效散热面积;
步骤302:将主要散热途径设置于芯片下端,对其建模包括芯片底部、与芯片底部连接的封装衬底、和与封装衬底连接的PCB基板,并且设置散热材料外层表面与空气对流参数模拟真实散热方式;
步骤303:将次要散热途径设置于芯片上端,对其建模包括芯片上方依次排列的绝缘层、金属层和与放大模块相连的绑线以及焊点。
优选地,在步骤4中处理过程为,对步骤3获得的热模型进行半自动网格划分,继而加载热流参数运行有限元算法获得热分布,以及每个放大单元的实际温度与版图参数之间的关系。
优选地,在步骤5中的电路处理为,将每个放大单元的实际温度带入步骤1中,更新仿真温度进行电路仿真,获得当前设计电路实际温度下的芯片电气参数,并根据电气参数的误差重新设计芯片:提高放大模块的功率增益和电源转化效率;重新进行输入输出匹配降低损耗,以减小误差提高芯片准确性;设计零温度系数偏置电压或温度补偿电路,以优化偏置单元抑制温度对电路的影响。
优选地,在步骤5中的处理还包括版图优化,在规定的面积成本和电气参数误差范围内:增大放大单元间隔、降低放大单元相对面积、增加划分热源的数目、非均匀布局减小热耦合的方式以降低芯片工作温度在可靠范围内。本发明与现有技术相比,其有益效果在于:
本发明通过对芯片进行热建模并且进行网格划分处理,从而对放大模块的电路和版图进行优化,可以提高热分析的准确性,提高功放芯片的准确性和可靠性。本发明中以工业现行标准和实际设计生产过程为依托,所采用的技术和设计的方法源自于现有产品的设计经验,具有普适性和广泛性,可以用于绝大多数射频功率放大器芯片的电热仿真优化设计。本发明在热建模和热仿真过程中进行了有效的简化,面对复杂的设计、多元的工艺和封装,仍可以通过修改小部分参数获得有效的结果,缩短设计周期,可与电仿真同时进行,具有高效性。
附图说明
图1为本发明的流程图;
图2为本发明中功率放大芯片的结构框图;
图3为本发明中芯片版图的示意图;
图4为本发明中热建模截面示意图;
图5为本发明中热建模立体示意图;
图6为本发明中热仿真后得到的温度分布示意图;
图7为本发明中芯片温度随放大单元变化的曲线。
具体实施方式
下面结合实施例,对本发明作进一步的描述,但不构成对本发明的任何限制,任何在本发明权利要求范围所做的有限次的修改,仍在本发明的权利要求范围内。
如图1-图7所示,本发明提供了一种基于电热联合建模仿真的功率放大芯片设计优化方法,该方法包括以下处理步骤:
步骤1:设计功率放大芯片电路并进行仿真获得该芯片的电气参数;
步骤2:根据该芯片的电气参数布局获得该芯片的版图及版图的面积参数;
步骤3:根据该芯片的电气参数和版图的面积参数对该芯片进行等效获得热模型,并且计算获得热流参数;
步骤4:对热模型进行网格划分,通过加载热流参数获得该芯片内部不同位置的实际温度;
步骤5:通过该芯片内部不同位置的实际温度对该芯片的电路及版图进行优化从而降低该芯片电气误差和芯片内部的实际温度;
步骤6:将优化后的芯片重复进行步骤1-步骤5的处理直到芯片达到指定的电气指标并且工作温度在可靠范围内,则优化结束。
在步骤1中,将芯片分为输入匹配模块21、与输入匹配模块21连接的放大模块22、与放大模块22连接的输出匹配模块23和控制模块24;其中,控制模块24分为开关单元241和偏置单元242,分别与放大模块22连接。设置初始温度T0并测量芯片的电气参数:输出功率P0、电源转化效率PAE0、工作电压V0、工作电流I0、放大模块22以热能形式损耗的总功率HT0和放大模块22中有源器件的总尺寸ST0,其中:
HT0=V0I0-P0=V0I0(1-PAE0)。
在本实施例中,输入匹配模块21和输出匹配模块23主要为无源器件,散热少,可忽略其对热仿真的影响;控制模块24包含的散热器件少功耗小,其中的开关单元241仅部分时间工作,若使用多种工艺,控制模块24则远离主要散热模块,可弱化其热效应;放大模块2由有源器件构成,器件尺寸大,负责全部的功率输出,为主要散热部分。
在步骤2中,通过放大模块22的电路结构和所使用的工艺库LB0获得该芯片布局的版图及版图的面积参数。根据步骤1,版图布局为:匹配区311和312、控制区320和放大区330,并且包括以下处理:
步骤201:热源分隔;将放大区330中的有源器件分为N个放大单元,测量获得每个放大单元获得的有效散热面积
步骤202:热源分离;将放大单元之间以一定间隔分离以降低热耦合和磁耦合;
步骤203:热源边缘化;将放大区330选择靠近外围电源和接地焊接点。
在步骤3中,对步骤2所得版图的热模型根据散热源和散热途径建模,并且包括以下处理:
步骤301:热源分割后的放大单元以“平板热源”进行等效处理,并计算热流参数HF0,i,热流参数计算公式为:
其中,HF0,i为每个放大单元电流产生的热流参数,HT0为放大模块以热能形式损耗的总功率,SS0,i为每个放大单元获得的有效散热面积;
步骤302:将主要散热途径设置于芯片下端,对其建模包括芯片底部41、与芯片底部41连接的封装衬底42和与封装衬底42连接的PCB基板43,并且设置散热材料外层表面与空气对流参数模拟真实散热方式;
步骤303:将次要散热途径设置于芯片上端,对其建模包括芯片上方依次排列的绝缘层44、金属层45、接地绑线461以及电源绑线462、和接地焊点471以及电源焊点472。
在本实施例中,建模的工艺结构包含所有材料参数MT0,具体包括有所有材料的尺寸、材料热传导、比热、密度等结构参数,建模的封装结构包含封装类型、散热途径等。
在步骤4中处理过程为,对步骤3获得的热模型进行半自动网格划分,继而加载热流参数,通过有限元算法仿真获得热分布。
在本实施例中,中间放大单元的温度最高,两边温度依次降低,通过分析数据可获得放大单元实际工作温度与间距之间关系,以及实际工作温度与单元面积之间的关系,从而便于对芯片的电路及版图进行优化。
在步骤5中的电路处理为,将每个放大单元的实际温度带入步骤1中,更新仿真温度进行电路仿真,获得当前设计电路实际温度下的芯片电气参数,并根据电气参数的误差重新设计放大模块22,提高芯片的功率增益和电源转化效率;重新进行输入输出匹配降低损耗,以减小误差提高芯片准确性;通过产生输入零温度系数偏置电压、设置带温度补偿结构的偏置电路,以优化偏置单元242抑制温度对电路的影响。在步骤5中的处理还包括版图优化,在设定的面积成本和电气参数误差范围内,采取增大放大单元的间隔、降低放大单元相对面积、增加划分热源的数目、非均匀布局减小热耦合的方式以降低芯片工作温度,使工作温度在可靠范围内。
在本实施例中,由温度升高导致的芯片电气指标不足可以通过增大放大模块22的放大倍数,调节三极管、电阻、电容等达到提高增益的目的。版图优化处理可以依照常规标准,通常,行业规定电子器件在0℃-90℃以内电气指标误差不超过5%,但是这样做有可能需要很高的面积成本。因此具体版图优化依据由产品决定,产品容许增加的面积成本和要求降低的温度直接决定优化的难易程度。根据此依据,选择性的确定间距增加的距离、热源增加的数目、相对面积增加的比例;不规则处理的方式也有很多:增大中心热源的间距、减小中心热源的面积、错位排列等等。
在本实施例中,以P0=30dBm、PAE0=50%的电气指标为例,采用0.18um的CMOS工艺设计功率放大芯片,主要有源放大模块22的尺寸面积达ST0=28,980um2,输出热量为HT0=0.165W。依此电路设计版图,初始放大模块22划分N=7个均等面积,每个放大单元有效散热面积SS0,i=110*20um2,均等热源间隔DS0,i=20um。采用平板热源等效后,加载计算得到的热流参数MF0,i=7.58×107W/m2进行热仿真。7个放大单元由中间向两边依次降低,中心最高温度T0,4=99℃,边缘温度较低为T0,1=T0,7=81℃。中心温度已超过安全温度,并且中心与边缘相差近20℃,所造成的电气指标误差已经不可忽略。根据步骤5调整电路布局,随着放大单元间距增加或相对面积的降低,中心放大单元温度降低到81℃,且中心与边缘温度差降低到8℃。如图7所示,优化结果明显。
在本实施例中,通过不断优化直至获得最优结果。判断标准可通过多次计算结果的误差衡量,若当前仿真指标与上一次迭代结果误差小于指定数值,视为已优化到最终解,优化结束;或通过寻求实际电气指标、面积指标与可靠性指标的平衡点达到最优解,即电气指标误差不超过指定数值,温度稳定在可靠范围之内,且面积增加在可接受范围之内,则优化结束。
本发明基于市场的普遍需求,解决了射频功放芯片现有的热分析主要依靠经验数据、仅针对热分析进行优化、无法对芯片优化提供直接帮助的问题。本发明的普适性、高效性、低成本性和市场需求性,完全有利于功率放大器芯片产业的发展,具有极好的应用推广价值。
以上仅是本发明的优选实施方式,应当指出对于本领域的技术人员来说,在不脱离本发明结构的前提下,还可以做出若干变形和改进,这些都不会影响本发明实施的效果和专利的实用性。
Claims (7)
1.一种基于电热联合建模仿真的功率放大芯片设计优化方法,其特征在于,该方法包括以下处理步骤:
步骤1:设计功率放大芯片电路并进行仿真获得该芯片的电气参数;
步骤2:根据该芯片的电气参数布局获得该芯片的版图及版图的面积参数;
步骤3:根据该芯片的电气参数和版图的面积参数对该芯片进行等效获得热模型,并且计算获得热流参数;
步骤4:对热模型进行网格划分,通过加载热流参数仿真获得该芯片内部不同位置的实际温度;
步骤5:通过该芯片内部不同位置的实际温度对该芯片的电路及版图进行优化从而降低该芯片的电气误差和芯片内部的实际温度;
步骤6:将优化后的芯片重复进行步骤1-步骤5的处理直到芯片达到指定的电气指标并且工作温度在可靠范围内,则优化结束。
2.根据权利要求1所述的一种基于电热联合建模仿真的功率放大芯片设计优化方法,其特征在于:在步骤1中,将芯片分为输入匹配模块、与输入匹配模块连接的放大模块、与放大模块连接的输出匹配模块和控制模块;设置初始温度T0并测量芯片的电气参数:输出功率P0、电源转化效率PAE0、工作电压V0、工作电流I0、放大模块以热能形式损耗的总功率HT0和放大模块中有源器件的总尺寸ST0,其中:
HT0=V0I0-P0=V0I0(1-PAE0)。
3.根据权利要求2所述的一种基于电热联合建模仿真的功率放大芯片设计优化方法,其特征在于:在步骤2中,通过放大模块的电路结构和所使用的工艺库LB0获得该芯片布局的版图及版图的面积参数,并且包括以下处理:
步骤201:热源分隔;将有源器件分为N个放大单元,测量获得每个放大单元获得的有效散热面积
步骤202:热源分离;将放大单元之间以一定间隔分离以降低热耦合和磁耦合;
步骤203:热源边缘化;将放大模块选择靠近外围电源和接地焊接点。
4.根据权利要求3所述的一种基于电热联合建模仿真的功率放大芯片设计优化方法,其特征在于:在步骤3中,对步骤2所得版图的热模型根据散热源和散热途径建模,并且包括以下处理:
步骤301:热源分割后的放大单元以“平板热源”进行等效处理,并计算热流参数HF0,i,所述热流参数计算公式为:
其中,HF0,i为每个放大单元电流产生的热流参数,HT0为放大模块以热能形式损耗的总功率,SS0,i为每个放大单元获得的有效散热面积;
步骤302:将主要散热途径设置于芯片下端,对其建模包括芯片底部、与芯片底部连接的封装衬底、和与封装底部连接的PCB基板,并且设置散热材料外层表面与空气对流参数模拟真实散热方式;
步骤303:将次要散热途径设置于芯片上端,对其建模包括芯片上方依次排列的绝缘层、金属层和与放大模块相连的绑线以及焊点。
5.根据权利要求4所述的一种基于电热联合建模仿真的功率放大芯片设计优化方法,其特征在于:在步骤4中处理过程为,对步骤3获得的热模型进行半自动网格划分,继而加载热流参数运行有限元算法获得热分布,以及每个放大单元的实际温度与版图参数之间的关系。
6.根据权利要求4所述的一种基于电热联合建模仿真的功率放大芯片设计优化方法,其特征在于:在步骤5中的电路处理为,将每个放大单元的实际温度带入步骤1中,更新仿真温度进行电路仿真,获得当前设计电路实际温度下的芯片电气参数,并根据电气参数的误差重新设计芯片:提高放大模块的功率增益和电源转化效率;重新进行输入输出匹配降低损耗,以减小误差提高芯片准确性;设计零温度系数偏置电压或温度补偿电路,以优化偏置单元抑制温度对电路的影响。
7.根据权利要求6所述的一种基于电热联合建模仿真的功率放大芯片设计优化方法,其特征在于:在步骤5中的处理还包括版图优化,在设定的面积成本和电气参数误差范围内:增大放大单元间隔、降低放大单元相对面积、增加划分热源的数目、非均匀布局减小热耦合的方式以降低芯片工作温度,使工作温度稳定在可靠范围内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810023021.3A CN108133113B (zh) | 2018-01-10 | 2018-01-10 | 基于电热联合建模仿真的功率放大芯片设计优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810023021.3A CN108133113B (zh) | 2018-01-10 | 2018-01-10 | 基于电热联合建模仿真的功率放大芯片设计优化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108133113A true CN108133113A (zh) | 2018-06-08 |
CN108133113B CN108133113B (zh) | 2018-11-02 |
Family
ID=62399784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810023021.3A Active CN108133113B (zh) | 2018-01-10 | 2018-01-10 | 基于电热联合建模仿真的功率放大芯片设计优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108133113B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111859622A (zh) * | 2020-06-22 | 2020-10-30 | 西华大学 | 一种单面pcb结构稳态热分析方法 |
CN111950220A (zh) * | 2020-04-30 | 2020-11-17 | 深圳市汇芯通信技术有限公司 | 一种电热耦合模型建立方法 |
CN112016265A (zh) * | 2020-09-01 | 2020-12-01 | 臻驱科技(上海)有限公司 | 一种用于多热源电子器件热建模的热源构建方法及其应用 |
CN112788929A (zh) * | 2021-02-04 | 2021-05-11 | 德鲁动力科技(成都)有限公司 | 一种四足机器人的电气控制盒散热设计方法 |
CN113221500A (zh) * | 2021-06-18 | 2021-08-06 | 苏州复鹄电子科技有限公司 | 一种基于人工智能算法的芯片打线布局自动化设计方法 |
CN115952764A (zh) * | 2023-03-10 | 2023-04-11 | 成都明夷电子科技有限公司 | 一种提高放大器芯片散热性能的晶体管电路及优化方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105069258A (zh) * | 2015-09-02 | 2015-11-18 | 北京智芯微电子科技有限公司 | 一种芯片设计可靠性的评估方法及装置 |
CN106326606A (zh) * | 2016-10-21 | 2017-01-11 | 天津大学 | 一种全自动的集成电路互联可靠性三维有限元建模方法 |
CN107518892A (zh) * | 2017-09-21 | 2017-12-29 | 中国科学院电子学研究所 | 多生理参数实时监测的集成系统、芯片及其制作方法 |
-
2018
- 2018-01-10 CN CN201810023021.3A patent/CN108133113B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105069258A (zh) * | 2015-09-02 | 2015-11-18 | 北京智芯微电子科技有限公司 | 一种芯片设计可靠性的评估方法及装置 |
CN106326606A (zh) * | 2016-10-21 | 2017-01-11 | 天津大学 | 一种全自动的集成电路互联可靠性三维有限元建模方法 |
CN107518892A (zh) * | 2017-09-21 | 2017-12-29 | 中国科学院电子学研究所 | 多生理参数实时监测的集成系统、芯片及其制作方法 |
Non-Patent Citations (4)
Title |
---|
刘淼等: "CMOS集成电路的电热耦合效应及其模拟研究", 《微电子学》 * |
周俊等: "电源设计中的电热混合仿真探讨", 《中国集成电路》 * |
张斌: "集成电路芯片级热分析方法研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
王乃龙等: "用有限差分法实现集成电路的电热耦合模拟", 《微电子学》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111950220A (zh) * | 2020-04-30 | 2020-11-17 | 深圳市汇芯通信技术有限公司 | 一种电热耦合模型建立方法 |
CN111950220B (zh) * | 2020-04-30 | 2024-03-29 | 深圳市汇芯通信技术有限公司 | 一种电热耦合模型建立方法 |
CN111859622A (zh) * | 2020-06-22 | 2020-10-30 | 西华大学 | 一种单面pcb结构稳态热分析方法 |
CN111859622B (zh) * | 2020-06-22 | 2021-05-18 | 西华大学 | 一种单面pcb结构稳态热分析方法 |
CN112016265A (zh) * | 2020-09-01 | 2020-12-01 | 臻驱科技(上海)有限公司 | 一种用于多热源电子器件热建模的热源构建方法及其应用 |
CN112788929A (zh) * | 2021-02-04 | 2021-05-11 | 德鲁动力科技(成都)有限公司 | 一种四足机器人的电气控制盒散热设计方法 |
CN113221500A (zh) * | 2021-06-18 | 2021-08-06 | 苏州复鹄电子科技有限公司 | 一种基于人工智能算法的芯片打线布局自动化设计方法 |
CN115952764A (zh) * | 2023-03-10 | 2023-04-11 | 成都明夷电子科技有限公司 | 一种提高放大器芯片散热性能的晶体管电路及优化方法 |
CN115952764B (zh) * | 2023-03-10 | 2023-07-14 | 成都明夷电子科技有限公司 | 一种提高放大器芯片散热性能的晶体管电路优化方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108133113B (zh) | 2018-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108133113B (zh) | 基于电热联合建模仿真的功率放大芯片设计优化方法 | |
CN106407608A (zh) | 一种考虑热耦合的压接igbt模块稳态结温预测模型 | |
Lambert et al. | Package inductors for Intel fully integrated voltage regulators | |
CN103792476A (zh) | 用于半导体器件的热阻测试方法 | |
CN107622172A (zh) | 芯片‑器件层级联合的压接式igbt温度场有限元建模方法 | |
CN107192934A (zh) | 一种用于大功率igbt的结壳瞬态热阻抗的测量方法 | |
CN112163355B (zh) | SiC MOSFET封装结构优化设计方法、介质及设备 | |
CN106484928A (zh) | 基于多软件联合的开关电源电热耦合仿真方法 | |
WO2023273779A1 (zh) | 利用eda软件二次开发能力的芯片设计方法 | |
CN111950220A (zh) | 一种电热耦合模型建立方法 | |
CN107220406A (zh) | 一种预测半导体器件温度分布的方法 | |
CN102314526B (zh) | 一种优化集成电路版图热分布的方法 | |
CN108614941A (zh) | 一种针对集成qfn芯片的板级封装设计优化方法 | |
CN115629553A (zh) | 一种高时空分辨率igbt模块电热应力计算方法 | |
CN104331557A (zh) | 采用模糊遗传算法优化两层埋入式电阻布局的方法 | |
CN113536627A (zh) | 一种多芯片igbt模块热安全运行域刻画方法 | |
CN113591425B (zh) | 一种射频功放芯片异构微封装方法 | |
CN105069258A (zh) | 一种芯片设计可靠性的评估方法及装置 | |
CN115952764B (zh) | 一种提高放大器芯片散热性能的晶体管电路优化方法 | |
Wang et al. | An electromagnetic simulation assisted small signal modeling method for InP double-heterojunction bipolar transistors | |
Yuan et al. | Improved Cauer thermal network considering thermal coupling effects of multi‐chip modules | |
CN104778306B (zh) | 一种放大器芯片管芯热仿真等效模型 | |
Chen et al. | InGaAs/InP DHBT small‐signal model up to 325 GHz with two intrinsic base resistances | |
CN107255519B (zh) | 一种提取GaN HEMT器件电热模型参数的方法 | |
CN104239633B (zh) | 一种钎焊空洞对微波器件传输性能影响的预测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |