CN112016265A - 一种用于多热源电子器件热建模的热源构建方法及其应用 - Google Patents
一种用于多热源电子器件热建模的热源构建方法及其应用 Download PDFInfo
- Publication number
- CN112016265A CN112016265A CN202010904654.2A CN202010904654A CN112016265A CN 112016265 A CN112016265 A CN 112016265A CN 202010904654 A CN202010904654 A CN 202010904654A CN 112016265 A CN112016265 A CN 112016265A
- Authority
- CN
- China
- Prior art keywords
- heat source
- chip
- heat
- heating
- construction method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本公开实施例中提供了一种用于多热源电子器件热建模的热源构建方法及其应用,该包括先获取多热源电子器件中每个热源芯片的发热位置;再根据每个芯片的具体发热位置采用不同的热源注入方式,热源注入方式包含面、体、部分、边、点、梯度等。本发明的热源构建方法能够实现多个不同种发热热源,多种发热方式及多种复杂发热工况下的精确建模,精确设计从而减少迭代成本和时间。
Description
技术领域
本公开涉及电力电子器件技术领域,尤其涉及一种用于多热源电子器件热建模的热源构建方法及其应用。
背景技术
目前,功率变换器件已经广泛应用于风力涡轮机、火车、HVDC系统,新能源汽车等领域,成为大功率变换的核心部件。市面上应用范围较大的主要是高功率密度且高度集成的功率模块,而高功率及高集成性也意味着高发热量。所以功率模块的热失效模式及可靠性成为前期设计的关键要点,致其失效的也往往是器件的内部发热问题。在设计时对功率变换器件进行精确热评估则可以提早预防和避开一些失效点,大大增强器件可靠性。
但是,目前功率变换器件的热评估存在的问题是,实验测试成本高而准确性不高。比如热成像需要移除绝热胶,涂覆黑色薄膜增强表面辐射率等,热电偶则响应时间较大,为秒级,难以实现快速实时测量温度,且实测方案均需要打样,极大增加设计成本。因此,有必要提供一种精确的建模方法用来评估系统热性能。但是,如何实现大功率的功率变换器件的精确热建模,却依然存在很多挑战。
热建模时的主要关注点之一就是热源构建。现有的热建模方法,并未考虑热源的实际发热方式,也未对热源的发热位置,进行精确的划分。在热建模时,只是单一的施加面热源,或者体热源。热源的设置会对热评估的精确性产生很大影响,单一的热源注入方法很难满足功率变换器件的精确热评估要求。因此为了提高功率变换器件的可靠性和电性能,对其进行精确的热评估,热源的构建非常重要。
发明内容
有鉴于此,本公开实施例提供一种用于多热源电子器件热建模的热源构建方法及其应用,该热源构建方法能够实现多个不同种发热热源,多种发热方式及多种复杂发热工况下的精确建模,精确设计从而减少迭代成本和时间。
为了达到上述目的,本发明提供如下技术方案:
一种用于多热源电子器件热建模的热源构建方法,包括:获取所述多热源电子器件中每个热源芯片的发热位置;
若该热源芯片的发热位置位于靠近芯片表面的侧方,则采用面热源注入方式模拟该热源芯片的发热工况;
若该热源芯片的发热位置位于芯片的一处或多处,则采用物理切割的注入方式,将该热源芯片切割为多个子芯片,再分别对每个子芯片的发热工况进行模拟;
若该热源芯片的发热位置均匀分布在芯片内部,并且,该芯片内部热量扩散和响应速度为纳米级,则采用体热源注入方式模拟该热源芯片的发热工况。
进一步地,还包括:若该热源芯片的发热位置均匀分布在芯片内部,并且,该芯片形状在一个维度的尺寸为另外两个维度尺寸的百分之一及以上,则采用线热源注入方式模拟该热源芯片的发热工况。
进一步地,还包括:若该热源芯片的发热位置均匀分布在芯片内部,并且,该芯片的尺寸为该多热源电子器件尺寸的百分之一及以上,则采用点热源注入方式模拟该热源芯片的发热工况。
进一步地,还包括:若该热源芯片的发热位置位于该芯片的多处,并且,发热位置在一个维度呈现梯度分布,在另外两个维度分布均匀,则采用梯度热源注入方式模拟该热源芯片的发热工况。
进一步地,若该热源芯片的发热位置位于靠近芯片表面的侧方,并且,发热位置的占比小于等于该侧方维度的20%,则采用面热源注入方式模拟该热源芯片的发热工况。
进一步地,若该热源芯片的发热位置位于靠近芯片表面的侧方,并且,发热位置的占比大于该侧方维度的20%,则采用物理切割的注入方式和体热源注入方式相结合模拟该热源芯片的发热工况。
进一步地,当采用物理切割的注入方式时,将该热源芯片切割为多个子芯片,分别获取每个子芯片的发热位置,再根据每个子芯片的发热位置选择热源注入方式。
进一步地,若该热源芯片的发热位置位于芯片内部的一处或多处,并且,该热源芯片上还包括一处或多处的绝缘区域,则采用物理切割的注入方式,将芯片物理切割为绝缘层区域和活性层区域,再对活性层区域注入热源。
本发明还提供一种如上述的热源构建方法在功率变换器件的热源建模中的应用。
本发明提出的用于多热源电子器件热建模的热源构建方法,极大提高发热器件的热评估精度,节约产品设计迭代成本,减少热建模与实际工程应用的差距,更好的指导工程实践。该热源构建方法可应用于电力电子领域的功率变换器件的热源建模中。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例中多热源器件平面示意图;
图2为本发明实施例中多热源器件立体示意图;
图3为本发明实施例中多热源器件内部结构示意图;
图4是单一采用体注入与面注入方式所得的上表面热源热阻对比柱状图;
图5是单一采用体注入与面注入方式所得的体发热热源热阻对比柱状图;
图6是热源进行物理切割后,对内部活性层注入热源,与未物理切割全部注入热源的上表面发热热源热阻对比柱状图;
图7是热源进行物理切割后,对内部活性层注入热源,与未物理切割全部注入热源的体发热热源热阻对比柱状图;
图8为有限元仿真架构图;
图9为本发明一种实施例中功率模块的内部结构图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本公开的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
要说明的是,下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见,本文中所描述的方面可体现于广泛多种形式中,且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开,所属领域的技术人员应了解,本文中所描述的一个方面可与任何其它方面独立地实施,且可以各种方式组合这些方面中的两者或两者以上。举例来说,可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外,可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是,以下实施例中所提供的图示仅以示意方式说明本公开的基本构想,图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
另外,在以下描述中,提供具体细节是为了便于透彻理解实例。然而,所属领域的技术人员将理解,可在没有这些特定细节的情况下实践所述方面。
本公开实施例提供一种用于多热源电子器件热建模的热源构建方法,包括:获取所述多热源电子器件中每个热源芯片的发热位置;
若该热源芯片的发热位置位于靠近芯片表面的侧方,则采用面热源注入方式模拟该热源芯片的发热工况;
由于部分半导体芯片为上沟道发热,发热位置更接近上表面,因此对这类芯片采用面热源注入方式。
若该热源芯片的发热位置位于芯片的一处或多处,则采用物理切割的注入方式,将该热源芯片切割为多个子芯片,再分别对每个子芯片的发热工况进行模拟;
若该热源芯片的发热位置均匀分布在芯片内部,并且,该芯片内部热量扩散和响应速度为纳米级,为微秒级的千分之一,则采用体热源注入方式模拟该热源芯片的发热工况。
若该热源芯片的发热位置均匀分布在芯片内部,并且,该芯片形状在一个维度的尺寸为另外两个维度尺寸的百分之一及以上,则采用线热源注入方式模拟该热源芯片的发热工况。
若该热源芯片的发热位置均匀分布在芯片内部,并且,该芯片的尺寸为该多热源电子器件尺寸的百分之一及以上,则采用点热源注入方式模拟该热源芯片的发热工况。
若该热源芯片的发热位置位于该芯片的多处,并且,发热位置在一个维度呈现梯度分布,在另外两个维度分布均匀,则采用梯度热源注入方式模拟该热源芯片的发热工况。
若该热源芯片的发热位置位于靠近芯片表面的侧方,并且,发热位置的占比小于等于该侧方维度的20%,则采用面热源注入方式模拟该热源芯片的发热工况。
若该热源芯片的发热位置位于靠近芯片表面的侧方,并且,发热位置的占比大于该侧方维度的20%,则采用物理切割的注入方式和体热源注入方式相结合模拟该热源芯片的发热工况。
进一步地,当采用物理切割的注入方式时,将该热源芯片切割为多个子芯片,分别获取每个子芯片的发热位置,再根据每个子芯片的发热位置选择热源注入方式。
传统的功率模块,内部半导体芯片并非全部发热,物理上是一个整体,但是外围绝缘层并不发热,只有内部活性层发热。若该热源芯片的发热位置位于芯片内部的一处或多处,并且,该热源芯片上还包括一处或多处的绝缘区域,为了提高建模精度,可采用物理切割的注入方式,将芯片物理切割为外部绝缘层和内部活性层,再对内部活性层注入热源。尤其是芯片面积对于热阻影响较大的情况下,在热建模时采用物理切割注入方式,将芯片物理切割为外部绝缘层和内部活性层,只对内部活性层注入热量,也能够提高建模精度,减少设计误差,更好的指导工程实践。
对于多热源发热器件,若热源均为面发热方式,则可以采用面注入的方式进行热源构建。面注入有多种方式,常见的为设置发热参数为温度、能量/时间或者能量/时间/面积。如在有限元软件的边界条件设置模块中,位置选择对应的发热面,设置边界条件为Temperature(温度)、Heat flow(热流)或者Heat flux(热通量)。点注入和线注入同理,可以采用温度、能量/时间,但是不能采用能量/时间/面积。
对于多热源发热器件,若热源均为体发热方式,则可以采用体注入的方式进行热源构建。体注入常见方式为能量/时间/体积。如在有限元软件的边界条件设置模块中,位置选择对应的发热体,设置边界条件为Internal heat generation(内部发热)。
对于多热源发热器件,若热源为梯度发热方式,则可以采用梯度注入的方式进行热源构建。梯度注入常见方式为设置对应的热源发热能量为一个函数,发热热源的某一维度作为自变量,而发热量为因变量。但是设置函数的方式只能针对沿某一方向均匀变化的热源。若是沿某一维度的非均匀梯度变化热源,则需要先对热源进行物理切割,然后对每一个子部分热源再进行点、线、面、体注入。
对于多热源发热器件,器件拥有一个及以上的热源,发热形式一种及以上,各个热源的发热机理相同或者不同均可。在器件的热源数量较多,实际发热位置多样的情况下,热源可以位于器件的任何位置,发热形式包含面、体、部分、边、点、梯度等。因此本发明采用多种热源混合注入的方式,能够精确模拟实际器件的发热工况。
功率模块往往并联多个半导体芯片,部分半导体芯片的发热位置集中于上沟道,非常接近上表面,而部分半导体芯片则是一个非常均匀的体热源,此时对功率模块进行热建模时,采用面热源结合体热源的混合注入方式,就可以兼顾两者的物理本质。
对于粗糙简单的建模,在设计时会更依赖实际产品测试数据的补充和校准,增加产品迭代成本,也降低产品的竞争力。因此,本发明根据物理本质实现精确热源注入的建模方法,可以帮助前期设计方案的调整,减少产品迭代次数,进而减少研发成本和时间浪费。精确的热评估,能够避免产品过设计所带来的系统受限于热保护阈值而导致的性能不足,增加产品竞争力,也能避免产品设计余量不足,所带来的失效风险,极大增强器件的可靠性。
另一方面,多热源混合注入的热源构建方法用于建模,能够与实验测试的数据相结合,克服现有单一注入方式所评估的结果与实验数据匹配性差的缺点,也能弥补现有实验测试手段所自带的较大误差。如热电偶很难完全贴合被测器件表面,且半导体芯片发热本身是不均匀的,热电偶只能贴合发热芯片的某个点,可能会忽略极易失效的某个发热集中点,进而导致设计误差甚至是器件失效带来极大风险。例如红外成像,则只能关注到器件表面温度,当发热热源较厚较大时,极热点难以测到,此时结合混合热源注入的热源构建方法能够有效解决测试难的问题。
如图1所示,在本发明的一种实施方式中,图1为一个多热源器件,上面有两种热源,体热源3和面热源4混合排列于其他结构2(多热源器件中与热源无关的单个或者多个结构的统称)和绝缘导热层1(材料可为氧化铝、氮化铝等)上侧,且体热源3和面热源4的发热形式并不相同,体热源3整体均匀发热,面热源4的发热位置则集中于上表面。微观上看来,体热源3和面热源4在边缘处的外部绝缘层6并不发热,只有内部活性层5发热。在进行热源注入时,首先要将体热源3和面热源4进行物理切割,切割为外部绝缘层6和内部活性层5,再对其赋予一样的材料性能,且物理切割的边界设置为理想接触,接触热阻为零,保证其传热过程依然类似于一个整体。但是在进行热源注入的时候,则只对内部活性层5注入热量。针对体热源3整体发热,选择体热源3的内部活性层5,注入内部热产生的物理量,单位为能量每个体积。针对面热源4的发热位置集中于上表面,选择内部发热层5的上表面,注入热流量。再对起重要散热作用的基板下表面设置散热边界条件(温度、对流换热系数或者其他条件),基本的多热源混合注入建模完成。
本发明的多热源混合注入的热源构建方法,其中一种可以应用于功率模块电力电子器件的实施方式示意图见图3。简化与热评估无关或者影响较小的结构后,所得的器件见图3,此器件包含体发热热源8共十二个,上表面发热热源7共十二个,导热结构9(材料可为Cu,AlSiC等),其他封装结构10(与热评估有关或者影响较大的结构)共四个子部分,部分部件未列出。对此器件采用不同的多热源混合注入方法,可以得到完全不同的热评估结果,具体结果见图4-7。
图4-5为采用图3所示的电力电子器件,分别采用体注入与面注入方式所得的上表面发热热源和体发热热源的热阻对比,表1为基于图4和图5的体注入与面注入方式所得的热源热阻数据对比表。可见采用不同的注入方式,最终获得的热阻结果差异达到了9-12%,而采用更接近物理本质的热源注入方式,则能减少此误差。
表1:体注入与面注入方式所得的热源热阻数据对比表
图6-7为采用图3所示的电力电子器件,采用物理切割注入方式与未采用物理切割注入所得的上表面发热热源和体发热热源的热阻对比,表2是基于图6和图7的热源进行物理切割后,对内部活性层注入热源,与未物理切割全部注入热源的热阻数据对比表。可见采用不同的注入方式,最终获得的热阻结果差异达到了18-23%,而采用更接近物理本质的热源注入方式,则能减少此误差。
表2:热源进行物理切割与未物理切割的热阻数据对比表
实施例:
由于实验室测试所得功率模块IGBT的热阻与热建模仿真所得热阻总是存在差异,难以精确对标,且IGBT为多热源发热,常见的内部芯片数量从1~24都有,所以本发明公开了一种用于多热源电子器件热建模的热源构建方法,构建方法如下:
1)先获取多热源电子器件中每个热源芯片的发热位置:
通过高倍显微镜可以发现IGBT芯片边缘有一层与内部不同的物质,IGBT芯片是硅基材料,但是边缘侧的硅基材料则由于工艺及绝缘设计发生氧化,实际为二氧化硅,测量厚度大约为0.3mm。若以行业内普遍认知,将芯片设定为整块硅材料,则会出现实验与热建模无法精确对标的状况,进而导致设计精度变差。而芯片又是功率模块IGBT的核心零件,芯片由于设计精度差,未能很好受到保护,温度过高就会被击穿,导致系统级的损坏,如应用于新能源汽车的电机控制器,严重时甚至会导致生命危险。
考虑IGBT与二极管的芯片结构不同,IGBT为多个PN结,发热时载流子集中于上沟道侧,上表面先发热,再传递到下侧乃至整个功率模块。二极管则不同,为单PN结结构,发热时,载流子分布均匀,
2)根据芯片的发热位置,采用不同注入方式进行热源构建:
首先通过实验室的可靠性测试台测试获得功率模块IGBT的热阻,热阻包括IGBT芯片和二极管芯片两种。热阻测试原理是根据半导体材料的压降随温度变化而线性变化的原理测得。
然后在有限元仿真软件ANSYS19.0中,选择一个A:Mechanical Model(机械模型)和两个B和C:Steady-State Thermal(稳态热)模块,连接三个模块中的子模块Model(模型),实现模型共享,并创建Parameter(参数)模块,便于热阻矩阵的计算,具体系统连接方式见图8。
仿真所使用IGBT模型见图9,对IGBT和二极管芯片均做了物理切割,半桥为三芯片并联形式,共三个全桥。仿真所使用IGBT模型与实物一致,移除上侧的铝芯片覆层、绑定线、上盖板、外壳、螺栓以及其他不在主要传热路径上的零件,只保留与散热相关的子部件。
然后进行材料设置,IGBT芯片内部设置为Si,外部边缘0.3mm厚处设置为SiO2。二极管设置同理。
然后对其进行网格划分,芯片由于相对于整体模块尺寸极薄,需要对其进行专门的网格细化,确保网格划分完后,微观上芯片被网格分为2~3层,大约200~300个网格单元。只有对芯片进行精确的网格划分,才能保证热源注入方法所提高的精度不被有限元仿真的误差影响。
然后设置边界条件:(1)热源设置见下表3;(2)铜底板下表面设置为对流换热面,换热系数根据实验与仿真校准获得;(3)初始温度设定为环境温度。
表3:
然后求解获得对应的芯片结温,通过以下公式计算获得热阻,与可靠性测试台所得热阻进行对比,差异小于2%,则认为热建模结果可信,可用于系统级的温度保护设计,系统级的温度保护主要是通过软件设计,以及建模所得热阻网络输入,在温度过高时对输出降额,温度较低时则不限制功率输出,提高系统安全。此款功率模块的热建模结果如下表4:
表4:
由此可判断热建模模型精度足够高,可用于后续系统设计。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种用于多热源电子器件热建模的热源构建方法,其特征在于,包括:获取所述多热源电子器件中每个热源芯片的发热位置;
若该热源芯片的发热位置位于靠近芯片表面的侧方,则采用面热源注入方式模拟该热源芯片的发热工况;
若该热源芯片的发热位置位于芯片的一处或多处,则采用物理切割的注入方式,将该热源芯片切割为多个子芯片,再分别对每个子芯片的发热工况进行模拟;
若该热源芯片的发热位置均匀分布在芯片内部,并且,该芯片内部热量扩散和响应速度为纳米级,则采用体热源注入方式模拟该热源芯片的发热工况。
2.根据权利要求1所述的热源构建方法,其特征在于,还包括:
若该热源芯片的发热位置均匀分布在芯片内部,并且,该芯片形状在一个维度的尺寸为另外两个维度尺寸的百分之一及以上,则采用线热源注入方式模拟该热源芯片的发热工况。
3.根据权利要求2所述的热源构建方法,其特征在于,还包括:
若该热源芯片的发热位置均匀分布在芯片内部,并且,该芯片的尺寸为该多热源电子器件尺寸的百分之一及以上,则采用点热源注入方式模拟该热源芯片的发热工况。
4.根据权利要求3所述的热源构建方法,其特征在于,还包括:
若该热源芯片的发热位置位于该芯片的多处,并且,发热位置在一个维度呈现梯度分布,在另外两个维度分布均匀,则采用梯度热源注入方式模拟该热源芯片的发热工况。
5.根据权利要求1至4任一项所述的热源构建方法,其特征在于,若该热源芯片的发热位置位于靠近芯片表面的侧方,并且,发热位置的占比小于等于该侧方维度的20%,则采用面热源注入方式模拟该热源芯片的发热工况。
6.根据权利要求5所述的热源构建方法,其特征在于,若该热源芯片的发热位置位于靠近芯片表面的侧方,并且,发热位置的占比大于该侧方维度的20%,则采用物理切割的注入方式和体热源注入方式相结合模拟该热源芯片的发热工况。
7.根据权利要求6所述的热源构建方法,其特征在于,当采用物理切割的注入方式时,将该热源芯片切割为多个子芯片,分别获取每个子芯片的发热位置,再根据每个子芯片的发热位置选择热源注入方式。
8.根据权利要求1所述的热源构建方法,其特征在于,还包括:若该热源芯片的发热位置位于芯片内部的一处或多处,并且,该热源芯片上还包括一处或多处的绝缘区域,则采用物理切割的注入方式,将芯片物理切割为绝缘层区域和活性层区域,再对活性层区域注入热源。
9.一种如权利要求1至8任一项所述的热源构建方法在功率变换器件的热源建模中的应用。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010904654.2A CN112016265A (zh) | 2020-09-01 | 2020-09-01 | 一种用于多热源电子器件热建模的热源构建方法及其应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010904654.2A CN112016265A (zh) | 2020-09-01 | 2020-09-01 | 一种用于多热源电子器件热建模的热源构建方法及其应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112016265A true CN112016265A (zh) | 2020-12-01 |
Family
ID=73516591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010904654.2A Pending CN112016265A (zh) | 2020-09-01 | 2020-09-01 | 一种用于多热源电子器件热建模的热源构建方法及其应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112016265A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113155313A (zh) * | 2021-03-16 | 2021-07-23 | 中国电子科技集团公司第二十九研究所 | 一种扇出型封装温度分布原位模拟结构及方法 |
-
2020
- 2020-09-01 CN CN202010904654.2A patent/CN112016265A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113155313A (zh) * | 2021-03-16 | 2021-07-23 | 中国电子科技集团公司第二十九研究所 | 一种扇出型封装温度分布原位模拟结构及方法 |
CN113155313B (zh) * | 2021-03-16 | 2023-04-07 | 中国电子科技集团公司第二十九研究所 | 一种扇出型封装温度分布原位模拟结构及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Culham et al. | Thermal characterization of electronic packages using a three-dimensional Fourier series solution | |
Sikka et al. | An efficient lid design for cooling stacked flip-chip 3D packages | |
Zhang et al. | Thermal characterization of both bare die and overmolded 2.5-D packages on through silicon interposers | |
CN112016265A (zh) | 一种用于多热源电子器件热建模的热源构建方法及其应用 | |
Zhang et al. | Thermal characterization of stacked-die packages | |
Oprins et al. | Experimental thermal characterization and thermal model validation of 3D packages using a programmable thermal test chip | |
Cahill et al. | Thermal characterization of vertical multichip modules MCM-V | |
Yuan et al. | Improved Cauer thermal network considering thermal coupling effects of multi‐chip modules | |
Joiner et al. | Measurement and simulation of stacked die thermal resistances | |
Monier-Vinard et al. | Thermal modelling of the emerging multi-chip packages | |
CN109740298A (zh) | 一种系统级封装芯片的结温预测方法 | |
Garcia et al. | Two-resistor compact modeling for multiple die and multi-chip packages | |
Mauromicale et al. | Modeling and Thermal Analysis of Cooling Solutions for High Voltage SMD Packages | |
Cheng et al. | Research on thermal coupling effect of multi-heating sources in MCM | |
Nakamura et al. | Thermal modeling and experimental study of 3D stack package with hot spot consideration | |
Eveloy et al. | Numerical heat transfer predictive accuracy for an in-line array of board-mounted plastic quad flat back components in free convection | |
Bagnoli et al. | DJOSER: Analytical thermal simulator for multilayer electronic structures. Theory and numerical implementation | |
Nelson et al. | Extracting TIM properties with localized transient pulses | |
Ahmed et al. | Graphite Heat Spreader Embedded in a PCB Package for Improved SiC Die RthJC | |
Cole et al. | A board level study of an array of ball grid components—Aerodynamic and thermal measurements | |
Zhao et al. | Influence of TIM and Encapsulation on Power Cycling Capability of Discrete Devices | |
Zhang et al. | Hybrid Data-Driven and Mechanistic Modeling Approach for Power Module Rapid Thermal Analysis | |
Weis et al. | Thermal and Mechanical characterization of embedded PTCQ packaging test chip die | |
Liu et al. | Thermal Measurement and Simulation of 3D stacked die packages | |
BAGNOLI et al. | THE DJOSER THERMAL SIMULATOR FOR ELECTRONIC DEVICES AND SYSTEMS: DIDACTIC FEATURES FOR IMPROVING RELIABILITY CULTURE IN ACADEMIC AND INDUSTRIAL ENVIRONMENTS. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |