CN106326606A - 一种全自动的集成电路互联可靠性三维有限元建模方法 - Google Patents
一种全自动的集成电路互联可靠性三维有限元建模方法 Download PDFInfo
- Publication number
- CN106326606A CN106326606A CN201610919747.6A CN201610919747A CN106326606A CN 106326606 A CN106326606 A CN 106326606A CN 201610919747 A CN201610919747 A CN 201610919747A CN 106326606 A CN106326606 A CN 106326606A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- reliability
- modeling
- afd
- neural network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种全自动的集成电路互连可靠性三维有限元建模方法,包括(1)通过APDL语言对电路参数化的建模,并在程序中嵌入尺寸变量用于自动的改变模型尺寸从而来改变电路模型,避免多次手动的繁琐耗;(2)同时建立基于EM可靠性的神经网络模型,选用一个三层感知器来拟合逼近一个非线性的函数,其中输入层设置为T、I、W、L及D,输出层为AFD;(3)采用模型自动产生算法AMG算法来训练神经网络,该算法采用的是层级的训练步骤,使用插值技术来确定新的训练样本的位置。应用本发明的建模方法能够快速的对比不同版图方案下电路的EM可靠性,提高了集成电路互连可靠性分析的效率。AMG比传统人工神经网络节省了约50%以上的时间。
Description
技术领域
本发明涉及集成电路互连可靠性建模领域,具体涉及一种应用于集成电路互连可靠性分析中的自动建模方法。
背景技术
随着电路集成度的不断提高,晶体管的特征尺寸正在不断地缩小,集成电路(Integrated Circuit,IC)的失效率随之逐渐提高,因此IC的可靠性问题不容忽视。IC可靠性主要分为两部分:晶体管的可靠性以及互连线的可靠性,在各种电路的互连线失效机制中,互连线的电迁移(Electromigration,EM)是最主要的也是最严重的失效机制[1-2]。由于集成电路工艺的发展导致的金属线宽和厚度的减小,使得互连线中的电流密度逐渐增大,高电流密度促使互连线中的金属原子发生迁移,形成了互连线中的原子堆积和空洞,进而使互连线发生失效[3]。由于传统的实验研究方法难以观测EM的微观过程,通过数值建模方法,便于从更为复杂的现象中获取规律,促进理论研究的深入和实验效率的提高,使互连线发生电迁移的原因更加清晰可见[4]。
近年来,随着计算机技术的飞速发展,采用数值建模方法来理解和分析互连线的电迁移的物理机制是集成电路可靠性的重要发展方向之一。利用ANSYS软件的有限元分析工具,建立集成电路三维模型,对互连可靠性进行研究是互连线可靠性数值建模的重要方向[5]。传统的三维模型建立通过ANSYS软件手动的根据电路版图而建立的,模型建立的过程十分繁琐。尤其当我们需要快速的分析大量版图结构时,或者希望对比多种互连结构或者版图方案下可靠性问题时,传统建模方法就必须多次手动重新画图来构建三维电路模型,因此使得模型的建立过程更加复杂和费时。综上分析,针对手动建模的繁琐和耗时这一缺点,如何自动的、快速的建立三维电路模型,可以极大程度的提高集成电路互连可靠性分析的效率,对集成电路的互连可靠性研究具有重要意义。
[参考文献]
[1]J.Srinivasan,S.V.Adve,P.Bose,and J.A.Rivers,“The impact oftechnology scaling on lifetime reliability,”inProc.Int.Conf.Depend.Syst.Netw.(DSN),2004,pp.177–186。
[2]E.T.Ogawa,Ki-Don.Lee,V.A.Blaschke,and P.S.Ho,“Electromigrationreliability issues in dual-damascene Cu interconnections,”IEEE Transactionson Reliability,vol.51,no.4,pp.403–419,Dec.2002。
[3]V.Sukharev,“Physically based simulation of electromigration-induced degradation mechanisms in dual-inlaid copper interconnects,”IEEETransactions on Computer-Aided Design of Integrated Circuits and Systems,vol.24,no.9,pp.1326-1335,Sep.2005。
[4]C.M.Tan,Y.J.Hou,W.Li,“Revisit to the finite element modeling ofelectro-migration for narrow interconnects,”Journal of Applied Physics,vol.102,no.2,pp.033705-1-7,May.2007。
[5]D.Dalleau and K.Weide-Zaage,“Three-dimensional voids simulation inchip metallization structures:a contribution to reliability evaluation,”Microelectronics Reliability,vol.41,no.9,pp.1625-1630,Oct.2001。
发明内容
为了提高集成电路互连可靠性分析的效率,克服手动建模的繁琐和耗时这一缺点,本发明提出了一种全自动的集成电路互连可靠性三维有限元建模分析方法,采用ANSYS(ANSYS Parametric Design Language,APDL)参数化设计语言建模与自动模型产生(Automated model Generation,AMG)算法相结合,实现了一种快速、全自动的EM可靠性分析方法,能够快速的分析多种版图互连方案下互连线EM的可靠性。
本发明提出的一种全自动的集成电路互连可靠性三维有限元建模方法,采用ANSYS参数化设计语言建模与自动模型产生AMG算法相结合,用以自动的快速学习训练互连可靠性输入输出之间的关系;具体步骤如下:
步骤一、采用APDL程序语言对集成电路进行参数化的三维建模,包括:
步骤1-1)根据集成电路版图采用APDL程序语言对集成电路进行参数化建模,并且在APDL语言命令中嵌入集成电路版图几何尺寸的参数;
步骤1-2)在APDL程序编写的语言命令中选定集成电路版图中部分尺寸变量,在外部程序中通过给这些尺寸变量赋予不同的数值来自动的改变三维模型中互连线的尺寸,用以建立大量版图方案下的集成电路的三维模型;
步骤1-3)采用APDL程序语言编写热电仿真和热机械应力仿真程序包,用于求解所建立的集成电路三维模型的互连可靠性结果,即原子通量散度(Atomic flux divergence,AFD);
步骤二、使用AMG算法基于步骤一仿真所得的原子通量散度AFD构建神经网络模型,训练得出神经网络模型的结果;内容如下:
通过C++程序语言直接调用上述步骤1-3)所编写的热电仿真和热机械应力仿真程序包,并自动运行该程序包,并通过在外部程序中给步骤1-2)所选定的集成电路版图尺寸变量的多次赋值,从而求解不同集成电路版图方案下的原子通量散度AFD值;
神经网络模型的结构是三层MLP结构,包括输入层、隐藏层和输出层,将温度、电流和选定的至少一个尺寸变量作为输入变量;选取所述原子通量散度AFD值作为输出变量;通过AMG算法训练输入输出对应关系的数据,该数据中包括训练数据和测试数据,神经网络模型训练过程中,通过测试数据来验证所建神经网络模型的输入输出关系与测试数据的输入输出关系之间的误差是否符合给定的条件,当满足给定的条件时,结束神经网络模型训练,从而得到了代表输入变量和输出变量之间非线性关系的神经网络模型。
与现有技术相比,本发明的有益效果是:
本发明采用APDL建模与AMG算法相结合,实现了一种全自动的EM可靠性分析方法。APDL电路建模是一种自动的、参数化的建模方法,以几何尺寸的方式建立3D模型,可以短时间内建立大量的不同尺寸下的模型;通过AMG构建神经网络模型,快速学习可靠性输入输出关系,可以在更短的时间预测不同条件下的可靠性数据。因此本发明提出的全自动的集成电路互联可靠性三维有限元建模方法大大提高了集成电路互连可靠性仿真过程的效率,对集成电路的互连可靠性研究具有重要意义。
附图说明
图1是本发明实施例中反相器的电路图;
图2是本发明互连可靠性建模中的三层MLP结构;
图3-1和图3-2是APDL构建的三维反相器模型及模型中的尺寸变量,其中:
图3-1所示为完整的反相器电路的三维模型图;图3-2为反相器模型中的尺寸变量;
图4是反相器模型的AFD的结果分布图,T=80℃,I=5mA,W=0.5um,L=0.6um,D=0.025um;
图5是本发明自动模型产生算法在互连可靠性建模中的流程图。
具体实施方式
下面结合附图和具体实施例对本发明技术方案作进一步详细描述,所描述的具体实施例仅对本发明进行解释说明,并不用以限制本发明。
本发明提出了一种全自动的集成电路互连可靠性三维有限元建模分析方法,采用ANSYS参数化设计语言建模与自动模型产生AMG算法相结合,实现了一种快速、全自动的EM可靠性分析方法,用来自动的快速学习训练互连可靠性输入输出之间的关系。该方法包括如下两个步骤:
步骤一、采用APDL程序语言对集成电路进行参数化的三维建模,包括:
步骤1-1)根据集成电路版图采用APDL程序语言对集成电路进行参数化建模,并且在APDL语言命令中嵌入集成电路版图几何尺寸的参数,通过修改这些参数可以达到修改几何尺寸的目的。
步骤1-2)在APDL程序编写的语言命令中选定集成电路版图中部分尺寸变量,在外部程序中通过给这些尺寸变量赋予不同的数值来自动的改变三维模型中互连线的尺寸,用以建立大量版图方案下的集成电路的三维模型;
步骤1-3)采用APDL程序语言编写热电仿真和热机械应力仿真程序包,用于求解所建立的集成电路三维模型的互连可靠性结果,即原子通量散度AFD;
步骤二、使用AMG算法基于步骤一仿真所得的原子通量散度AFD构建神经网络模型,训练得出神经网络模型的结果;内容如下:
通过C++程序语言直接调用上述步骤1-3)所编写的热电仿真和热机械应力仿真程序包,并自动运行该程序包,并通过在外部程序中给步骤1-2)所选定的集成电路版图尺寸变量的多次赋值,从而求解不同集成电路版图方案下的原子通量散度AFD值;作为神经网络建模所需的数据。
在建模过程中,本发明中的神经网络模型采用的是三层MLP结构,包括输入层、隐藏层和输出层,如图2所示。将温度、电流和选定的至少一个尺寸变量作为输入变量;选取所述原子通量散度AFD值作为输出变量;通过AMG算法训练输入输出对应关系的数据,该数据中包括训练数据和测试数据,神经网络模型训练过程中,通过测试数据来验证所建神经网络模型的输入输出关系与测试数据的输入输出关系之间的误差是否符合给定的条件,当满足给定的条件时,则认为该模型是可用的,结束神经网络模型训练,从而得到了代表输入变量和输出变量之间非线性关系的神经网络模型。
为了更清楚的说明本发明实施例或现有技术中的技术方案,结合以下具体实施例和附图,对本发明作进一步的详细说明,本发明的保护内容不局限于以下实施例。在不背离发明构思的精神和范围下,本领域技术人员能够想到的变化和优点都被包括在本发明中,并且以所附的权利要求书为保护范围。
本实施例选取了较为简单的仅由PMOS与NMOS两个场效应管组成的反相器作为实施电路来说明,反相器的电路图如图1所示。具体包括以下步骤:
步骤一、采用APDL语言以命令流的形式编写反相器电路模型的程序,在语言命令中嵌入版图几何尺寸的参数。图3-1所示为完整的反相器电路的三维模型图。其中ND与NS表示电路中NMOS的漏极与源极;PD_01至PD_04依次表示电路中从上到下PMOS的四个漏极,相应地,PD_01至PD_04按同样的顺序表示PMOS的四个源极。并且同时在程序中嵌入5个变量,包括初始温度(T),电流(I),漏区接触和源区接触的间距(W),漏区或源区相邻接触的间距(L),以及阻挡层Ta的厚度(D),W、L、D这三个尺寸变量在模型中的位置如图3-2所示。在外部程序中给这些尺寸变量赋值来自动的改变模型中互连线的尺寸,从而就建立了大量版图方案下的电路模型。接着采用APDL语言编写热电仿真和热机械应力仿真程序求解所建立的电路模型的互连可靠性结果AFD。图4所示为T=80℃,I=5mA,W=0.5um,L=0.6um,D=0.025um时电路模型的AFD分布图。
步骤二、使用AMG算法通过C++直接调用步骤一所编写的热电仿真和热机械应力仿真程序包,自动运行程序包,并通过在外部程序中分别给步骤一所选定的三个尺寸变量赋不同组数值,来求解不同版图方案下的AFD值,作为神经网络建模所需的数据。具体地,本实施例根据仿真数据的数目,建立三层感知器结构的神经网络模型,选用T、I、W、L以及D作为神经网络模型的输入变量。从AFD分布图可以看出,整个电路中PMOS与NMOS的5对源极与漏极的AFD值颜色最为明显,也即电路中最容易出现可靠性问题的地方,因此将这10个位置的AFD值作为神经网络的10个输出变量。其中,AFD_nd与AFD_ns表示电路中NMOS的漏极与源极的AFD值;AFD_pd01至AFD_pd04依次表示电路中从上到下PMOS的四个漏极的AFD值,相应地,AFD_ps01至AFD_ps04按同样的顺序表示PMOS的四个源极的AFD值。因此,x=[T,I,L,W,D]代表输入变量,y=[AFD_PS01,AFD_PS02,AFD_PS03,AFD_PS04,AFD_PD01,AFD_PD02,AFD_PD03,AFD_PD04,AFD_NS,AFD_ND]代表十个输出参数,输入和输出的关系为:
y=fANN(x)=fANN(T,I,L,W,D) (1)
其中,fANN就是本实例所述的人工神经网络模型,其中设定输入参数的区间,T为30-200℃,I为5-50mA,W为0.3-0.8μm,L为0.25-0.6μm,D为5-30nm。根据本实例中输入和输出变量的个数,选取隐藏神经元个数为11,这只是个初始值,自动建模算法会自动调整该值。
具体地,本实例所述神经网络模型的训练与获得过程如下:自动建模算法采用的是层级的训练步骤,在前面几级过程中,该算法使用插值技术来确定新的训练样本的位置,插值误差就作为训练误差。代表训练误差,代表测试误差,Ed代表用户期望的最大误差,即,小于Ed的误差才可以被用户所接受。自动建模算法的流程图如图5所示。AMG算法自动的优化经验模型,初始化隐藏层神经元数目,令k=1,AMG算法会自动的调用ANSYS程序来获取一定数目的仿真数据和测试数据,计算插值误差,如果人工神经网络就被检测为过度学习,自动建模算法首先在输入变量区间里采样并自动修改输入变量,以便产生新的模型,之后,自动建模算法会进入模型尺寸的自动调整阶段。如果人工神经网络就会被检测为欠缺学习,为了提高人工神经网络模型学习的精度,自动建模算法自动地增加隐藏神经元的数量。另一方面,如果和这两个条件同时满足时,人工神经网络模型就被确定为良好学习,之后自动建模算法自动地减少隐藏神经元数量,以实现一个紧凑的人工神经网络模型。根据对用户期望最大误差的设定,本实例设期望最大误差Ed为1.2%,即模型的精度要达到98.8%以上。在反相器的实例中,当测试误差降低至为1.18%的时候,满足建模过程就终止了,这时训练误差为0.93%,它低于1%且与测试误差相近,因此可以认为所建模型是可信、可用的。因此也建立了表征T、I、W、L、D与AFD的非线性关系的模型。
本实例在表1中详细比较了自动建模算法和传统的人工神经网络在建模过程中的性能。自动建模算法仅用了243个训练数据和15个隐藏神经元就达到了98.8%的模型精度,总共耗费93.6小时。手动的建模方法采用均值采样法,需要576个训练数据,耗费的时间为192.3小时,是自动建模算法的2.5倍。因此,自动建模算法能够在不损失模型精度的同时大幅缩短建模时间。
表1、本发明自动建模算法与手动建模方法在互连可靠性分析中的仿真结果比较。
尽管上面结合图对本发明进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨的情况下,还可以做出很多变形,这些均属于本发明的保护之内。
Claims (1)
1.一种全自动的集成电路互连可靠性三维有限元建模方法,其特征在于,采用ANSYS参数化设计语言建模与自动模型产生AMG算法相结合,用以自动的快速学习训练互连可靠性输入输出之间的关系;具体步骤如下:
步骤一、采用APDL程序语言对集成电路进行参数化的三维建模,包括:
步骤1-1)根据集成电路版图采用APDL程序语言对集成电路进行参数化建模,并且在APDL语言命令中嵌入集成电路版图几何尺寸的参数;
步骤1-2)在APDL程序编写的语言命令中选定集成电路版图中部分尺寸变量,在外部程序中通过给这些尺寸变量赋予不同的数值来自动的改变三维模型中互连线的尺寸,用以建立大量版图方案下的集成电路的三维模型;
步骤1-3)采用APDL程序语言编写热电仿真和热机械应力仿真程序包,用于求解所建立的集成电路三维模型的互连可靠性结果,即原子通量散度AFD;
步骤二、使用AMG算法基于步骤一仿真所得的原子通量散度AFD构建神经网络模型,训练得出神经网络模型的结果;内容如下:
通过C++程序语言直接调用上述步骤1-3)所编写的热电仿真和热机械应力仿真程序包,并自动运行该程序包,并通过在外部程序中给步骤1-2)所选定的集成电路版图尺寸变量的多次赋值,从而求解不同集成电路版图方案下的原子通量散度AFD值;
神经网络模型的结构是三层MLP结构,包括输入层、隐藏层和输出层,将温度、电流和选定的至少一个尺寸变量作为输入变量;选取所述原子通量散度AFD值作为输出变量;通过AMG算法训练输入输出对应关系的数据,该数据中包括训练数据和测试数据,神经网络模型训练过程中,通过测试数据来验证所建神经网络模型的输入输出关系与测试数据的输入输出关系之间的误差是否符合给定的条件,当满足给定的条件时,结束神经网络模型训练,从而得到了代表输入变量和输出变量之间非线性关系的神经网络模型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610919747.6A CN106326606A (zh) | 2016-10-21 | 2016-10-21 | 一种全自动的集成电路互联可靠性三维有限元建模方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610919747.6A CN106326606A (zh) | 2016-10-21 | 2016-10-21 | 一种全自动的集成电路互联可靠性三维有限元建模方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106326606A true CN106326606A (zh) | 2017-01-11 |
Family
ID=57818334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610919747.6A Pending CN106326606A (zh) | 2016-10-21 | 2016-10-21 | 一种全自动的集成电路互联可靠性三维有限元建模方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106326606A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108133113A (zh) * | 2018-01-10 | 2018-06-08 | 华南理工大学 | 基于电热联合建模仿真的功率放大芯片设计优化方法 |
CN108446451A (zh) * | 2018-02-27 | 2018-08-24 | 天津大学 | 一种基于elm的低噪声放大器温度特性建模方法 |
CN108829908A (zh) * | 2018-04-11 | 2018-11-16 | 浙江工业大学 | 一种基于深度自编码器网络的电路结构可靠性预测方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964003A (zh) * | 2009-07-24 | 2011-02-02 | 复旦大学 | 一种集成电路可靠性分析方法和装置 |
JP2016091248A (ja) * | 2014-11-04 | 2016-05-23 | 株式会社明電舎 | 電気回路解析方法、電気回路解析システム及びプログラム |
-
2016
- 2016-10-21 CN CN201610919747.6A patent/CN106326606A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964003A (zh) * | 2009-07-24 | 2011-02-02 | 复旦大学 | 一种集成电路可靠性分析方法和装置 |
JP2016091248A (ja) * | 2014-11-04 | 2016-05-23 | 株式会社明電舎 | 電気回路解析方法、電気回路解析システム及びプログラム |
Non-Patent Citations (1)
Title |
---|
朱凡: "基于自动建模方法的互连可靠性分析", 《万方数据知识服务平台》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108133113A (zh) * | 2018-01-10 | 2018-06-08 | 华南理工大学 | 基于电热联合建模仿真的功率放大芯片设计优化方法 |
CN108133113B (zh) * | 2018-01-10 | 2018-11-02 | 华南理工大学 | 基于电热联合建模仿真的功率放大芯片设计优化方法 |
CN108446451A (zh) * | 2018-02-27 | 2018-08-24 | 天津大学 | 一种基于elm的低噪声放大器温度特性建模方法 |
CN108829908A (zh) * | 2018-04-11 | 2018-11-16 | 浙江工业大学 | 一种基于深度自编码器网络的电路结构可靠性预测方法 |
CN108829908B (zh) * | 2018-04-11 | 2022-04-08 | 浙江工业大学 | 一种基于深度自编码器网络的电路结构可靠性预测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106547962A (zh) | 基于神经网络参数建模的集成电路互连可靠性分析方法 | |
CN103380424B (zh) | 用于在使用人工神经网络在储层模拟中模拟管道水力学的系统和方法 | |
CN101620644B (zh) | 光学微缩技术节点中的集成电路设计方法 | |
CN104298809B (zh) | 一种基于矩阵指数电磁暂态仿真的非线性建模求解方法 | |
US8893066B2 (en) | Parasitic component library and method for efficient circuit design and simulation using the same | |
US7281223B2 (en) | System and method for modeling an integrated circuit system | |
CN106326606A (zh) | 一种全自动的集成电路互联可靠性三维有限元建模方法 | |
CN110516757A (zh) | 一种变压器故障检测方法及相关装置 | |
CN104376138B (zh) | 集成电路芯片的时序确定方法和装置 | |
CN106897833A (zh) | 一种新能源配电网可靠性的评估方法及装置 | |
US8943450B1 (en) | Model based analog block coverage system | |
US7080340B2 (en) | Interconnect-aware integrated circuit design | |
CN110334450A (zh) | 一种多块结构网格生成中物面投影错误的修复方法 | |
CN107219420A (zh) | 一种换流站短路电流分流系数仿真方法及系统 | |
CN104731987B (zh) | 一种早期版图的寄生电阻电容估算方法 | |
Rochel et al. | Full-chip reliability analysis | |
CN110020402A (zh) | 变异函数套合模型参数估计方法、装置、设备及存储介质 | |
CN108509729A (zh) | 一种对bjt器件的电路辐照后特性的仿真方法及系统 | |
CN111414724B (zh) | 电路仿真优化的方法 | |
US6912473B2 (en) | Method for verifying cross-sections | |
CN1545142B (zh) | 基于多层次等效电路模型的集成电路电源网络瞬态分析求解方法 | |
Director | Manufacturing-based simulation: An overview | |
Sveinsson et al. | Progress in stochastic analysis, modeling, and simulation: SAMS-2003 | |
Feng | Scalable vectorless power grid current integrity verification | |
Stroobandt | Interconnect research influenced |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170111 |