JP2011170820A - 接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラム - Google Patents
接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラム Download PDFInfo
- Publication number
- JP2011170820A JP2011170820A JP2010036682A JP2010036682A JP2011170820A JP 2011170820 A JP2011170820 A JP 2011170820A JP 2010036682 A JP2010036682 A JP 2010036682A JP 2010036682 A JP2010036682 A JP 2010036682A JP 2011170820 A JP2011170820 A JP 2011170820A
- Authority
- JP
- Japan
- Prior art keywords
- model
- joining
- joint
- bonding
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000005304 joining Methods 0.000 claims description 87
- 239000000463 material Substances 0.000 claims description 46
- 238000000605 extraction Methods 0.000 claims description 22
- 238000003860 storage Methods 0.000 claims description 21
- 238000012937 correction Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 abstract description 7
- 238000011960 computer-aided design Methods 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 11
- 230000003247 decreasing effect Effects 0.000 description 9
- 238000012916 structural analysis Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000284 extract Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 101150037009 pin1 gene Proteins 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Architecture (AREA)
- Software Systems (AREA)
Abstract
【解決手段】 回路基板と搭載部品とを構成する部分モデルとそれらの接合の形態を表す接合情報とを含む実装基板モデルと、実装基板モデルから一つのパッドの第1の部分モデルと、そのパッドに接続する搭載部品の電極の第2の部分モデルとを抽出する接合対象部分モデル抽出手段と、接合情報に基づいて第1と第2の部分モデルから接合モデルの底面と上面とに当たる面を第1と第2の接合面として抽出する接合面抽出手段と、第1の接合面と第2の接合面の輪郭線間を結ぶ面を側面として生成し、側面と第1と第2の接合面とで構成する形状を接合モデルとする接合モデル生成手段と、を備えるよう構成する。
【選択図】 図1
Description
ここで、S1、S2は接合モデル230の底面と上面の面積を表し、hは高さを表している。
V2=(S3+√S3×√S4+S4)×h/9・・・・・(3)式
V3=(S4+√S4×√S2+S2)×h/9・・・・・(4)式
ここで、S3は円錐台231−1の上面の面積で、且つ円錐台231−2の底面の面積を表す。また、S4は円錐台231−2の上面の面積で、且つ円錐台231−3の底面の面積を表す。
V=V1+V2+V3・・・・・・(5)式
この体積を接合材体積で設定された値に等しくするため、同図(b)に示される面積S3とS4の値を増減させ、それによりV1〜V3を増減させる(接合モデルの体積Vが設定した接合材体積より小さい場合はS3とS4を増加させ、大きい場合は減少させることになる)。より具体的には、面積S3とS4の半径をそれぞれr3とr4としたとき、r3とr4とを同時に僅かに等量ずつ増加または減少させてS3(S3=πr3^2)とS4(S4=πr4^2)を増減させ、その都度上記の(2)〜(4)式を計算して(5)式で求まる値が接合材体積で設定された値と等しくなったとき(あるいは、(5)式で求まる値と接合材体積で設定された値との差が所定の許容値内となったとき)の半径r3とr4で定まる図形を補正した接合モデルとする。同図(c)は面積S3とS4の値を増加させてS3’とS4’とし、3個の円錐台231−1’〜3’を合わせた体積V’(V’=V1’+V2’+V3’)が接合材体積で設定された値に等しくなったときの接合モデル232の形状を示している。接合モデル232は、補正前の接合モデル230の側面が膨らんだ形状になっている。逆に、面積S3とS4の値を減少させたときは、側面が凹んだ形状となる。
11 パッド
20 BGAタイプの部品
21 電極
30 チップタイプの部品
31 電極
40 QFPタイプの部品
41 リード端子
50、51、52 簡易接合モデル
60、61、62 接合部形状
100 接合モデル生成装置
110 主制御部
120 入出力制御部
121 キーボード(KB)
122 ディスプレイ(DISP)
130 主メモリ
140 接合モデル生成プログラム
141 接合材体積設定部
142 接合対象部分モデル抽出部
143 接合面抽出部
144 接合モデル生成部
145 接合モデル補正部
150 2次元CAD記憶部
160 搭載部品モデル記憶部
170 実装基板モデル記憶部
200 パッドの部分モデル
201 上面(接合面)
210 電極部分モデル
211 底面(接合面)
220 側面
230 接合モデル
231−1〜3 円錐台
231−1’〜3’ 円錐台
300 搭載部品
310 本体部
320、330 電極部
321、331 上面(接合面)
340、350 パッド
341、351 上面(接合面)
360、361 側面
370、371 四角錐台
380、381 接合モデル
400 パッド
410 リード端子
401 上面(接合面)
411 上面(接合面)
Claims (11)
- 回路基板と搭載部品とを構成する要素の3次元の部分モデルと、該回路基板と該搭載部品との接合の形態を表す接合情報とを含む実装基板モデルと、
前記実装基板モデルから一つのパッドの第1の部分モデルと、該パッドに接続する搭載部品の電極の第2の部分モデルとを抽出する接合対象部分モデル抽出手段と、
前記接合情報に基づいて、前記第1と第2の部分モデルから接合モデルの底面と上面とに当たる面を第1の接合面と第2の接合面として抽出する接合面抽出手段と、
前記第1の接合面と前記第2の接合面の輪郭線間を結ぶ面を側面として生成し、該側面と該第1の接合面と該第2の接合面とで構成する形状を接合モデルとする接合モデル生成手段と
を備えることを特徴とする接合モデル生成装置。 - 前記接合情報は、前記第1の部分モデルの上面が前記第2の部分モデルの底面のみに接合材によって接合される第1の接合タイプを含む情報であり、
前記接合面抽出手段は、前記接合情報が第1の接合タイプである場合は前記第1の部分モデルの上面を第1の接合面とし前記第2の部分モデルの底面を第2の接合面とする
ことを特徴とする請求項1記載の接合モデル生成装置。 - 前記接合情報は、前記第1の部分モデルの上面が前記第2の部分モデルの底面と該底面以外の面とに接合材によって接合される第2の接合タイプを含む示す情報であり、
前記接合面抽出手段は、前記接合情報が第2の接合タイプである場合は前記第1の部分モデルの上面を第1の接合面とし前記第2の部分モデルの上面を第2の接合面とし、
前記モデル生成手段は、前記接合情報が第2の接合タイプである場合に前記第1の接合面と前記第2の接合面の輪郭線間を結ぶ面を側面として生成し、該側面と該第1の接合面と該第2の接合面とで構成する形状から前記電極の搭載部品の部分モデルをブーリアン演算により差し引いた形状を接合モデルとする
ことを特徴とする請求項1記載の接合モデル生成装置。 - 前記実装基板モデルは、前記パッドまたは前記電極のいずれかの部分モデルが接合材の体積情報を備え、
接合モデル生成手段は、生成した前記接合モデルの体積を前記接合材の体積情報と一致させるように該接合モデルを形状補正する接合モデル補正手段を備える
ことを特徴とする請求項1乃至請求項3記載の接合モデル生成装置。 - 前記実装基板モデルは、実装設計された2次元CAD情報から生成され、
前記接合材の体積情報は、前記2次元CAD情報に含まれるパッドの面積と該パッド上に形成さる接合材の厚さの情報を基に作成される
ことを特徴とする請求項4に記載の接合モデル生成装置。 - 回路基板と搭載部品とを構成する要素の3次元の部分モデルと、該回路基板と該搭載部品との接合の形態を表す接合情報とを含む実装基板モデルを実装基板モデル記憶部に記憶する基板モデル記憶手順と、
前記実装基板モデルから一つのパッドの第1の部分モデルと、該パッドに接続する搭載部品の電極の第2の部分モデルとを抽出する接合対象部分モデル抽出手順と、
前記接合情報に基づいて、前記第1と第2の部分モデルから接合モデルの底面と上面とに当たる面を第1の接合面と第2の接合面として抽出する接合面抽出手順と、
前記第1の接合面と前記第2の接合面の輪郭線間を結ぶ面を側面として生成し、該側面と該第1の接合面と該第2の接合面とで構成する形状を接合モデルとする接合モデル生成手順と
を備えることを特徴とする接合モデル生成方法。 - 前記接合情報は、前記第1の部分モデルの上面が前記第2の部分モデルの底面のみに接合材によって接合される第1の接合タイプと、前記第1の部分モデルの上面が前記第2の部分モデルの底面と該底面以外の面とに接合材によって接合される第2の接合タイプとのいずれかを示す情報であり、
前記接合面抽出手段は、前記接合情報が第1の接合タイプである場合は前記第1の部分モデルの上面を第1の接合面とし前記第2の部分モデルの底面を第2の接合面とする
ことを特徴とする請求項6記載の接合モデル生成方法。 - 前記接合情報は、前記第1の部分モデルの上面が前記第2の部分モデルの底面のみに接合材によって接合される第1の接合タイプと、前記第1の部分モデルの上面が前記第2の部分モデルの底面と該底面以外の面とに接合材によって接合される第2の接合タイプとのいずれかを示す情報であり、
前記接合面抽出手順は、前記接合情報が第2の接合タイプである場合は前記第1の部分モデルの上面を第1の接合面とし前記第2の部分モデルの上面を第2の接合面とし、
前記モデル生成手順は、前記接合情報が第2の接合タイプである場合に前記第1の接合面と前記第2の接合面の輪郭線間を結ぶ面を側面として生成し、該側面と該第1の接合面と該第2の接合面とで構成する形状から前記電極の搭載部品の部分モデルをブーリアン演算により差し引いた形状を接合モデルとする
ことを特徴とする請求項6記載の接合モデル生成方法。 - 実装基板モデル記憶部、接合対象部分モデル抽出部、接合面抽出部、接合モデル生成部を有するコンピュータに、
回路基板と搭載部品とを構成する要素の3次元の部分モデルと、該回路基板と該搭載部品との接合の形態を表す接合情報とを含む実装基板モデルを前記実装基板モデル記憶部に記憶し、
前記実装基板モデル記憶部に記憶した実装基板モデルから一つのパッドの第1の部分モデルと、該パッドに接続する搭載部品の電極の第2の部分モデルとを前記接合対象部分モデル抽出部に抽出させ、
前記接合情報に基づいて、前記第1と第2の部分モデルから接合モデルの底面と上面とに当たる面を第1の接合面と第2の接合面として前記接合面抽出部に抽出させ、
前記第1の接合面と前記第2の接合面の輪郭線間を結ぶ面を側面として生成し、該側面と該第1の接合面と該第2の接合面とで構成する形状を接合モデルとして前記接合モデル生成部に生成させる
ことを実行させるための接合モデル生成プログラム。 - 前記接合情報は、前記第1の部分モデルの上面が前記第2の部分モデルの底面のみに接合材によって接合される第1の接合タイプと、前記第1の部分モデルの上面が前記第2の部分モデルの底面と該底面以外の面とに接合材によって接合される第2の接合タイプとのいずれかを示す情報であり、
前記接合面抽出部は、前記接合情報が第1の接合タイプである場合は前記第1の部分モデルの上面を第1の接合面とし前記第2の部分モデルの底面を第2の接合面として抽出する
ことを特徴とする請求項9に記載の接合モデル生成プログラム。 - 前記接合情報は、前記第1の部分モデルの上面が前記第2の部分モデルの底面のみに接合材によって接合される第1の接合タイプと、前記第1の部分モデルの上面が前記第2の部分モデルの底面と該底面以外の面とに接合材によって接合される第2の接合タイプとのいずれかを示す情報であり、
前記接合面抽出部は、前記接合情報が第2の接合タイプである場合は前記第1の部分モデルの上面を第1の接合面とし前記第2の部分モデルの上面を第2の接合面として抽出、
前記モデル生成部は、前記接合情報が第2の接合タイプである場合に前記第1の接合面と前記第2の接合面の輪郭線間を結ぶ面を側面として生成し、該側面と該第1の接合面と該第2の接合面とで構成する形状から前記電極の搭載部品の部分モデルをブーリアン演算により差し引いた形状を接合モデルとして生成する
ことを特徴とする請求項9に記載の接合モデル生成プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010036682A JP5381796B2 (ja) | 2010-02-22 | 2010-02-22 | 接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラム |
US13/024,307 US8744810B2 (en) | 2010-02-22 | 2011-02-09 | Bonding model generation apparatus and bonding model generation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010036682A JP5381796B2 (ja) | 2010-02-22 | 2010-02-22 | 接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011170820A true JP2011170820A (ja) | 2011-09-01 |
JP5381796B2 JP5381796B2 (ja) | 2014-01-08 |
Family
ID=44477233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010036682A Expired - Fee Related JP5381796B2 (ja) | 2010-02-22 | 2010-02-22 | 接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8744810B2 (ja) |
JP (1) | JP5381796B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015026309A (ja) * | 2013-07-29 | 2015-02-05 | 株式会社デンソー | 回路基板モデル生成装置 |
JP2022033586A (ja) * | 2020-08-17 | 2022-03-02 | 株式会社東芝 | シミュレーションデータ、モデルデータ提供装置、及び、モデルデータ提供方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6127674B2 (ja) * | 2013-04-12 | 2017-05-17 | 富士通株式会社 | 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム |
US10296693B2 (en) * | 2014-12-11 | 2019-05-21 | Mentor Graphics Corporation | Three-dimensional composite solid component modeling |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09130029A (ja) * | 1995-11-01 | 1997-05-16 | Ricoh Co Ltd | ハンダバンプ部解析方法 |
JPH11175764A (ja) * | 1997-12-09 | 1999-07-02 | Fujitsu Ltd | 有限要素法3次元モデル作成方法及び装置並びに記憶媒体 |
JP2003270060A (ja) * | 2002-03-14 | 2003-09-25 | Nec Corp | 応力ひずみ解析システム及びそれに用いる応力ひずみ解析方法並びにそのプログラム |
WO2006100741A1 (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Limited | 電子パッケージ評価装置,電子パッケージ最適化装置及び電子パッケージ評価プログラムを記録したコンピュータ読取可能な記録媒体 |
JP2007193541A (ja) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 部品実装基板用解析方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3829972B2 (ja) * | 2000-03-06 | 2006-10-04 | サイテック株式会社 | 3次元cadシステム |
US7203634B2 (en) * | 2000-10-30 | 2007-04-10 | Translation Technologies, Inc. | Computational geometry system, interrupt interface, and method |
JP3995926B2 (ja) * | 2001-09-18 | 2007-10-24 | 株式会社富士通長野システムエンジニアリング | 構造解析プログラム、構造解析方法、構造解析装置および半導体集積回路の製造方法 |
US8319792B2 (en) * | 2006-12-07 | 2012-11-27 | Autodesk, Inc. | Virtual components for CAD models |
JP2009003529A (ja) | 2007-06-19 | 2009-01-08 | Sharp Corp | モデル生成装置、モデル生成方法およびモデル生成プログラム |
US7917243B2 (en) * | 2008-01-08 | 2011-03-29 | Stratasys, Inc. | Method for building three-dimensional objects containing embedded inserts |
-
2010
- 2010-02-22 JP JP2010036682A patent/JP5381796B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-09 US US13/024,307 patent/US8744810B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09130029A (ja) * | 1995-11-01 | 1997-05-16 | Ricoh Co Ltd | ハンダバンプ部解析方法 |
JPH11175764A (ja) * | 1997-12-09 | 1999-07-02 | Fujitsu Ltd | 有限要素法3次元モデル作成方法及び装置並びに記憶媒体 |
JP2003270060A (ja) * | 2002-03-14 | 2003-09-25 | Nec Corp | 応力ひずみ解析システム及びそれに用いる応力ひずみ解析方法並びにそのプログラム |
WO2006100741A1 (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Limited | 電子パッケージ評価装置,電子パッケージ最適化装置及び電子パッケージ評価プログラムを記録したコンピュータ読取可能な記録媒体 |
JP2007193541A (ja) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 部品実装基板用解析方法 |
Non-Patent Citations (2)
Title |
---|
CSNH199700054001; 別所聖文、外1名: 'CAEによるはんだ接合部の信頼性解析' OMRON TECHNICS 第37巻、第1号, 19970325, pp.20〜24, オムロン株式会社 * |
JPN6013033316; 別所聖文、外1名: 'CAEによるはんだ接合部の信頼性解析' OMRON TECHNICS 第37巻、第1号, 19970325, pp.20〜24, オムロン株式会社 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015026309A (ja) * | 2013-07-29 | 2015-02-05 | 株式会社デンソー | 回路基板モデル生成装置 |
JP2022033586A (ja) * | 2020-08-17 | 2022-03-02 | 株式会社東芝 | シミュレーションデータ、モデルデータ提供装置、及び、モデルデータ提供方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5381796B2 (ja) | 2014-01-08 |
US8744810B2 (en) | 2014-06-03 |
US20110208485A1 (en) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109241681B (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
JP5381796B2 (ja) | 接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラム | |
JP5932698B2 (ja) | Pcb検査装置の作業データ生成及び検査方法 | |
JP4389224B2 (ja) | 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ | |
US20140125375A1 (en) | Board inspection apparatus system and board inspection method | |
TWI308283B (en) | Design method for automatic layout with a netlist created from a terminal line in macro, computer readable medium recording thereon instructions for executing the same, and computer readable medium recording thereon instructions for estimating signal del | |
CN104200024A (zh) | 一种服务器pcb封装坐标定位方法 | |
US7873932B2 (en) | Method for analyzing component mounting board | |
WO2000052606A1 (fr) | Appareil de conception de cartes imprimees | |
JP7248651B2 (ja) | 抵抗器の熱解析装置、並びに、熱解析プログラム及びモデル生成プログラム | |
JP2006313800A (ja) | 半導体装置における実装構造の接続信頼性の予測方法およびその半導体装置 | |
JP2003233637A (ja) | 半導体集積回路の電源電圧ドロップ・シミュレーション方法及び装置 | |
TWI661394B (zh) | 焊點影像辨識方法 | |
JP4245134B2 (ja) | 実装工程シミュレーション装置および実装工程シミュレーション方法 | |
JP4204530B2 (ja) | 部品実装基板用解析方法 | |
JP5156252B2 (ja) | レイアウト自動簡略化装置 | |
JP4204594B2 (ja) | 部品実装基板用解析方法 | |
JP2005050137A (ja) | 自動メッシュ生成装置、自動メッシュ生成方法及びプログラム | |
KR102718637B1 (ko) | 시스템 패키징 기술을 기반으로 한 공정 설계 방법, 시스템, 매체 및 장치 | |
Garami et al. | Investigating the mechanical effect of the solder joint thickness with simulation | |
JP5042137B2 (ja) | 破断判定装置 | |
JP5934171B2 (ja) | インターボーザの厚さ決定方法、コンピュータプログラム、インターボーザおよびチップ実装構造体 | |
CN112446158A (zh) | 摄像模组的软硬结合板热分析方法、装置及介质 | |
JP2008258215A (ja) | 実形状検証装置 | |
JP2005339463A (ja) | 半導体装置の設計システム及びコスト評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5381796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |