JP5156252B2

JP5156252B2 - レイアウト自動簡略化装置

Info

Publication number: JP5156252B2
Application number: JP2007095812A
Authority: JP
Inventors: 肇友景; 英路川瀬
Original assignee: KEIREX TECHNOLOGY INC.; Fukuoka Industry Science and Technology Foundation
Current assignee: KEIREX TECHNOLOGY INC.; Fukuoka Industry Science and Technology Foundation
Priority date: 2007-03-31
Filing date: 2007-03-31
Publication date: 2013-03-06
Anticipated expiration: 2027-03-31
Also published as: JP2008257302A

Description

この発明は、半導体チップがボンディングワイヤによって配線基板に実装された半導体装置の特性を検証するレイアウト自動簡略化装置に関し、特に、半導体装置の電気的な特性を解析する電気シミュレーションとそれ以外のシミュレーションとでパッケージレイアウトの簡略化の処理を異ならせ、それぞれの簡略化の処理を行なったうえでシミュレーションを実行するレイアウト自動簡略化装置に関する。

従来の半導体装置の製造システムにおいては、実装工程の手前に半導体基板の評価を事前に行なう評価工程を設けるとともに、この評価工程で得られた事前評価データおよび当該半導体基板に係る設計データを入力するとともに、実装工程における現在の実装条件に基づき、実装時の半導体基板に生じる内部応力などのダメージをシミュレーションにて解析する解析工程を設け、且つこの解析工程で得られた内部ダメージが発生するのを抑制し得るように実装工程での実装条件を変更するようにしたものである（例えば、特許文献１参照）。

この従来の半導体装置の製造システムは、シミュレーションを行なうにあたり、設計データをそのまま適用すると、情報量が多く、シミュレータによる処理に多大な時間を要するため、設計情報を簡略化するのが一般的である。

特に、３次元形状で表された半導体装置を対象としてシミュレーションを実行する場合には、設計情報である３次元形状をシミュレータが実行できるような図形に簡略化して、シミュレータに対して新たなデータとして入力したうえで、シミュレータを実行する必要がある。また、この簡略化は、シミュレーションを実施する者のノウハウや勘に頼るものであり、手計算により決定するものである。
特開２００７−１３０１６号公報

以上のように、３次元形状で表された半導体装置を対象としてシミュレーションを実行するためには、設計情報とシミュレーション用のデータとを別管理する必要があると共に、再入力の手間がかかるという問題点があった。また、シミュレーションが上手く動作するまでの簡略化は、試行錯誤による入力が必要であると共に、同一の半導体装置に対して、シミュレーション実施者が異なれば、必ずしも同様な特性データが得られるとは限らないという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、作業者のノウハウや勘に頼ることなく、新たなシミュレーション用のデータを自動的に作成することができ、シミュレーションの効率を向上することができるレイアウト自動簡略化装置を提供するものである。

また、この発明に係るレイアウト自動簡略化装置においては、入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、前記シミュレーション種別選択手段の選択情報に基づき、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、を備え、前記自動簡略化処理手段が、前記ネット図形手段が取得した前記ネットによる図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記ネット図形手段が取得した前記ネットによる図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記ネット図形手段が取得した前記ネットによる図形のうちボンディングワイヤに対応する部分を抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部を屈曲部として複数の直方体を連結し一体とした形状である複合体に変換する第１のワイヤ変換手段、及び前記ネット図形手段が取得した前記ネットによる図形のうち配線パターンのコーナーに対応する部分を抽出し前記変換図形情報に基づき屈曲形状に変換する配線コーナー変換手段である。

この発明に係るレイアウト自動簡略化装置においては、入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、前記シミュレーション種別選択手段の選択情報に基づき、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、備え、前記自動簡略化処理手段が、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうち配線パターンに対応する部分を前記配線基板の各層におけるグリッド毎に抽出し前記変換図形情報に基づき各グリッド内の配線パターンを各グリッド内の配線パターンの総面積と同一面積となる正方形に変換する配線パターン変換手段、及び前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうち前記半導体チップの上面における同一辺側から発生する複数の前記ボンディングワイヤを抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部毎に複数の直線部を１つの矩形状体として変換する第２のワイヤ変換手段である。

また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、前記ビアに対応する部分の変換図形が、変換前のビアの底面に外接若しくは内接する正方形を底面として変換前のビアの高さと変換後のビアの高さとが一致する直方体、又は変換前のビアの底面の中心と変換後のビアの底面の中心とが一致し、変換前のビアの高さと変換後のビアの高さとが一致し、変換前のビアの体積と変換後のビアの体積とが一致する直方体である。

また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、前記ボールに対応する部分の変換図形が、変換前のボールに外接若しくは内接する立方体、又は変換前のボールの中心と変換後のボールの中心とが一致し、変換前のボールの体積と変換後のボールの体積とが一致する立方体である。

また、この発明に係るレイアウト自動簡略化装置においては、入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、前記シミュレーション種別選択手段の選択情報に基づき、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、を備え、前記自動簡略化処理手段が、前記ネット図形手段が取得した前記ネットによる図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記ネット図形手段が取得した前記ネットによる図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記ネット図形手段が取得した前記ネットによる図形のうちボンディングワイヤに対応する部分を抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部を屈曲部として複数の直方体を連結し一体とした形状である複合体に変換する第１のワイヤ変換手段、及び前記ネット図形手段が取得した前記ネットによる図形のうち配線パターンのコーナーに対応する部分を抽出し前記変換図形情報に基づき屈曲形状に変換する配線コーナー変換手段であることにより、設計情報とは別に新たなシミュレーション用のデータを作業者が手作業で作成する必要がなく、自動的に作成することができ、シミュレーションの効率を向上することができる。また、電気シミュレーションとそれ以外のシミュレーションとを判別し、電気シミュレーションに影響がない程度（部分）に、ネット図形を簡略化することができる。特に、ネット図形の一部である曲面（曲線）を平面（直線）に変換することができ、立体物をデータ化するために表面を分解して描く時に用いる多角形（ポリゴン）の個数を大幅に削減することでき、電気シミュレーションに対する処理を高速化することができる。

また、この発明に係るレイアウト自動簡略化装置においては、入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、前記シミュレーション種別選択手段の選択情報に基づき、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、備え、前記自動簡略化処理手段が、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうち配線パターンに対応する部分を前記配線基板の各層におけるグリッド毎に抽出し前記変換図形情報に基づき各グリッド内の配線パターンを各グリッド内の配線パターンの総面積と同一面積となる正方形に変換する配線パターン変換手段、及び前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうち前記半導体チップの上面における同一辺側から発生する複数の前記ボンディングワイヤを抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部毎に複数の直線部を１つの矩形状体として変換する第２のワイヤ変換手段であることにより、設計情報とは別に新たなシミュレーション用のデータを作業者が手作業で作成する必要がなく、自動的に作成することができ、シミュレーションの効率を向上することができる。また、電気シミュレーションとそれ以外のシミュレーションとを判別し、電気シミュレーション以外のシミュレーションに影響がない程度（部分）に、レイヤ図形及びボンディングワイヤを簡略化することができる。特に、レイヤ図形の一部である曲面（曲線）を平面（直線）に変換することができ、立体物をデータ化するために表面を分解して描く時に用いる多角形（ポリゴン）の個数を大幅に削減することでき、電気シミュレーション以外のシミュレーションに対する処理を高速化することができる。

また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、前記ビアに対応する部分の変換図形が、変換前のビアの底面に外接若しくは内接する正方形を底面として変換前のビアの高さと変換後のビアの高さとが一致する直方体、又は変換前のビアの底面の中心と変換後のビアの底面の中心とが一致し、変換前のビアの高さと変換後のビアの高さとが一致し、変換前のビアの体積と変換後のビアの体積とが一致する直方体であることにより、簡略化するビアの変換図形を特定している。

また、この発明に係るレイアウト自動簡略化装置においては、必要に応じて、前記ボールに対応する部分の変換図形が、変換前のボールに外接若しくは内接する立方体、又は変換前のボールの中心と変換後のボールの中心とが一致し、変換前のボールの体積と変換後のボールの体積とが一致する立方体であることにより、簡略化するボールの変換図形を特定している。

（本発明の第１の実施形態）
図１はこの発明を実施するための第１の実施形態におけるレイアウト自動簡略化装置の構成を示す図、図２は図１に示す変換図形情報記憶手段に格納された各シミュレーションに共通する変換図形情報の一例を説明するための説明図であり、（ａ）はビアの変換図形を示す説明図、（ｂ）はボールの変換図形を示す説明図、図３は図１に示す変換図形情報記憶手段に格納された電気シミュレーションにおける変換図形情報の一例を説明するための説明図であり、（ａ）は配線パターンのコーナーの変換図形を示す説明図、（ｂ）はボンディングワイヤの変換図形を示す説明図、図４は図１に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおける配線パターンの変換図形の一例を説明するための説明図、図５は図１に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおけるボンディングワイヤの変換図形の一例を説明するための説明図、図６は図１に示す第２のワイヤ変換手段に用いる簡略化アルゴリズムを示すフローチャート、図７は図６に示す第２のワイヤ変換手段に用いる簡略化アルゴリズムの続きを示すフローチャートである。

レイアウト情報記憶手段１は、シミュレーションを実施する対象である半導体装置１００における各構成要素のレイアウト情報を格納している。具体的には、既に配線設計がなされている、配線基板１０１の形状情報及び層数情報、配線禁止領域情報、配線基板１０１の上面１０１ａに配設された各半導体チップ１０２の配置情報及び形状情報、各半導体チップ１０２上の端子１０２ａ及びボンド・フィンガー１０３ａ（半導体チップ１０２からのボンディングワイヤ１０３の接続先）の配置情報及び端子属性情報、ボンディングワイヤ１０３の配置情報、形状情報及び形状パラメータ、配線基板１０１の下面に配設された外部端子であるボール１０４の配置情報、形状情報及び端子属性情報、配線基板１０１に配設されたビア１０５の配置情報及び形状情報、並びに、配線基板１０１の各配線基板層上に配設された配線パターン１０６の配線情報などを記憶したものである。

ここで、配線基板１０１の形状情報とは、配線基板１０１がどのような形状を有しているかを示す情報である。例えば、長方形の基板であれば、縦及び横の寸法のことである。また、配線基板１０１の層数情報とは、配線基板１０１が何層で形成されているかを示す情報である。また、配線禁止領域情報とは、各配線基板層上で配線パターン１０６を配置できない禁止領域に関する情報である。

また、半導体チップ１０２の配置情報とは、各半導体チップ１０２の配置座標に関する情報である。具体的には、半導体チップ１０２の位置を代表する点（例えば、半導体チップ１０２の下部の頂点のうちの一つ。）の座標情報などである。また、半導体チップ１０２の形状情報とは、各半導体チップ１０２の形状に関する情報である。具体的には、直方体の半導体チップ１０２の場合に、縦、横及び高さの情報である。さらに、半導体チップ１０２のボンド・フィンガー１０３ａの配置情報とは、半導体チップ１０２の代表する点に対しての相対座標を示す。

また、半導体チップ１０２の端子１０２ａ（及び配線基板１０１のボール１０４）の端子属性情報とは、半導体チップ１０２（及び配線基板１０１）に設けられている端子１０２ａ（及びボール１０４）と、それぞれの入出力がどの端子１０２ａ（及びボール１０４）で行われているかを示す情報である。

また、配線基板１０１の形状情報及び層数情報、配線基板１０１の上面１０１ａに配設された各半導体チップ１０２の配置情報及び形状情報、各半導体チップ１０２の端子１０２ａ及びボンド・フィンガー１０３ａの配置情報及び端子属性情報、ボンディングワイヤ１０３の配置情報、形状情報及び形状パラメータ、ビア１０５の配置情報及び形状情報、配線基板１０１の下面に配設されたボール１０４の配置情報、形状情報及び端子属性情報、配線基板１０１の各配線基板層上に配設された配線パターン１０６の配線情報、並びに、配線禁止領域情報などは、配置設計ＣＡＤ装置２０によって生成される。

シミュレーション種別選択手段２は、マウスやキーボードなどの入力装置３０によって入力する入力情報に基づき、シミュレーション対象である半導体装置１００に対して検証するシミュレーションの種別を選択する。なお、シミュレーションの種類としては、パッケージの電気特性や入力信号の遅延時間などの電気的な特性を解析する電気シミュレーション、チップジャンクション温度の抽出やパッケージの熱特性や配線基板の熱分布など熱的な特性を解析する熱シミュレーション、配線基板１０１に対する応力値、反り量、変形形状及び応力箇所などの機械的な特性を解析する応力シミュレーション、半導体チップ１０２や半田付け部品を配線基板１０１上で封止する際に封止材の振る舞いなどの流体を解析する流体シミュレーションなどがある。

この第１の実施形態においては、電気シミュレーションとそれ以外のシミュレーションとに分類し、電気シミュレーションを選択した場合にはネット図形取得手段３ａに選択情報を出力する。また、電気シミュレーション以外のシミュレーションを選択した場合にはレイヤ図形取得手段３ｂに選択情報を出力する。このように、電気シミュレーションとそれ以外のシミュレーションとに分類するのは、電気シミュレーションは、端子間の結線情報を保持したうえで、シミュレーションを実施する必要があり、他のシミュレーションと比較して、配線パターン１０６及びボンディングワイヤ１０３に対する後述する大幅な簡略化ができないためである。

ネット図形取得手段３ａは、シミュレーション種別選択手段２の選択情報（電気シミュレーションを実施する場合）に基づき、半導体チップ１０２の端子１０２ａ、図示しない電子部品の端子又は外部端子であるボール１０４間を結線した接続情報（以下、ネットと称す）の実態としてのネットによる図形（以下、ネット図形と称す）を、レイアウト情報記憶手段１に格納されたレイアウト情報から取得する。また、ネット図形情報は、後述する自動簡略化処理手段５のうち、ビア変換手段５ａ、ボール変換手段５ｂ、配線コーナー変換手段５ｃ及び第１のワイヤ変換手段５ｄにそれぞれ出力する。

レイヤ図形取得手段３ｂは、シミュレーション種別選択手段２の選択情報（電気シミュレーション以外のシミュレーションを実施する場合）に基づき、ネットによる図形のうち配線基板１０１の各層に対応する図形（以下、レイヤ図形）をレイアウト情報から層毎にそれぞれ取得する。また、また、レイヤ図形情報は、後述する自動簡略化処理手段５のうち、ビア変換手段５ａ、ボール変換手段５ｂ、配線パターン変換手段５ｅ及び第２のワイヤ変換手段５ｆにそれぞれ出力する。

変換図形情報記憶手段４は、ネット図形又はレイヤ図形を簡略化するための変換図形情報が記憶されている。この変換図形情報としては、配線基板１０１に配設された略円柱形のビア１０５を、直方体のビア１１５に変換するものであり、例えば、図２（ａ）に示すように、変換前のビア１０５の底面に外接する正方形を底面として、変換前のビア１０５の高さと変換後のビア１１５の高さとが一致する直方体のビア１１５に変換する。なお、この第１の実施形態においては、変換後のビア１１５を、変換前のビア１０５の底面に外接する正方形として、変換前のビア１０５の高さと変換後のビア１１５の高さとが一致する直方体のビア１１５に変換しているが、変換前のビア１０５の底面に内接する正方形を底面として、変換前のビア１０５の高さと変換後のビア１１５の高さとが一致する直方体のビア１１５に変換してもよいし、変換前のビア１０５の底面の中心と変換後のビア１１５の底面の中心とが一致し、変換前のビア１０５の高さと変換後のビア１１５の高さとが一致し、変換前のビア１０５の体積と変換後のビア１１５の体積とが一致する直方体のビア１１５に変換してもよい。

また、他の変換図形情報としては、配線基板１０１の下面に配設された略球形のボール１０４を、立方体のボール１１４に変換するものであり、例えば、図２（ｂ）に示すように、変換前のボール１０４に外接する立方体のボール１１４に変換する。なお、この第１の実施形態においては、変換後のボール１１４を、変換前のボール１０４に外接する立方体のボール１１４としているが、変換前のボール１０４に内接する立方体のボール１１４に変換してもよいし、変換前のボール１０４の中心と変換後のボール１１４の中心とが一致し、変換前のボール１０４の体積と変換後のボール１１４の体積とが一致する立方体のボール１１４に変換してもよい。

また、他の変換図形情報としては、電気シミュレーションを実施する場合に、配線基板１０１の各層に配設された配線パターン１０６のうちの湾曲した形状（以下、湾曲形状と称す）のコーナー１０６ａを屈曲した形状（以下、屈曲形状と称す）のコーナー１１６ａに変換するものであり、例えば、図３（ａ）に示すように、コーナー１０６ａを介して一連に配設する略矩形の直線パターン１０６ｂの縁部１０６ｃを交差するまでそれぞれ延在させ包囲された領域である、屈曲形状のコーナー１１６ａに変換する。

また、他の変換図形情報としては、電気シミュレーションを実施する場合に、半導体チップ１０２の端子１０２ａと配線基板１０１上のボンド・フィンガー１０３ａとを結んだ、湾曲部１０３ｂを有する略円柱形のボンディングワイヤ１０３を、ボンディングワイヤ１０３の湾曲部１０３ｂを屈曲部１１３ｄとして複数の直方体を連結し一体とした形状である複合体のボンディングワイヤ１１３に変換するものである。例えば、図３（ｂ）に示すように、変換前のボンディングワイヤ１０３における湾曲部１０３ｂを介して一連に配設する一対の直線部１０３ｃを、それぞれの直線部１０３ｃの底面に外接する正方形を底面とし、それぞれの直線部１０３ｃの長さと一致させた一対の直方体として、この一対の直方体の側面１１３ｅを同一平面上に配置したうえで、それぞれの直方体の側面１１３ｅを対応する直方体の側面１１３ｅと交差するまでそれぞれ延在させ包囲された領域である多角柱の屈曲部１１３ｄとして複数の直方体を連結し一体とした複合体のボンディングワイヤ１１３に変換する。なお、この第１の実施形態においては、変換後のボンディングワイヤ１１３である複合体の一部の直線部１１３ｃを、変換前のボンディングワイヤ１０３における直線部１０３ｃの底面に外接する正方形として、変換前の直線部１０３ｃの長さと変換後の直線部１１３ｃの長さとを一致させた長方体に変換しているが、変換前のボンディングワイヤ１０３における直線部１０３ｃの底面に内接する正方形を底面として、変換前の直線部１０３ｃの長さと変換後の直線部１１３ｃの長さとを一致させた長方体に変換してもよいし、変換後のボンディングワイヤ１１３を、変換前のボンディングワイヤ１０３の中心線と変換後のボンディングワイヤ１１３の中心線が一致し、変換前のボンディングワイヤ１０３の全長と変換後のボンディングワイヤ１１３の全長とが一致し、変換前のボンディングワイヤ１０３の体積と変換後のボンディングワイヤ１１３との体積が一致する屈曲した直方体である複合体に変換してもよい。

さらに、他の変換図形情報としては、電気シミュレーション以外のシミュレーションを実施する場合には、配線基板１０１の各層における各グリッド内の配線パターン１０６の総面積と同一面積となる正方形の配線パターン１１６となるように、各グリッド内の配線パターン１０６を変換する。例えば、図４に示すように、各グリッド内の配線パターン１０６を、対応するグリッドの中心と正方形の中心とが一致し、グリッド線と正方形の辺がそれぞれ平行となるように、対応するグリッド内の位置に配設する正方形の配線パターン１１６に変換する。なお、図４においては、グリッド毎に配線パターン１０６の総面積が異なるために、変換後の正方形の配線パターン１１６は、グリッド毎に正方形の面積（大きさ）に差異が生じている。

また、他の変換図形情報としては、電気シミュレーション以外のシミュレーションを実施する場合には、半導体チップ１０２の上面における同一辺側から発生する複数のボンディングワイヤ１０３を、ボンディングワイヤ１０３の湾曲部１０３ｂ毎に複数の直線部１０３ｃを１つの矩形状体として、複数の矩形状体からなるボンディングワイヤ１１３に変換する。例えば、図５に示すように、半導体チップ１０２の上面における同一辺側にある５つの端子１０２ａから第１番目の湾曲部１０３ｂまでを１つの矩形状体とし、第１番目の湾曲部１０３ｂからボンド・フィンガー１０３ａまでを１つの矩形状体として、２つの矩形状体のボンディングワイヤ１１３に変換する。

自動簡略化処理手段５は、電気シミュレーションのために配線パターン１０６のコーナー１０６ａを簡略化する処理手段である配線コーナー変換手段５ｃ及びボンディングワイヤ１０３を簡略化する処理手段である第１のワイヤ変換手段５ｄ、電気シミュレーション以外のシミュレーションのために配線パターン１０６を簡略化する処理手段である配線パターン変換手段５ｅ及びボンディングワイヤ１０３を簡略化する処理手段である第２のワイヤ変換手段５ｆ、並びに各シミュレーションのためにビア１０５を簡略化する処理手段であるビア変換手段５ａ及びボール１０４を簡略化する処理手段であるボール変換手段５ｂからなり、ネット図形取得手段３ａ及びレイヤ図形取得手段３ｂで得られたネット図形情報及びレイヤ図形情報、並びに変換図形情報記憶手段４に格納された変換図形情報をもとに、ビア１０５、ボール１０４、コーナー１０６ａ、配線パターン１０６及びボンディングワイヤ１０３をそれぞれ簡略化する。

ビア変換手段５ａは、ネット図形取得手段３ａからのネット図形情報又はレイヤ図形取得手段３ｂからのレイヤ図形情報から、取得した図形のうちビア１０５に対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、円柱形のビア１０５を直方体のビア１１５に変換する。

ボール変換手段５ｂは、ネット図形取得手段３ａからのネット図形情報又はレイヤ図形取得手段３ｂからのレイヤ図形情報から、取得した図形のうちボール１０４に対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、球形のボール１０４を立方体のボール１１４に変換する。

配線コーナー変換手段５ｃは、ネット図形取得手段３ａからのネット図形情報から、取得した図形のうち配線パターン１０６のコーナー１０６ａに対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、湾曲形状のコーナー１０６ａを屈曲形状のコーナー１１６ａに変換する。

第１のワイヤ変換手段５ｄは、ネット図形取得手段３ａからのネット図形情報から、取得した図形のうちボンディングワイヤ１０３に対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、ボンディングワイヤ１０３の湾曲部１０３ｂを屈曲部１１３ｄとして複数の直方体を連結し一体とした形状である複合体のボンディングワイヤ１１３に変換する。

配線パターン変換手段５ｅは、レイヤ図形取得手段３ｂからのレイヤ図形情報から、取得した図形のうち配線パターン１０６に対応する部分を配線基板１０１の各層におけるグリッド毎に抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、各グリッド内の配線パターン１０６を、各グリッド内の配線パターン１０６の総面積と同一面積となる正方形の配線パターン１１６に変換する。

第２のワイヤ変換手段５ｆは、レイヤ図形取得手段３ｂからのレイヤ図形情報から、取得した図形のうち半導体チップ１０２の上面における同一辺側から発生する複数のボンディングワイヤ１０３を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、ボンディングワイヤ１０３の湾曲部１０３ｂ毎に複数の直線部１０３ｃを１つの矩形状体として、複数の矩形状体からなるボンディングワイヤ１１３に変換する。

ここで、第２のワイヤ変換手段５ｆによるボンディングワイヤ１０３の簡略化アルゴリズムについて、図５〜図７を用いて説明する。以下、図５において、最上に載置された半導体チップ１０２における上面の長辺に平行な方向をＸ軸とし、最上に載置された半導体チップ１０２における上面の短辺に平行な方向をＹ軸とし、最上に載置された半導体チップ１０２の上面に垂直な方向をＺ軸として、説明する。

まず、半導体チップ１０２の同一辺側から発生している簡略化を行なう複数のボンディングワイヤ１０３における半導体チップ１０２上の端子１０２ａの配列方向がＸ軸に平行か否かを判断する（ステップＳ１）。

ステップＳ１で、配列方向がＸ軸に平行であると判断した場合には、「ｎ＝０」として（ステップＳ２）、半導体チップ１０２の同一辺に位置する端子１０２ａ群から、第ｎ番目の湾曲部１０３ｂ群及び第ｎ＋１番目の湾曲部１０３ｂ群間に位置する複数のボンディングワイヤ１０３を１つの矩形とする（ステップＳ３）。なお、ｎは自然数であり、以下の説明では、ボンディングワイヤ１０３のうち半導体チップ１０２の端子１０２ａから数えて湾曲部１０３ｂ及びボンド・フィンガー１０３ａが第何番目（ただし、ｎ＝０の場合は、半導体チップ１０２の端子１０２ａに該当）に該当するかを表すことにするが、ボンド・フィンガー１０３ａから数えて湾曲部１０３ｂ及び端子１０２ａが第何番目に該当するかを表してもよい。

この場合に、変換する矩形の頂点の座標をそれぞれ（Ｘｎ１，Ｙｎ１，Ｚｎ１），（Ｘｎ２，Ｙｎ２，Ｚｎ２），（Ｘｎ２，Ｙｎ１，Ｚｎ１），（Ｘｎ１，Ｙｎ２，Ｚｎ２）とする。Ｘｎ１は第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）における最小のＸ座標と第ｎ＋１番目の湾曲部１０３ｂ群における最小のＸ座標のうち小さい方のＸ座標とし、Ｙｎ１は第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）におけるＹ座標を平均したＹ座標とし、Ｚｎ１は第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）におけるＺ座標を平均したＺ座標とする。また、Ｘｎ２は第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）における最大のＸ座標と第ｎ＋１番目の湾曲部１０３ｂ群における最大のＸ座標のうち大きい方のＸ座標とし、Ｙｎ２は第ｎ＋１番目の湾曲部１０３ｂ群におけるＹ座標を平均したＹ座標とし、Ｚｎ２は第ｎ＋１番目の湾曲部１０３ｂ群におけるＺ座標を平均したＺ座標とする。

そして、矩形状体に変換するボンディングワイヤ１０３の部分である、半導体チップ１０２の同一辺に位置する端子１０２ａ群から、第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）及び第ｎ＋１番目の湾曲部１０３ｂ群間のボンディングワイヤ１０３の総体積（ボンディングワイヤ１０３の断面積×第ｎ番目の湾曲部１０３ｂ（ｎ＝０の場合は端子１０２ａ群）及び第ｎ＋１番目の湾曲部１０３ｂ間のボンディングワイヤ１０３の長さ×ボンディングワイヤ１０３の本数）を算出すると共に、４つの頂点から矩形の面積を算出する。さらに、算出したボンディングワイヤ１０３の変換部分の総体積を、算出した矩形の面積で除算することで、簡略化する矩形状体の厚さを算出し、第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）及び第ｎ＋１番目の湾曲部１０３ｂ群間のボンディングワイヤ１０３を矩形状体とする（ステップＳ４）。

そして、第ｎ＋１番目がボンド・フィンガー１０３ａに該当するか否かを判断する（ステップＳ５）。ステップＳ５で、第ｎ＋１番目がボンド・フィンガー１０３ａに該当しないと判断した場合には、「ｎ＋１」として（ステップＳ６）、ステップＳ３に戻る。

また、ステップＳ５で、第ｎ＋１番目がボンド・フィンガー１０３ａに該当すると判断した場合には、矩形状体に変換していない配列方向がＸ軸に平行である端子１０２ａ群から発生するボンディングワイヤ１０３が、半導体チップ１０２の対向する辺及び他の半導体チップ１０２に存在するか否かを判断する（ステップＳ７）。

ステップＳ７で、矩形状体に変換していないボンディングワイヤ１０３が半導体チップ１０２の対向する辺及び他の半導体チップ１０２に存在すると判断した場合には、矩形状体に変換していないボンディングワイヤ１０３を対象として（ステップＳ８）、ステップＳ２に戻る。

ステップＳ７で、矩形状体に変換していないボンディングワイヤ１０３が半導体チップ１０２の対向する辺及び他の半導体チップ１０２に存在しないと判断した場合、又は、ステップＳ１で、配列方向がＸ軸に平行でないと判断した場合には、半導体チップ１０２の同一辺側から発生している簡略化を行なう複数のボンディングワイヤ１０３における半導体チップ１０２上の端子１０２ａの配列方向がＹ軸に平行か否かを判断する（ステップＳ９）。

ステップＳ９で、配列方向がＹ軸に平行であると判断した場合には、「ｎ＝０」として（ステップＳ１０）、半導体チップ１０２の同一辺に位置する端子１０２ａ群から、第ｎ番目の湾曲部１０３ｂ群及び第ｎ＋１番目の湾曲部１０３ｂ群間に位置する複数のボンディングワイヤ１０３を１つの矩形とする（ステップＳ１１）。

この場合に、作成する矩形の頂点の座標をそれぞれ（Ｘｎ１，Ｙｎ１，Ｚｎ１），（Ｘｎ２，Ｙｎ２，Ｚｎ２），（Ｘｎ１，Ｙｎ２，Ｚｎ１），（Ｘｎ２，Ｙｎ１，Ｚｎ２）とする。Ｘｎ１は第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）におけるＸ座標を平均したＸ座標とし、Ｙｎ１は第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）における最小のＹ座標と第ｎ＋１番目の湾曲部１０３ｂ群における最小のＹ座標のうち小さい方のＹ座標とし、Ｚｎ１は第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）におけるＺ座標を平均したＺ座標とする。また、Ｘｎ２は第ｎ＋１番目の湾曲部１０３ｂ群におけるＸ座標を平均したＸ座標とし、Ｙｎ２は第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）における最大のＹ座標と第ｎ＋１番目の湾曲部１０３ｂ群における最大のＹ座標のうち大きい方のＹ座標とし、Ｚｎ２は第ｎ＋１番目の湾曲部１０３ｂ群におけるＺ座標を平均したＺ座標とする。

そして、矩形状体に変換するボンディングワイヤ１０３の部分である、半導体チップ１０２の同一辺に位置する端子１０２ａ群から、第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）及び第ｎ＋１番目の湾曲部１０３ｂ群間のボンディングワイヤ１０３の総体積（ボンディングワイヤ１０３の断面積×第ｎ番目の湾曲部１０３ｂ（ｎ＝０の場合は端子１０２ａ群）及び第ｎ＋１番目の湾曲部１０３ｂ間のボンディングワイヤ１０３の長さ×ボンディングワイヤ１０３の本数）を算出すると共に、４つの頂点から矩形の面積を算出する。さらに、算出したボンディングワイヤ１０３の変換部分の総体積を、算出した矩形の面積で除算することで、簡略化する矩形状体の厚さを算出し、第ｎ番目の湾曲部１０３ｂ群（ｎ＝０の場合は端子１０２ａ群）及び第ｎ＋１番目の湾曲部１０３ｂ群間のボンディングワイヤ１０３を矩形状体とする（ステップＳ１２）。

そして、第ｎ＋１番目がボンド・フィンガー１０３ａに該当するか否かを判断する（ステップＳ１３）。ステップＳ１３で、第ｎ＋１番目がボンド・フィンガー１０３ａに該当しないと判断した場合には、「ｎ＋１」として（ステップＳ１４）、ステップＳ１１に戻る。

また、ステップＳ１３で、第ｎ＋１番目がボンド・フィンガー１０３ａに該当すると判断した場合には、矩形状体に変換していない配列方向がＹ軸に平行である端子１０２ａ群から発生するボンディングワイヤ１０３が、半導体チップ１０２の対向する辺及び他の半導体チップ１０２に存在するか否かを判断する（ステップＳ１５）。

ステップＳ１５で、矩形状体に変換していないボンディングワイヤ１０３が半導体チップ１０２の対向する辺及び他の半導体チップ１０２に存在すると判断した場合には、矩形状体に変換していないボンディングワイヤ１０３を対象として（ステップＳ１６）、ステップＳ１０に戻る。

ステップＳ１５で、矩形状体に変換していないボンディングワイヤ１０３が半導体チップ１０２の対向する辺及び他の半導体チップ１０２に存在しないと判断した場合、又は、ステップＳ１で、配列方向がＹ軸に平行でないと判断した場合には、ボンディングワイヤ１０３の簡略化処理を終了する。

なお、この第１の実施形態においては、ステップＳ１で、Ｙ軸より先に、半導体チップ１０２の同一辺側から発生している簡略化を行なう複数のボンディングワイヤ１０３における半導体チップ１０２上の端子１０２ａの配列方向がＸ軸に平行か否かを判断しているが、Ｙ軸に平行か否かを先に判断してもよいし、どちらか一方の軸に平行な配列方向を有する端子１０２ａ群から発生する複数のボンディングワイヤに対してのみ矩形状体に変換するようにしてもよい。

解析用情報記憶手段６は、入力装置３０によって入力する、シミュレーションを実施する半導体装置１００における、半導体チップ１０２内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は配線基板１０１上で半導体チップ１０２をパッケージングするための図示しない封止材の粘性などの解析用情報を格納している。

解析手段７は、ビア変換手段５ａ、ボール変換手段５ｂ、第１のワイヤ変換手段５ｄ及び配線コーナー変換手段５ｃからの図形情報、解析用情報記憶手段６からの解析用情報、並びにレイアウト情報記憶手段１からのレイアウト情報に基づき、電気シミュレーションを実行して、解析結果を表示装置４０に出力する。また、ビア変換手段５ａ、ボール変換手段５ｂ、配線パターン変換手段５ｅ及び第２のワイヤ変換手段５ｆからの図形情報、解析用情報記憶手段６からの解析用情報、並びにレイアウト情報記憶手段１からのレイアウト情報に基づき、電気シミュレーション以外のシミュレーションを実行して、解析結果を表示装置４０に出力する。

つぎに、この発明を実施するための第１の実施形態におけるレイアウト自動簡略化装置１０の自動簡略化処理方法について説明する。なお、この第１の実施形態においては、電気シミュレーション又は熱シミュレーションを実施する場合を例に挙げて説明する。図８はこの発明を実施するための第１の実施形態における自動簡略化処理方法の流れを示すフローチャート、図９は図８に示すフローチャートの続きを示すフローチャートである。

まず、シミュレーション種別選択手段２が、入力装置３０からの入力情報に基づき、シミュレーション対象となる半導体装置１００に対して実施するシミュレーションが電気シミュレーションであるか否かを判断する（ステップＳ１０１）。

ステップＳ１０１で、実施するシミュレーションが電気シミュレーションであると判断した場合には、シミュレーション種別選択手段２はネット図形取得手段３ａに対して選択情報を出力する。そして、ネット図形取得手段３ａは、レイアウト情報記憶手段１からのレイアウト情報に基づき、電気シミュレーションの対象である半導体装置１００にネットが存在するか否かを判断する（ステップＳ１０２）。

ステップＳ１０２で、電気シミュレーションの対象である半導体装置１００にネットが存在すると判断した場合には、ネット図形取得手段３ａは、レイアウト情報からネット図形を取得する（ステップＳ１０３）。

そして、ネット図形取得手段３ａは、取得したネット図形のうちボンディングワイヤ１０３に対応する部分があるか否かを判断する（ステップＳ１０４）。

ステップＳ１０４で、取得したネット図形のうちボンディングワイヤ１０３に対応する部分があると判断した場合には、ネット図形取得手段３ａは、第１のワイヤ変換手段５ｄに対してネット図形情報を出力する。そして、第１のワイヤ変換手段５ｄは、取得したネット図形のうちボンディングワイヤ１０３に対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、抽出したボンディングワイヤ１０３に対応する部分を複合体に変換したうえで、レイアウト情報記憶手段１に登録する（ステップＳ１０５）。そして、ステップ１０２に戻る。

また、ステップＳ１０４で、取得したネット図形のうちボンディングワイヤ１０３に対応する部分がないと判断した場合には、ネット図形取得手段３ａは、取得したネット図形のうちビア１０５に対応する部分があるか否かを判断する（ステップＳ１０６）。

ステップＳ１０６で、取得したネット図形のうちビア１０５に対応する部分があると判断した場合には、ネット図形取得手段３ａは、ビア変換手段５ａに対してネット図形情報を出力する。そして、ビア変換手段５ａは、取得したネット図形のうちビア１０５に対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、抽出したビア１０５に対応する部分を直方体に変換したうえで、レイアウト情報記憶手段１に登録する（ステップＳ１０７）。そして、ステップ１０２に戻る。

また、ステップＳ１０６で、取得したネット図形のうちビア１０５に対応する部分がないと判断した場合には、ネット図形取得手段３ａは、取得したネット図形のうちボール１０４に対応する部分があるか否かを判断する（ステップＳ１０８）。

ステップＳ１０８で、取得したネット図形のうちボール１０４に対応する部分があると判断した場合には、ネット図形取得手段３ａは、ボール変換手段５ｂに対してネット図形情報を出力する。そして、ボール変換手段５ｂは、取得したネット図形のうちボール１０４に対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、抽出したボール１０４に対応する部分を立方体に変換したうえで、レイアウト情報記憶手段１に登録する（ステップＳ１０９）。そして、ステップ１０２に戻る。

また、ステップＳ１０８で、取得したネット図形のうちボール１０４に対応する部分がないと判断した場合には、ネット図形取得手段３ａは、取得したネット図形のうち配線パターン１０６のコーナー１０６ａに対応する部分があるか否かを判断する（ステップＳ１１０）。

ステップＳ１１０で、取得したネット図形のうち配線パターン１０６のコーナー１０６ａに対応する部分があると判断した場合には、ネット図形取得手段３ａは、配線コーナー変換手段５ｃに対してネット図形情報を出力する。そして、配線コーナー変換手段５ｃは、取得したネット図形のうち配線パターン１０６のコーナー１０６ａに対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、抽出した配線パターン１０６のコーナー１０６ａに対応する部分を屈曲形状に変換したうえで、レイアウト情報記憶手段１に登録する（ステップＳ１１１）。そして、ステップ１０２に戻る。

ステップＳ１０２で、電気シミュレーションの対象である半導体装置１００にネットが存在しないと判断した場合には、ビア変換手段５ａ、ボール変換手段５ｂ、配線コーナー変換手段５ｃ又は第１のワイヤ変換手段５ｄは、ネット図形のうち対称となる部分を変換しているのであれば、変換した図形情報を解析手段７にそれぞれ出力し、電気シミュレーションを実施することになる。

ステップＳ１０１で、実施するシミュレーションが電気シミュレーションでないと判断した場合には、シミュレーション種別選択手段２は、入力装置３０からの入力情報に基づき、シミュレーション対象である半導体装置１００に対して実施するシミュレーションが熱シミュレーションであるか否かを判断する（ステップＳ１１２）。

ステップＳ１１２で、実施するシミュレーションが熱シミュレーションであると判断した場合には、シミュレーション種別選択手段２はレイヤ図形取得手段３ｂに対して選択情報を出力する。そして、レイヤ図形取得手段３ｂは、レイアウト情報記憶手段１からのレイアウト情報に基づき、熱シミュレーションの対象である半導体装置１００における配線基板１０１の各層のうち、レイヤのカウントを０（第１層目を対象）として（ステップＳ１１３）、対象である層にレイヤ図形が存在するか否かを判断する（ステップＳ１１４）。

ステップＳ１１４で、対象である層にレイヤ図形が存在すると判断した場合には、レイヤ図形取得手段３ｂは、レイアウト情報から対象である層のレイヤ図形を取得する（ステップＳ１１５）。

そして、レイヤ図形取得手段３ｂは、取得したレイヤ図形のうちビア１０５に対応する部分があるか否かを判断する（ステップＳ１１６）。

ステップＳ１１６で、取得したレイヤ図形のうちビア１０５に対応する部分があると判断した場合には、レイヤ図形取得手段３ｂは、ビア変換手段５ａに対してレイヤ図形情報を出力する。そして、ビア変換手段５ａは、取得したレイヤ図形のうちビア１０５に対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、抽出したビア１０５に対応する部分を直方体に変換する（ステップＳ１１７）。そして、ステップ１１４に戻る。

また、ステップＳ１１６で、取得したレイヤ図形のうちビア１０５に対応する部分がないと判断した場合には、レイヤ図形取得手段３ｂは、取得したレイヤ図形のうちボール１０４に対応する部分があるか否かを判断する（ステップＳ１１８）。

ステップＳ１１８で、取得したレイヤ図形のうちボール１０４に対応する部分があると判断した場合には、レイヤ図形取得手段３ｂは、ボール変換手段５ｂに対してレイヤ図形情報を出力する。そして、ボール変換手段５ｂは、取得したレイヤ図形のうちボール１０４に対応する部分を抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、抽出したボール１０４に対応する部分を立方体に変換する（ステップＳ１１９）。そして、ステップ１１４に戻る。

また、ステップＳ１１８で、取得したレイヤ図形のうちボール１０４に対応する部分がないと判断した場合には、レイヤ図形取得手段３ｂは、取得したレイヤ図形のうち配線パターン１０６に対応する部分があるか否かを判断する（ステップＳ１２０）。

ステップＳ１２０で、取得したレイヤ図形のうち配線パターン１０６に対応する部分があると判断した場合には、レイヤ図形取得手段３ｂは、配線パターン変換手段５ｅに対してレイヤ図形情報を出力する。そして、配線パターン変換手段５ｅは、取得したレイヤ図形のうち配線パターン１０６に対応する部分を、配線基板１０１の対象である層における指定したグリッド毎に抽出し、変換図形情報記憶手段４からの変換図形情報に基づき、各グリッド内の配線パターン１０６を、各グリッド内の配線パターン１０６の総面積と同一面積となる正方形に変換する（ステップＳ１２１）。そして、ステップ１１４に戻る。

ステップＳ１１４で、対象である層にレイヤ図形が存在しないと判断した場合には、レイヤ図形取得手段３ｂは、レイアウト情報記憶手段１からのレイアウト情報に基づき、熱シミュレーションの対象である半導体装置１００における配線基板１０１の各層のうち、レイヤのカウントを＋１（次の層を対象）とする（ステップＳ１２２）。そして、レイヤオーバーしないか否かを判断する（ステップＳ１２３）。

ステップＳ１２３で、レイヤオーバーしないと判断した場合には、ステップＳ１１４に戻り、レイヤオーバーすると判断した場合には、各層におけるグリッド毎に代表図形をレイアウト情報記憶手段１に登録する（ステップＳ１２５）。

そして、レイヤ図形取得手段３ｂは、第２のワイヤ変換手段５ｆに対してレイヤ図形情報を出力する。第２のワイヤ変換手段５ｆは、前述した図６及び図７に示す簡略化アルゴリズムによって、取得したレイヤ図形のうち半導体チップ１０２の上面における同一辺側から発生する複数のボンディングワイヤ１０３を抽出し、変換図形情報に基づき、ボンディングワイヤ１０３の湾曲部１０３ｂ毎に複数の直線部１０３ｃを１つの矩形状体として変換する（ステップＳ１２５）。

そして、第２のワイヤ変換手段５ｆは対称となるボンディングワイヤ１０３を変換し、ビア変換手段５ａ、ボール変換手段５ｂ又は配線パターン変換手段５ｅは、レイヤ図形の対象となる部分を変換しているのであれば、変換した図形情報を解析手段７にそれぞれ出力し、熱シミュレーションを実施することになる。また、ステップＳ１１２で、実施するシミュレーションが熱シミュレーションでないと判断した場合には、自動簡略化の処理を行なうことなく終了する。

なお、この第１の実施形態においては、ステップＳ１０１で、熱シミュレーションより先に、実施するシミュレーションが電気シミュレーションであるか否かを判断しているが、熱シミュレーションであるか否かを先に判断してもよいし、どちらか一方のシミュレーションに対してのみ自動簡略化処理を行なってもよい。

また、図８に示す電気シミュレーションのための自動簡略化処理において、第１番目にボンディングワイヤ１０３、第２番目にビア１０５、第３番目にボール１０４、第４番目に配線のコーナー１０６ａとして、それぞれの有無の判断、図形の変換及び登録を行なっているが、この順番に限られるものではなく、適宜入れ替えても良い。

また、図９に示す熱シミュレーションのための自動簡略化処理において、第１番目にビア１０５、第２番目にボール１０４、第３番目に配線パターン１０６として、それぞれの有無の判断及び図形の変換を行なっているが、この順番に限られるものではなく、適宜入れ替えても良い。

この発明を実施するための第１の実施形態におけるレイアウト自動簡略化装置の構成を示す図である。図１に示す変換図形情報記憶手段に格納された各シミュレーションに共通する変換図形情報の一例を説明するための説明図であり、（ａ）はビアの変換図形を示す説明図、（ｂ）はボールの変換図形を示す説明図である。図１に示す変換図形情報記憶手段に格納された電気シミュレーションにおける変換図形情報の一例を説明するための説明図であり、（ａ）は配線パターンのコーナーの変換図形を示す説明図、（ｂ）はボンディングワイヤの変換図形を示す説明図である。図１に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおける配線パターンの変換図形の一例を説明するための説明図である。図１に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおけるボンディングワイヤの変換図形の一例を説明するための説明図である。図１に示す第２のワイヤ変換手段に用いる簡略化アルゴリズムを示すフローチャートである。図６に示す第２のワイヤ変換手段に用いる簡略化アルゴリズムの続きを示すフローチャートである。この発明を実施するための第１の実施形態における自動簡略化処理方法の流れを示すフローチャートである。図８に示すフローチャートの続きを示すフローチャートである。

符号の説明

１レイアウト情報記憶手段
２シミュレーション種別選択手段
３ａネット図形取得手段
３ｂレイヤ図形取得手段
４変換図形情報記憶手段
５自動間簡略化処理手段
５ａビア変換手段
５ｂボール変換手段
５ｃ配線コーナー変換手段
５ｄ第１のワイヤ変換手段
５ｅ配線パターン変換手段
５ｆ第２のワイヤ変換手段
６解析用情報記憶手段
７解析手段
１０レイアウト自動簡略化装置
２０配置設計ＣＡＤ装置
３０入力装置
４０表示装置
１００半導体装置
１０１配線基板
１０１ａ上面
１０２半導体チップ
１０２ａ端子
１０３，１１３ボンディングワイヤ
１０３ａボンド・フィンガー
１０３ｂ湾曲部
１０３ｃ，１１３ｃ直線部
１１３ｄ屈曲部
１１３ｅ側面
１０４，１１４ボール
１０５，１１５ビア
１０６配線パターン
１０６ａ，１１６ａコーナー
１０６ｂ直線パターン
１０６ｃ縁部

Claims

半導体チップがボンディングワイヤによって配線基板に実装された半導体装置の特性を検証するレイアウト自動簡略化装置において、
入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、
前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、
前記シミュレーション種別選択手段の選択情報に基づき、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、
前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、
前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、
前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、
前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、
前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、を備え、
前記自動簡略化処理手段が、前記ネット図形手段が取得した前記ネットによる図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記ネット図形手段が取得した前記ネットによる図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記ネット図形手段が取得した前記ネットによる図形のうちボンディングワイヤに対応する部分を抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部を屈曲部として複数の直方体を連結し一体とした形状である複合体に変換する第１のワイヤ変換手段、及び前記ネット図形手段が取得した前記ネットによる図形のうち配線パターンのコーナーに対応する部分を抽出し前記変換図形情報に基づき屈曲形状に変換する配線コーナー変換手段であることを特徴とするレイアウト自動簡略化装置。
半導体チップがボンディングワイヤによって配線基板に実装された半導体装置の特性を検証するレイアウト自動簡略化装置において、
入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、
前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、
前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、
前記シミュレーション種別選択手段の選択情報に基づき、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、
前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、
前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、
前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、
前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、
を備え、
前記自動簡略化処理手段が、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうち配線パターンに対応する部分を前記配線基板の各層におけるグリッド毎に抽出し前記変換図形情報に基づき各グリッド内の配線パターンを各グリッド内の配線パターンの総面積と同一面積となる正方形に変換する配線パターン変換手段、及び前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうち前記半導体チップの上面における同一辺側から発生する複数の前記ボンディングワイヤを抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部毎に複数の直線部を１つの矩形状体として変換する第２のワイヤ変換手段であることを特徴とするレイアウト自動簡略化装置。
前記請求項１又は２に記載のレイアウト自動簡略化装置において、
前記ビアに対応する部分の変換図形が、変換前のビアの底面に外接若しくは内接する正方形を底面として変換前のビアの高さと変換後のビアの高さとが一致する直方体、又は変換前のビアの底面の中心と変換後のビアの底面の中心とが一致し、変換前のビアの高さと変換後のビアの高さとが一致し、変換前のビアの体積と変換後のビアの体積とが一致する直方体であることを特徴とするレイアウト自動簡略化装置。
前記請求項２乃至３に記載のレイアウト自動簡略化装置において、
前記ボールに対応する部分の変換図形が、変換前のボールに外接若しくは内接する立方体、又は変換前のボールの中心と変換後のボールの中心とが一致し、変換前のボールの体積と変換後のボールの体積とが一致する立方体であることを特徴とするレイアウト自動簡略化装置。