JP5156252B2 - レイアウト自動簡略化装置 - Google Patents
レイアウト自動簡略化装置 Download PDFInfo
- Publication number
- JP5156252B2 JP5156252B2 JP2007095812A JP2007095812A JP5156252B2 JP 5156252 B2 JP5156252 B2 JP 5156252B2 JP 2007095812 A JP2007095812 A JP 2007095812A JP 2007095812 A JP2007095812 A JP 2007095812A JP 5156252 B2 JP5156252 B2 JP 5156252B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- graphic
- conversion
- converted
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1はこの発明を実施するための第1の実施形態におけるレイアウト自動簡略化装置の構成を示す図、図2は図1に示す変換図形情報記憶手段に格納された各シミュレーションに共通する変換図形情報の一例を説明するための説明図であり、(a)はビアの変換図形を示す説明図、(b)はボールの変換図形を示す説明図、図3は図1に示す変換図形情報記憶手段に格納された電気シミュレーションにおける変換図形情報の一例を説明するための説明図であり、(a)は配線パターンのコーナーの変換図形を示す説明図、(b)はボンディングワイヤの変換図形を示す説明図、図4は図1に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおける配線パターンの変換図形の一例を説明するための説明図、図5は図1に示す変換図形情報記憶手段に格納された電気シミュレーション以外のシミュレーションにおけるボンディングワイヤの変換図形の一例を説明するための説明図、図6は図1に示す第2のワイヤ変換手段に用いる簡略化アルゴリズムを示すフローチャート、図7は図6に示す第2のワイヤ変換手段に用いる簡略化アルゴリズムの続きを示すフローチャートである。
2 シミュレーション種別選択手段
3a ネット図形取得手段
3b レイヤ図形取得手段
4 変換図形情報記憶手段
5 自動間簡略化処理手段
5a ビア変換手段
5b ボール変換手段
5c 配線コーナー変換手段
5d 第1のワイヤ変換手段
5e 配線パターン変換手段
5f 第2のワイヤ変換手段
6 解析用情報記憶手段
7 解析手段
10 レイアウト自動簡略化装置
20 配置設計CAD装置
30 入力装置
40 表示装置
100 半導体装置
101 配線基板
101a 上面
102 半導体チップ
102a 端子
103,113 ボンディングワイヤ
103a ボンド・フィンガー
103b 湾曲部
103c,113c 直線部
113d 屈曲部
113e 側面
104,114 ボール
105,115 ビア
106 配線パターン
106a,116a コーナー
106b 直線パターン
106c 縁部
Claims (4)
- 半導体チップがボンディングワイヤによって配線基板に実装された半導体装置の特性を検証するレイアウト自動簡略化装置において、
入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、
前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、
前記シミュレーション種別選択手段の選択情報に基づき、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、
前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、
前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、
前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、
前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、
前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、を備え、
前記自動簡略化処理手段が、前記ネット図形手段が取得した前記ネットによる図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記ネット図形手段が取得した前記ネットによる図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記ネット図形手段が取得した前記ネットによる図形のうちボンディングワイヤに対応する部分を抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部を屈曲部として複数の直方体を連結し一体とした形状である複合体に変換する第1のワイヤ変換手段、及び前記ネット図形手段が取得した前記ネットによる図形のうち配線パターンのコーナーに対応する部分を抽出し前記変換図形情報に基づき屈曲形状に変換する配線コーナー変換手段であることを特徴とするレイアウト自動簡略化装置。 - 半導体チップがボンディングワイヤによって配線基板に実装された半導体装置の特性を検証するレイアウト自動簡略化装置において、
入力情報に基づき、検証するシミュレーションの種別を選択するシミュレーション種別選択手段と、
前記半導体装置における各構成要素のレイアウト情報を格納したレイアウト情報記憶手段と、
前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形を取得するネット図形取得手段と、
前記シミュレーション種別選択手段の選択情報に基づき、前記レイアウト情報記憶手段に格納したレイアウト情報から、端子間の接続情報であるネットによる図形のうち前記配線基板の各層に対応する図形を層毎にそれぞれ取得するレイヤ図形取得手段と、
前記図形を簡略化するための変換図形情報を格納した変換図形情報記憶手段と、
前記変換図形情報記憶手段に格納した変換図形情報に基づき、曲面又は曲線を有する前記図形を平面又は直線を有する図形に簡略化する自動簡略化処理手段と、
前記半導体チップ内部の接続情報、遅延値、動作条件、電気的特性若しくは消費電力、又は封止材の粘性の解析用情報を格納した解析用情報記憶手段と、
前記自動簡略化処理手段からの図形情報、解析用情報記憶手段からの解析用情報、及び前記レイアウト情報記憶手段からのレイアウト情報に基づき、シミュレーションを実行する解析手段と、
を備え、
前記自動簡略化処理手段が、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうちビアに対応する部分を抽出し前記変換図形情報に基づき直方体に変換するビア変換手段、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうちボールに対応する部分を抽出し前記変換図形情報に基づき立方体に変換するボール変換手段、前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうち配線パターンに対応する部分を前記配線基板の各層におけるグリッド毎に抽出し前記変換図形情報に基づき各グリッド内の配線パターンを各グリッド内の配線パターンの総面積と同一面積となる正方形に変換する配線パターン変換手段、及び前記レイヤ図形取得手段が取得した前記配線基板の各層に対応する図形のうち前記半導体チップの上面における同一辺側から発生する複数の前記ボンディングワイヤを抽出し前記変換図形情報に基づき当該ボンディングワイヤの湾曲部毎に複数の直線部を1つの矩形状体として変換する第2のワイヤ変換手段であることを特徴とするレイアウト自動簡略化装置。 - 前記請求項1又は2に記載のレイアウト自動簡略化装置において、
前記ビアに対応する部分の変換図形が、変換前のビアの底面に外接若しくは内接する正方形を底面として変換前のビアの高さと変換後のビアの高さとが一致する直方体、又は変換前のビアの底面の中心と変換後のビアの底面の中心とが一致し、変換前のビアの高さと変換後のビアの高さとが一致し、変換前のビアの体積と変換後のビアの体積とが一致する直方体であることを特徴とするレイアウト自動簡略化装置。 - 前記請求項2乃至3に記載のレイアウト自動簡略化装置において、
前記ボールに対応する部分の変換図形が、変換前のボールに外接若しくは内接する立方体、又は変換前のボールの中心と変換後のボールの中心とが一致し、変換前のボールの体積と変換後のボールの体積とが一致する立方体であることを特徴とするレイアウト自動簡略化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007095812A JP5156252B2 (ja) | 2007-03-31 | 2007-03-31 | レイアウト自動簡略化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007095812A JP5156252B2 (ja) | 2007-03-31 | 2007-03-31 | レイアウト自動簡略化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008257302A JP2008257302A (ja) | 2008-10-23 |
JP5156252B2 true JP5156252B2 (ja) | 2013-03-06 |
Family
ID=39980843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007095812A Expired - Fee Related JP5156252B2 (ja) | 2007-03-31 | 2007-03-31 | レイアウト自動簡略化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5156252B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5332731B2 (ja) | 2009-03-02 | 2013-11-06 | 富士通株式会社 | 電磁界シミュレータ及び電磁界シミュレーション装置 |
GB201520361D0 (en) * | 2015-11-18 | 2015-12-30 | Romax Technology Ltd | Driveline modeller |
CN105701317A (zh) * | 2016-03-01 | 2016-06-22 | 上海斐讯数据通信技术有限公司 | 一种对原理图设计中信号漏接纠错的方法及系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1166122A (ja) * | 1997-08-13 | 1999-03-09 | Fujitsu Ltd | 解析モデル作成方法及びそのプログラムを格納した記憶媒体 |
JP2000215227A (ja) * | 1999-01-26 | 2000-08-04 | Sony Corp | 図形編集装置 |
JP2002183223A (ja) * | 2000-12-15 | 2002-06-28 | Sharp Corp | メッシュ処理装置、メッシュ処理方法およびメッシュ処理プログラムを記録したコンピュータで読取可能な記録媒体 |
JP2004164269A (ja) * | 2002-11-13 | 2004-06-10 | Fujitsu Ltd | 解析モデル作成方法および装置並びに冷却効果シミュレーション装置 |
JP4092637B2 (ja) * | 2003-01-09 | 2008-05-28 | 株式会社日立製作所 | 形状モデル簡略化装置 |
JP4401135B2 (ja) * | 2003-09-30 | 2010-01-20 | 富士通株式会社 | 解析モデル作成装置 |
JP2006209590A (ja) * | 2005-01-31 | 2006-08-10 | Ricoh Co Ltd | 電磁界解析装置および解析方法、ならびに解析プログラム |
-
2007
- 2007-03-31 JP JP2007095812A patent/JP5156252B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008257302A (ja) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104346830B (zh) | 在三维场景中设计连接第一点到第二点的路径 | |
US6851100B1 (en) | Management system for automated wire bonding process | |
US4613940A (en) | Method and structure for use in designing and building electronic systems in integrated circuits | |
US8250506B2 (en) | Bondwire design | |
US20060294487A1 (en) | Auto connection assignment system and method | |
JP5156252B2 (ja) | レイアウト自動簡略化装置 | |
JP4275032B2 (ja) | 回路基板の設計方法 | |
US7873932B2 (en) | Method for analyzing component mounting board | |
KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
CN117272914B (zh) | 基于四叉树快速确定覆铜形状形成拓扑结构的方法及装置 | |
CN117151021B (zh) | 基于覆铜形状拓扑结构诊断集成电路版图设计缺陷的方法 | |
US20110208485A1 (en) | Bonding model generation apparatus and bonding model generation method | |
JP4447960B2 (ja) | 三次元実装回路の設計システム及び設計方法 | |
JP5136333B2 (ja) | 電源ノイズ解析モデル作成方法、電源ノイズ解析モデル作成装置および電源ノイズ解析モデル作成プログラム | |
CN111199133B (zh) | 一种自动布线绕线的方法 | |
JP4907257B2 (ja) | 回路基板の配線方法及び配線支援装置 | |
JP2005050137A (ja) | 自動メッシュ生成装置、自動メッシュ生成方法及びプログラム | |
JP2005339463A (ja) | 半導体装置の設計システム及びコスト評価方法 | |
JP2008258215A (ja) | 実形状検証装置 | |
JP5309728B2 (ja) | レチクルデータ作成方法及びレチクルデータ作成装置 | |
JP2530373B2 (ja) | 八角形表現を利用した配線方法およびその装置 | |
JP5927690B2 (ja) | 表示制御装置、その方法及びプログラム | |
JP5407450B2 (ja) | 半導体集積回路の設計支援方法及び製造方法 | |
JPH10214356A (ja) | 3次元形状表示装置 | |
JPH08235244A (ja) | 対象をモデル化して表示する装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5156252 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |