JP2005339463A - 半導体装置の設計システム及びコスト評価方法 - Google Patents

Abstract

【課題】三次元実装回路の設計初期段階で、最終的に見込まれるコストの評価を可能とする半導体装置の設計システムを提供する。
【解決手段】各ダイの配置データ、ダイ形状データ、端子データ、結線データを記憶する配置結線情報記憶手段２、配線規則記憶手段７、スタックド・ダイの高さ、段数、平面視面積、必要基板面積を含むコスト計算パラメータによるコスト計算式を記憶するコスト計算式記憶手段１０、ダイの高さ、積層段数、及び平面視面積を計算する三次元情報計算手段３、配線端子座標計算手段５、結線データにより指定される各配線端子の間で仮想配線を行い、仮想配線に必要な基板面積を計算する仮想配線手段８、並びにコスト計算パラメータを使用しコスト計算式によりコストの計算を行うコスト計算手段１１を備えた。
【選択図】 図１

Description

本発明は、基板上に複数のダイ（die）が三次元的に配置及び結線されて一つのパッケージ内に格納された三次元実装回路の設計技術に関し、特に、設計初期の段階でコストまでも考慮した設計を行うことが可能な設計技術に関する。

近年、複数のダイ（半導体集積回路の本体であるシリコン半導体の部分をいう。）を１つのパッケージに実装したシステム・イン・パッケージ（以下、「ＳＩＰ」という。）の開発が行われるようになってきている。ＳＩＰにおいては、複数のダイが基板上に三次元的に配置される。ダイが多層に積層される場合には、積層されたダイ間は絶縁性の接着剤層（ダイボンド層）により隔てられる。また、各ダイは、基板上に設けられたＰＡＤとワイヤ・ボンディングによって結線される。ワイヤ・ボンディングは、ワイヤとダイ間又はワイヤとワイヤ間の距離が接近しすぎないように、所定の配線規則に従って行われる。

ＳＩＰの設計は、ＳＩＰの製造に必要なコストをできるだけ低く抑えることが望まれる。ＳＩＰの製造に必要なコストは、基板の面積、ダイの積層数、すべてのダイを平面視したときの面積、使用するダイボンドの量などにより決まる。従って、コストが最小となるようにこれらのパラメータを決定する必要がある。

しかしながら、ＳＩＰの設計においては、ダイの配置は、ダイ間又はダイと基板間のワイヤ・ボンディングによって、大きな制約を受ける。従って、ワイヤ・ボンディングによる制約を考慮しつつ、コストが最小となるようなダイの配置設計を行う必要がある。これは、極めて困難な作業である。

そこで、従来では、ますダイの配置設計を先に行い、その後、ＳＩＰの試作及び試作時にかかるコストの評価を行い、コストが要求仕様を満たさないときには、再びダイの配置設計を行うといった繰り返し作業によって、ＳＩＰの設計が行われていた。
特開平９−８１６２３号公報 特開２００４−３１８９１号公報

しかしながら、上記従来の設計手法では、ワイヤ配線を含めたレイアウトを行わなければ、配線に必要な基板面積や基板層数が判明しない。従って、設計初期の段階でコストの見積もりを行うことが困難である。

そのため、試作段階まで設計が進んだ時点で、所望のコスト要求が満たされないことが判明した場合、再度設計初期の段階まで後戻りしなければならない事態が生じる。このような、設計と試作の間の試行錯誤が生じると、ＳＩＰの設計期間の長期化を招き、開発コストも高くなる。

そこで、本発明の目的は、ＳＩＰのような三次元実装回路の設計初期の段階において、ダイの配置から最終的に見込まれるコストの評価を可能とする三次元実装回路の設計技術を提供することにある。

本発明に係る三次元実装回路の設計システムの第１の構成は、基板上に複数のダイが三次元的に配置及び結線されて一つのパッケージ内に格納された三次元実装回路を設計するための三次元実装回路の設計システムであって、各ダイの配置座標に関する配置データ、前記各ダイの形状に関するダイ形状データ、前記各ダイにおける配線端子の位置のデータである端子データ、並びに前記各ダイの配線端子及び前記基板上の配線端子のそれぞれの間の結線関係のデータである結線データを記憶する配置結線情報記憶手段と、仮想的なワイヤ配線を行う場合の配線規則が記憶された配線規則記憶手段と、基板上に積層されたダイの高さ、積層されたダイの段数、すべてのダイを平面視したときの面積、必要な基板の面積を含むコスト計算パラメータから、その半導体装置のコストを算出するためのコスト計算式を記憶するコスト計算式記憶手段と、前記配置データ及び前記ダイ形状データに基づいて、基板上に積層されたダイの高さ、積層されたダイの積層段数、及びすべてのダイを平面視したときの面積を計算する三次元情報計算手段と、前記配置データ及び前記端子データに基づき、前記各ダイの配線端子の座標を求める配線端子座標計算手段と、前記配線端子の座標、前記配置データ、及び前記ダイ形状データを用いて、前記結線データによって指定される各配線端子の間を、前記配線規則に適合するように仮想的なワイヤにより仮想配線を行い、この仮想配線を行うために必要とされる基板の面積を計算する仮想配線手段と、前記三次元情報計算手段及び仮想配線手段により計算される、基板上に積層されたダイの高さ、積層されたダイの積層段数、すべてのダイを平面視したときの面積、及び必要な基板の面積を使用して、前記コスト計算式によりコストの計算を行うコスト計算手段と、を備えたことを特徴とする。

この構成によれば、ダイの形状、ダイの端子の位置、ダイの配置、並びに配線端子間の結線関係までの設計を行った設計初期の段階で、三次元情報計算手段や仮想配線手段によってコスト計算に必要なパラメータを算出する。ここで、コスト計算パラメータは、基板上に積層されたダイの高さ、積層されたダイの段数、すべてのダイを平面視したときの面積、必要な基板の面積を含むが、これらの情報があれば、およそのコストの計算が可能である。そして、コスト計算手段は、算出されたコストパラメータに基づいてコストを計算する。これにより、設計初期の段階で最終的なコストの評価を行うことができる。

ここで、「三次元実装回路」とは、１つのパッケージ内に複数のダイが実装されたデバイスをいう。「三次元実装回路」には、ベア・チップ実装デバイス、ＳｉＰ（System in Package）、ＭＣＭ（multi chip module）等が含まれる。

ワイヤ配線を行う場合の「配線規則」とは、ボンディング・マシンにより決まるワイヤの類形、ダイとワイヤ及びワイヤとワイヤの間の最小距離等の、実際のワイヤ・ボンディングにおいて課せられる制約を定める規則をいう。「配線規則」は、実際に三次元実装回路を製造する機器や材料、三次元実装回路に要求される具体的な仕様などによって、個別具体的に決定される。

「すべてのダイを平面視したときの面積」とは、基板上に配置されたすべてのダイ（スタックド・ダイ（Stacked Die））を、基板に垂直方向から見たときに、基板上に二次元的に写像されるスタックド・ダイの面積をいう。

「コスト計算式」は、三次元実装回路に実際に使用する材料の種類、価格等によって個別具体的に決定される。尚、コスト計算パラメータは、ダイの高さ、ダイの段数、すべてのダイを平面視したときの面積、必要な基板の面積以外にも、必要に応じて追加することができる。例えば、仮想配線手段がワイヤの仮想配線を行った場合に得られる仮想配線の配線長、基板配線数、基板配線長等をコスト計算パラメータとして追加することもできる。

仮想配線手段がワイヤの仮想配線を行う方法としては、種々のアルゴリズム（例えば、ライン・サーチ法等）を使用することができる。

本発明に係る三次元実装回路の設計システムの第２の構成は、前記第１の構成において、前記コスト計算式記憶手段に記憶されたコスト計算式を変更するコスト計算式変更手段を備えていることを特徴とする。

この構成により、コスト計算式の定義を変更する場合に、コスト計算式変更手段によって自由に変更することができる。従って、ユーザに固有又は仕様材料に固有のコスト計算が可能となる。

ここで、コスト計算式変更手段としては、例えば、コスト演算式の入力画面をディスプレイに表示させ、キーボードやマウス等の入力装置によりユーザが入力するコスト演算式を取得して、コスト計算式記憶手段に保存するプログラム・モジュール等を使用することができる。

本発明に係る三次元実装回路の設計システムの第３の構成は、前記第１又は２の構成において、前記三次元情報計算手段は、基板上に配置されたすべてのダイを、基板からの高さにおいて重複する部分を有するダイの集合に分割して得られるダイの集合の数を、積層されたダイの積層段数として算出することを特徴とする。

この構成により、ダイを積層してスタックド・ダイを構成する場合、下層のダイの上面にダイボンド層を積層することによるコストの上昇を、コスト計算に精度よく反映させることが可能となる。従って、特に、ダイ・スタック型の三次元実装回路の設計をする場合の正確なコスト演算が可能となる。

本発明に係るプログラムは、コンピュータに読み込んで実行することにより、コンピュータを上記第１乃至３の何れか一の構成の三次元実装回路の設計システムとして機能させることを特徴とする。

本発明に係るコスト評価方法は、基板上に複数のダイが三次元的に配置及び結線されて一つのパッケージ内に格納された三次元実装回路を設計する際に、設計した三次元実装回路のコストを評価するコスト評価方法であって、ダイの配置情報、ダイの形状の情報、ダイ又は基板における配線端子の位置の情報、各配線端子間の結線関係を表す情報を含むＣＡＤ（Computer Aided Design）データから、各ダイの配置座標に関する配置データ、及び前記各ダイの形状に関するダイ形状データ、前記各ダイにおける配線端子の位置のデータである端子データ、並びに前記各ダイの配線端子及び前記基板上の配線端子のそれぞれの間の結線関係のデータである結線データを抽出するステップと、前記配置データ及び前記ダイ形状データに基づいて、基板上に積層されたダイの高さ、積層されたダイの積層段数、及びすべてのダイを平面視したときの面積を計算するステップと、前記配置データ及び前記端子データに基づいて、前記各ダイの配線端子の座標を求めるステップと、前記配線端子の座標、前記配置データ、及び前記ダイ形状データを用いて、前記結線データによって指定される各配線端子の間を、所定の配線規則に適合するように仮想的なワイヤにより仮想配線を行い、この仮想配線を行うために必要とされる基板の面積を計算するステップと、基板上に積層されたダイの高さ、積層されたダイの積層段数、すべてのダイを平面視したときの面積、及び必要な基板の面積を使用して、所定のコスト計算式によりコストの計算を行うステップと、を有することを特徴とする。

以上のように、本発明によれば、ダイの形状、ダイの端子の位置、ダイの配置、並びに配線端子間の結線関係までの設計を行った設計初期の段階で、概算的なコストの見積もりが可能となる。そのため、従来のような設計と試作の間の試行錯誤が減少し、三次元実装回路の開発ＴＡＴを短縮させることができる。

また、コスト計算式変更手段によって、コスト計算式を外部から定義することを可能としたことにより、ユーザに固有のコスト計算、使用する材料に固有のコスト計算等を自在に行うことが可能となる。従って、利便性が極めて高くなる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

図１は本発明の実施例１に係る三次元実装回路の設計システムの構成を表す図である。この設計システム１は、基板上に複数のダイを積層して一つのパッケージに封止したＳＩＰのコスト計算を行うものである。

この設計システム１は、配置結線情報記憶手段２、三次元情報計算手段３、パラメータ情報記憶手段４、配線端子座標計算手段５、配線情報構築手段６、配線規則記憶手段７、仮想配線手段８、コスト計算式変更手段９、コスト計算式記憶手段１０、コスト計算手段１１、及び出力手段１２を備えている。これら各部は、コンピュータ・プログラムの各機能モジュールによって構成されているものとする。

配置結線情報記憶手段２には、ダイの形状及び配置設計を行うダイ配置設計ＣＡＤシステムによって生成される配置結線情報が記憶されている。ダイ配置設計ＣＡＤシステムには、従来から一般に使用されているＣＡＤシステムを使用することができる。配置結線情報には、配置データ、ダイ形状データ、端子データ、及び結線データが含まれている。また、既に一部のワイヤの配線設計がなされている場合、配置結線情報には、ワイヤの配置データ、ワイヤの形状データも含まれる。

「配置データ」とは、各ダイの配置座標に関するデータである。具体的には、ダイの位置を代表する点（例えば、ダイの下部の頂点のうちの一つ。）の座標データなどである。「ダイ形状データ」とは、各ダイの形状に関するデータをいう。具体的には、直方体のダイの場合、縦、横、高さのデータである。「端子データ」とは、各ダイにおける、ワイヤ・ボンディング用の配線端子の位置のデータである。端子データにおける配線端子の位置は、ダイの位置を代表する点に対しての相対座標を表す。「結線データ」は、各ダイの配線端子及び基板上の配線端子のそれぞれの間の結線関係のデータである。

三次元情報計算手段３は、配置結線情報記憶手段２から配置データ及びダイ形状データを読み出して、ダイの三次元データを作成するとともに、基板上に積層されたダイ（以下、「スタックド・ダイ」という。）の高さ、スタックド・ダイの積層段数、及びスタックド・ダイを平面視したときの面積を計算する。これらの計算値は、パラメータ情報記憶手段４に保存される。

三次元情報計算手段３は、積層されたダイの積層段数を求める際には、基板上に配置されたすべてのダイを、基板からの高さにおいて重複する部分を有するダイの集合に分割して得られるダイの集合の数を求め、これをダイの積層段数とする。

〔例１〕
例えば、図２の例では、ダイ１とダイ２は、ｄ_１の高さ部分において重複する部分を有するため同じ集合に属する。ダイ３とダイ４は、ｄ_２の高さ部分において重複する部分を有するため同じ集合に属する。ダイ５は、他のどのダイとも高さ部分において重複しないため、ダイ５だけで要素数１の集合となる。従って、図２の例では、５つのダイは３つの集合に分割される。従って、積層段数は３となる。
（例終わり）

ダイの段数は、ダイボンド層を積層しなければならない回数を表している。ダイボンド層の数が多くなると、コストも大きくなる。従って、ダイの段数は、コスト計算パラメータの一つとなる。ここで、「コスト計算パラメータ」とは、コストに影響を及ぼすパラメータをいう。コスト計算パラメータには、ダイの段数の他に、基板上に積層されたダイの高さ、すべてのダイを平面視したときの面積、必要な基板の面積などが含まれる。

配線端子座標計算手段５は、配置結線情報記憶手段２から配置データ、ダイ形状データ、及びダイ形状データを読み出して、これらのデータに基づき、各ダイの配線端子の絶対座標を計算する。

配線情報構築手段６は、配置結線情報記憶手段２に保存された配置結線情報に、ワイヤの配置データ及びワイヤの形状データが含まれる場合には、これらのデータに基づき、ワイヤの三次元データを作成する。

三次元情報計算手段３により作成されるダイの三次元データと、配線情報構築手段６により作成されるワイヤの三次元データは、後述の仮想配線を行う場合における障害物を表すデータとなる。

配線規則記憶手段７は、仮想的なワイヤ配線を行う場合の配線規則が記憶されている。配線規則とは、具体的には、ボンディング・マシンによって形成することが可能なワイヤの類型、各類型に対する形状パラメータが取り得る範囲、ワイヤとダイ又はワイヤとワイヤの許容近接距離の最小値などである。

「ワイヤの類型」とは、例えば、図３（ａ）や図３（ｂ）に示すような、ワイヤが取り得る形状のことをいう。「各類型に対する形状パラメータが取り得る範囲」とは、例えば、図３（ａ）のようなワイヤ形状であればパラメータｚ，θが取り得る範囲、図３（ｂ）のようなワイヤ形状であればパラメータｘ，ｚ，θが取り得る範囲をいう。これらの形状パラメータの取り得る範囲は、物理的制約と、ボンディング・マシンの仕様による制約とによって決まる。

「ワイヤとダイとの許容近接距離」とは、ワイヤとダイの角部（辺の部分）との距離の許容最小値をいう。例えば、図３（ｃ）の例では、第１層ダイの角部とワイヤ１との距離はｒ_１、第２層ダイの角部とワイヤ２との距離はｒ_２である。従って、距離ｒ_１，ｒ_２が取り得る最小値が「ワイヤとダイとの許容近接距離」となる。また、「ワイヤとワイヤとの許容近接距離」とは、ワイヤとワイヤとの距離の許容最小値をいう。例えば、図３（ｃ）の例では、ワイヤ１とワイヤ２との最近接距離はｒ_３である。従って、ｒ_３が取り得る最小値が「ワイヤとワイヤとの許容近接距離」となる。

仮想配線手段８は、配置結線情報記憶手段２に記憶された結線データを読み出し、配線規則に適合するように、結線データによって指定される各配線端子の間を、仮想的なワイヤにより仮想配線を行う。仮想配線を行うに際しては、仮想配線手段８は、配置結線情報記憶手段２に記憶された配線端子の座標、配置データ、及びダイ形状データを参照して、ダイと仮想配線との距離が配線規則を満たすように配線形状のパラメータを決定する。また、配線情報構築手段６がワイヤの三次元データを作成している場合には、仮想配線手段８は、そのワイヤの三次元データ参照して、ワイヤと仮想配線との距離が配線規則を満たすように配線形状のパラメータを決定する。仮想結線を決定するアルゴリズムは何を使用してもよく、例えば、ライン・サーチ法等を使用することができる。更に、仮想配線手段８は、すべての結線データに関して仮想配線が終了すると、ここで決定した仮想配線を行うために必要とされる基板の面積を計算する

コスト計算式記憶手段１０は、コスト計算パラメータからその半導体装置のコストを算出するためのコスト計算式を記憶する。コスト計算式変更手段９は、コスト計算式記憶手段１０に記憶されたコスト計算式を変更する。

〔例２〕
例えば、コスト計算式変更手段９は、図４に示したようなダイアログ・ボックスを、コンピュータのディスプレイに表示する。ユーザはこのダイアログ・ボックスから、所望のコスト計算式を入力する。コスト計算式は、コスト計算パラメータを表す記号と演算子を用いて入力する。例えば、コスト計算パラメータは、図５に示したような各記号で表現されているとすれば、ユーザは、図４のように、これらの符号と演算記号を用いてコスト計算式をダイアログ・ボックスに入力する。そして、ユーザが「ＯＫ」ボタンを押すと、コスト計算式変更手段９は、入力されたコスト計算式をコスト計算式記憶手段１０に保存する。
（例終わり）

コスト計算手段１１、三次元情報計算手段３及び仮想配線手段８により計算されるコスト計算パラメータを使用して、コスト計算式記憶手段１０に記憶されたコスト計算式によりコストの計算を行う。この計算結果は、出力手段１２から出力される。出力手段１２は、計算結果をファイルへ出力してもよいし、ディスプレイに出力してもよい。

以上のように構成された本実施例に係る三次元実装回路の設計システム１について、以下それを使用した設計方法について説明する。

図６は、本実施例に係る三次元実装回路の設計システム１を使用して三次元実装回路の設計を行う場合の設計全体の流れを表したフローチャートである。

最初に、従来から一般に使用されているＣＡＤシステムにより、基板上にダイを配置するとともに、各ダイ及び基板の配線端子の連結関係の設定を行う（Ｓ１）。また、必要に応じて、一部のワイヤ配線の設計を行う。この段階では、主としてダイの配置位置を決める程度の粗設計であり、ワイヤ配線の詳細設計までは行わない。ここで、作成されたダイの配置と配線端子の連結関係に関するデータ（配置結線情報）は、配置結線情報記憶手段２に保存される。

次に、上述した設計システム１を用いて、各ダイ及び基板の配線端子の仮想配線を行うとともに、コスト計算を行う（Ｓ２）。この仮想配線とコスト計算の動作の詳細については後述する。

ここで、仮想配線に失敗した場合には（Ｓ３）、再びステップＳ１に戻って、ダイ配置の再設計を行う。

ステップＳ３で、仮想配線が成功した場合、設計システム１はコストの計算結果を出力する。ユーザは、出力されたコストの計算結果を見て、ダイの再配置を行うかどうかを判断する（Ｓ４）。コストの計算結果が、満足するものでなければ、再びステップＳ１に戻って、ダイ配置の再設計を行う。

このように、ワイヤ配線や基板の詳細設計に入る前の粗設計の段階において、コストの評価を行うことによって、粗設計の段階で三次元実装回路のコストをほぼ所望の範囲内に抑えるように設計することができる。

ステップＳ４において、コストが要求を満たす範囲内のものである場合、次に、ユーザはワイヤ配線及び基板の詳細設計を行い（Ｓ５）、三次元実装回路の試作を行う（Ｓ６）。その結果、試作品が仕様とコストの要求を充足するかどうかの最終評価を行う（Ｓ７）。試作品が仕様とコストの要求を充足していない場合には、再びステップＳ５に戻って、再度詳細設計をし直す。また、必要がある場合には、ステップＳ１に戻り、最初の粗設計からし直す。試作品が仕様とコストの要求を充足した場合には製品化し（Ｓ６）、三次元実装回路の設計が終了する。

予め粗設計の段階でコストの評価を行っているため、最後の試作の段階で、コストが要求を満たさないことにより粗設計の段階まで戻る必要が生じることは希となる。従って、従来の設計方法に比べ、三次元実装回路の開発効率が向上するとともに、開発時間も短縮される。

次に、上記ステップＳ２の設計システム１によるコストの評価計算の詳細について説明する。図７は、本実施例に係る三次元実装回路の設計システム１によるコスト評価方法の流れを表すフローチャートである。

初期状態として、図６のステップＳ１において、配置結線情報が、配置結線情報記憶手段２に保存された状態にある。そこで、まず、三次元情報計算手段３は、配置結線情報記憶手段２からこの配置結線情報を読み出す。そして、各ダイの三次元データを生成して、パラメータ情報記憶手段４に保存する。また、三次元情報計算手段３は、積層されたダイ（スタックド・ダイ）の高さ、積層段数、平面視面積を計算する（Ｓ１１）。スタックド・ダイの高さと平面視面積については、ダイの配置データ及びダイ形状データによって、容易に求めることができる。また、スタックド・ダイの積層段数の計算については、先に説明した通りである。

次に、配線端子座標計算手段５は、配置結線情報記憶手段２から配置結線情報を読み出し、ダイの配置データ及び端子データに基づいて、各ダイの配線端子の絶対座標を計算する（Ｓ１２）。この座標計算も、単純な計算であり、容易に行うことができる。

次に、配線情報構築手段６は、配置結線情報記憶手段２に記憶された配置結線情報にワイヤの配置データ及び形状データが含まれている場合、そのワイヤの三次元データを作成し、パラメータ情報記憶手段４に保存する（Ｓ１３）。

上記ステップＳ１１とステップＳ１３で作成されるダイ及びワイヤの三次元データは、仮想配線を行う場合の障害物となる。

次に、仮想配線手段８は、未だ結線されていない配線端子間を、仮想配線により結線する（Ｓ１４）。

図８は未結線の配線端子間を仮想配線により結線する処理の流れを表すフローチャートである。

まず、仮想配線手段８は、配置結線情報記憶手段２を参照し、未結線の配線端子の対が存在するか否かを検査する（Ｓ２１）。未結線の配線端子対が存在しなければ、結線処理を終了する。

未結線の配線端子対が存在した場合、仮想配線手段８は、１対の配線端子間で仮想結線を実行する（Ｓ２２）。仮想配線は、配線端子間を直線で結んだ上で、図３で説明したような配線規則を充足するように、垂直方向にワイヤを折り曲げることによって行う。ワイヤ形状の各パラメータの決定アルゴリズムは、ラインサーチ法等の種々のアルゴリズムを使用することができる。

もし、この段階で仮想結線に失敗した場合（Ｓ２３）、結線処理を終了する。

仮想結線が成功した場合には（Ｓ２３）、配線情報構築手段６は、新しく生成された仮想配線の三次元データを作成し、これをパラメータ情報記憶手段４に保存する（Ｓ２４）。この新たに作成された仮想配線の三次元データは、次の仮想配線を行う場合の障害物となる。

そして、再びステップＳ２１に戻り、未結線の配線端子対がなくなるまで、仮想結線が行われる。

図７に戻って、次に、ステップＳ１４において仮想配線に失敗した場合（Ｓ１５）、仮想配線手段８は、出力手段１２によりエラーを出力して（Ｓ１９）、コスト評価処理を中断する。これにより、ユーザは仮想配線に失敗したことを認識することができる。そして、図６のステップＳ３からステップＳ１に戻る。

一方、ステップＳ１４において仮想配線に成功した場合（Ｓ１５）、仮想配線手段８は、その仮想配線を行うために必要とされる基板面積を計算し、これをパラメータ情報記憶手段４に保存する（Ｓ１６）。

〔例３〕
例えば、図９（ａ）に示したように、ダイ１とダイ２が配置されていたとする。この第１とダイ２に対して、仮想結線を行うと、図９（ｂ）のようになったとする。そうすると、基板上のＰＡＤを配置する領域は、図９（ｂ）の斜線で示した領域となる。従って、この場合、必要な基板の面積は、図９（ｂ）の斜線部の外辺で囲まれた領域となる。

また、更に、ダイ１、ダイ２の上に、図９（ｃ）に示したようなダイ３、ダイ４が積層されていたとする。そうすると、ダイ３、ダイ４に対して仮想結線を行うと、図９（ｃ）のようになる。この場合、ダイ３、ダイ４の仮想結線に必要な基板上のＰＡＤは、図９（ｃ）の網目部分である。従って、この場合、必要な基板の面積は、図９（ｃ）の網目部分の外辺で囲まれた領域となる。
（例終わり）

最後に、コスト計算手段１１は、パラメータ情報記憶手段４に保存されている各コスト計算パラメータを読み出して、コスト計算を行う（Ｓ１７）。コスト計算の結果は、出力手段１２によって出力され（Ｓ１８）、コスト評価処理を終了する。

以上のように、本実施例に係る三次元実装回路の設計システムによれば、三次元実装回路の粗設計の段階において、最終的なコストの見積もりを行うことができる。そして、このコスト見積もりを見ながら、粗設計の段階で、コストができるだけ小さくかつワイヤ配線が可能であるように、部品の配置をある程度最適化することが可能となる。従って、その後の詳細設計の段階において、大幅な設計変更を強いられることを少なくすることが可能となる。これにより、三次元実装回路の開発時間の短縮、開発コストの削減が図られる。

本発明の実施例１に係る三次元実装回路の設計システムの構成を表す図である。 ダイの段数の計算の仕方について説明する図である。 配線規則について説明する図である。 コスト計算式の入力を行うダイアログ・ボックスである。 コスト計算パラメータの一例である。 本実施例に係る三次元実装回路の設計システム１を使用して三次元実装回路の設計を行う場合の設計全体の流れを表したフローチャートである。 本実施例に係る三次元実装回路の設計システム１によるコスト評価方法の流れを表すフローチャートである。 図８は未結線の配線端子間を仮想配線により結線する処理の流れを表すフローチャートである。 仮想配線を行うために必要とされる基板面積の計算を説明する図である。

符号の説明

１ 設計システム
２ 配置結線情報記憶手段
３ 三次元情報計算手段
４ パラメータ情報記憶手段
５ 配線端子座標計算手段
６ 配線情報構築手段
７ 配線規則記憶手段
８ 仮想配線手段
９ コスト計算式変更手段
１０ コスト計算式記憶手段
１１ コスト計算手段
１２ 出力手段

Claims (5)

1. 基板上に複数のダイが三次元的に配置及び結線されて一つのパッケージ内に格納された三次元実装回路を設計するための三次元実装回路の設計システムであって、
   各ダイの配置座標に関する配置データ、前記各ダイの形状に関するダイ形状データ、前記各ダイにおける配線端子の位置のデータである端子データ、並びに前記各ダイの配線端子及び前記基板上の配線端子のそれぞれの間の結線関係のデータである結線データを記憶する配置結線情報記憶手段と、
   仮想的なワイヤ配線を行う場合の配線規則が記憶された配線規則記憶手段と、
   基板上に積層されたダイの高さ、積層されたダイの段数、すべてのダイを平面視したときの面積、必要な基板の面積を含むコスト計算パラメータから、その半導体装置のコストを算出するためのコスト計算式を記憶するコスト計算式記憶手段と、
   前記配置データ及び前記ダイ形状データに基づいて、基板上に積層されたダイの高さ、積層されたダイの積層段数、及びすべてのダイを平面視したときの面積を計算する三次元情報計算手段と、
   前記配置データ及び前記端子データに基づき、前記各ダイの配線端子の座標を求める配線端子座標計算手段と、
   前記配線端子の座標、前記配置データ、及び前記ダイ形状データを用いて、前記結線データによって指定される各配線端子の間を、前記配線規則に適合するように仮想的なワイヤにより仮想配線を行い、この仮想配線を行うために必要とされる基板の面積を計算する仮想配線手段と、
   前記三次元情報計算手段及び仮想配線手段により計算される、基板上に積層されたダイの高さ、積層されたダイの積層段数、すべてのダイを平面視したときの面積、及び必要な基板の面積を使用して、前記コスト計算式によりコストの計算を行うコスト計算手段と、
   を備えたことを特徴とする三次元実装回路の設計システム。
2. 前記コスト計算式記憶手段に記憶されたコスト計算式を変更するコスト計算式変更手段を備えていることを特徴とする請求項１記載の三次元実装回路の設計システム。
3. 前記三次元情報計算手段は、基板上に配置されたすべてのダイを、基板からの高さにおいて重複する部分を有するダイの集合に分割して得られるダイの集合の数を、積層されたダイの積層段数として算出することを特徴とする請求項１又は２記載の三次元実装回路の設計システム。
4. コンピュータに読み込んで実行することにより、コンピュータを請求項１乃至３の何れか一の三次元実装回路の設計システムとして機能させることを特徴とするプログラム。
5. 基板上に複数のダイが三次元的に配置及び結線されて一つのパッケージ内に格納された三次元実装回路を設計する際に、設計した三次元実装回路のコストを評価するコスト評価方法であって、
   ダイの配置情報、ダイの形状の情報、ダイ又は基板における配線端子の位置の情報、各配線端子間の結線関係を表す情報を含むＣＡＤデータから、各ダイの配置座標に関する配置データ、及び前記各ダイの形状に関するダイ形状データ、前記各ダイにおける配線端子の位置のデータである端子データ、並びに前記各ダイの配線端子及び前記基板上の配線端子のそれぞれの間の結線関係のデータである結線データを抽出するステップと、
   前記配置データ及び前記ダイ形状データに基づいて、基板上に積層されたダイの高さ、積層されたダイの積層段数、及びすべてのダイを平面視したときの面積を計算するステップと、
   前記配置データ及び前記端子データに基づいて、前記各ダイの配線端子の座標を求めるステップと、
   前記配線端子の座標、前記配置データ、及び前記ダイ形状データを用いて、前記結線データによって指定される各配線端子の間を、所定の配線規則に適合するように仮想的なワイヤにより仮想配線を行い、この仮想配線を行うために必要とされる基板の面積を計算するステップと、
   基板上に積層されたダイの高さ、積層されたダイの積層段数、すべてのダイを平面視したときの面積、及び必要な基板の面積を使用して、所定のコスト計算式によりコストの計算を行うステップと、
   を有するコスト評価方法。
   
   

Images