JP2009015462A - 構造シミュレーション装置、モデリングプログラム、及び構造シミュレーション方法 - Google Patents
構造シミュレーション装置、モデリングプログラム、及び構造シミュレーション方法 Download PDFInfo
- Publication number
- JP2009015462A JP2009015462A JP2007174490A JP2007174490A JP2009015462A JP 2009015462 A JP2009015462 A JP 2009015462A JP 2007174490 A JP2007174490 A JP 2007174490A JP 2007174490 A JP2007174490 A JP 2007174490A JP 2009015462 A JP2009015462 A JP 2009015462A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- package
- finite element
- semiconductor chips
- structure data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】複数の半導体チップが一つのパッケージ内に配置された半導体装置の構造シミュレーションにおいて、有限要素モデルに含まれる要素の数を減少させ、構造シミュレーションに必要な時間を短縮する。
【解決手段】本発明による構造シミュレーション装置は、積層された複数の半導体チップ2b〜2eを含んで構成された積層体8を備えるパッケージ10の構造シミュレーションを行うための装置である。当該構造シミュレーション装置には、モデリングツール18と有限要素法ソフトウェア19とがインストールされている。モデリングツール18は、パッケージ10の構造を示す構造データ21から簡易化構造データ22を作成し、更に、簡易化構造データ22に規定された構造に対して要素を設定することによって有限要素モデル23を作成する。簡易化構造データ22の作成では、積層体8が直方体のブロック9として近似される。有限要素法ソフトウェア19は、有限要素モデル23を用いて、パッケージ10の構造シミュレーションを行う。
【選択図】図4
【解決手段】本発明による構造シミュレーション装置は、積層された複数の半導体チップ2b〜2eを含んで構成された積層体8を備えるパッケージ10の構造シミュレーションを行うための装置である。当該構造シミュレーション装置には、モデリングツール18と有限要素法ソフトウェア19とがインストールされている。モデリングツール18は、パッケージ10の構造を示す構造データ21から簡易化構造データ22を作成し、更に、簡易化構造データ22に規定された構造に対して要素を設定することによって有限要素モデル23を作成する。簡易化構造データ22の作成では、積層体8が直方体のブロック9として近似される。有限要素法ソフトウェア19は、有限要素モデル23を用いて、パッケージ10の構造シミュレーションを行う。
【選択図】図4
Description
本発明は、パッケージの構造シミュレーション装置及び構造子シミュレーション方法に関しており、特に、半導体パッケージの反りや各位置の応力などを有限要素法によって算出する構造シミュレーションで使用される有限要素モデルの作成手法に関する。
半導体製品の開発・評価期間の短縮化及びコスト削減の要求の高まりを背景として、近年では、構造シミュレーションにより、事前検討や不良発生のメカニズムの解析を行うことが求められている。特に、複数の半導体チップを一つのパッケージ内に配置するシステムインパッケージ構造(SiP: system in package)では、各チップの機能や特性を考慮しつつ、パッケージ構造の全体としての信頼性を高める必要があるため、構造シミュレーションを用いた設計及び検討が必要不可欠になっている。
最も典型的な構造シミュレーションは、有限要素法による構造解析である。有限要素法による構造解析では、解析対象の構造体に要素を規定し、各要素に成立する方程式を数値計算に解くことにより、解析対象の構造体の各位置の変位、及び/又は応力が算出される。
有限要素法による構造シミュレーションは、例えば、特開2003−167929号公報に開示されている。特開2003−167929号公報に開示された構造シミュレーション技術では、2次元CADによって作成された2次元モデルから3次元モデルを作成し、その3次元モデルについて構造シミュレーションを行う。図1は、特開2003−167929号公報の構造シミュレーション技術を示すフローチャートである。まず、構造物の層毎の材料配置パターンと、各層の厚さとを指定する操作入力に応答して、構造物の2次元モデル101が生成される(ステップS101)。続いて、生成された2次元モデル101の層毎の材料配置パターンに対して各層毎に指定された厚みを与えて材料配置パターンを立体化し、立体化された層毎の材料配置パターンを積層することで、3次元モデル102が生成される(ステップS102)。更に、3次元モデル102を複数のボクセルに分割することにより、有限要素モデル103が生成される(ステップS103)。コンピュータは、生成された有限要素モデル103に基づいて構造解析を行う(ステップS104)。これにより、2次元モデル101によって定義された多層構造の構造物の解析結果104が得られる。
特開2003−167929号公報
特開2003−347301号公報
TATの短縮やコストの削減を実現するためには、要求された構造シミュレーションを短時間で行う必要がある。短時間で要求された構造シミュレーションを行うためには、シミュレーション精度の低下が許容できる範囲内で、計算させる有限要素モデルの規模を削減する、即ち、有限要素モデルの要素数を減少することが望ましい。
しかしながら、従来の構造シミュレーション技術は、このような要求を満足しない。従来の構造シミュレーション技術では、(例えば特開2003−167929号公報に開示されているように、)解析対象に含まれる全ての構造体について要素を規定している。複数の半導体チップが一つのパッケージ内に配置されたシステムインパッケージ構造の構造シミュレーションでは、積層された半導体チップの増加と共に要素数が増大し、それに比例して計算に必要な時間も増大してしまう。このような状況は、3次元の構造シミュレーションを行う場合に特に深刻である。パッケージ構造の対称性がない場合、構造シミュレーションの精度を上げるためには、3次元の有限要素モデルを作成する必要がある。しかしながら、3次元の有限要素モデルを作成すると、要素数が一層に増加し、これは、場合によっては、計算リソースの問題によって構造シミュレーションができない場合も起こり得る。
一方で、特開2003−347301号公報は、多層配線構造を有するLSIについて、構造の複雑性による要素数の増大の問題があることを指摘している。この公報に開示された技術では、要素数を減少させるために、均一な材料中に周期的に異種材料が配置されている複合材料を、同等の弾性係数をもつ均一材に置き換えて構造シミュレーションが行われる。均一材については定義される要素の数を減少させても充分な精度が得られるので、複雑な構造を均一材に置換することにより要素数を減少させることができる。
しかしながら、特開2003−347301号公報に開示された技術は、個々のLSIについて構造シミュレーションを行うための技術である。複数の半導体チップが一つのパッケージ内に配置されたシステムインパッケージ構造では、均一な材料中に周期的に異種材料が配置されていることは期待できないから、この公報に開示の技術をそのままシステムインパッケージ構造に適用し、要素数を減少させることはできない。
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付記されている。但し、付記された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
本発明による構造シミュレーション装置は、積層された複数の半導体チップ(2b〜2f)を含んで構成された積層体(8、8A、8B)を備えるパッケージ(10)の構造シミュレーションを行うための装置である。当該構造シミュレーション装置は、前記パッケージ(10)の構造を示す構造データ(21)から簡易化構造データ(22)を作成する簡易化手段(18)と、前記簡易化構造データ(22)に規定された構造に対して要素を設定することによって有限要素モデル(23)を作成するモデリング手段(18)と、前記有限要素モデル(23)を用いて、前記パッケージ(10)の構造シミュレーションを行うシミュレーション手段(19)とを具備する。前記簡易化手段(18)は、前記積層体(8、8A、8B)を直方体のブロック(9、9A、9B)として近似することによって前記構造データ(21)から簡易化構造データ(22)を作成する。
このように構成された構造シミュレーション装置では、積層体(8、8A、8B)が直方体のブロック(9、9A、9B)として近似されるために有限要素モデル(23)が作成されるべき構造が簡単化される。したがって、有限要素モデル(23)に含まれる要素の数を有効に減少させることができる。複数の半導体チップ(2b〜2f)を含んで構成された積層体(8、8A、8B)を直方体のブロック(9、9A、9B)に近似し、更に、ブロック(9、9A、9B)に設定される要素の数を減少させても、構造シミュレーションの精度の低下は大きくない。
本発明によれば、複数の半導体チップが一つのパッケージ内に配置された半導体装置の構造シミュレーションにおいて、有限要素モデルに含まれる要素の数を減少させ、構造シミュレーションに必要な時間を短縮することができる。
本実施形態では、複数の半導体チップが一つのパッケージ内に配置されたシステムインパッケージ構造について構造シミュレーションが行われる。図2Aは、構造シミュレーションの対象であるパッケージ10の構造の一例を示す断面図である。図2Aのパッケージ10は、パッケージ基板1と、積層された半導体チップ2a〜2eとを備えている。半導体チップ2a〜2eは、パッケージ基板1のチップ実装面に順次に積層されており、パッケージ基板1の裏面には、はんだボール3が接合されている。本実施形態では、パッケージ基板1は、SR(solder resist)層1a、配線層1b、コア1c、配線層1d、及びSR層1eの5層構造を有している。パッケージ基板1と半導体チップ2aとは、接着剤4によって接合され、半導体チップ2a、2bは、接着剤5によって接合され、半導体チップ2a〜2eの隣接する2つは、接着剤6によって接合されている。更に、半導体チップ2a〜2eは、モールド樹脂7によって封止されている。本実施形態にいう「半導体チップ」とは、半導体回路が実際に集積化されたチップ(典型的には、シリコンチップ)のみならず、半導体回路が集積化されていない、半導体でできたスペーサ(典型的には、シリコンスペーサ)を含む意味で使用されていることに留意されたい。後述されるように、本実施形態では、最も下方に位置する半導体チップ2aが、解析対象、即ち、変位及び/又は応力が算出される対象であるとして説明が行われる。
図3は、本発明の一実施形態の構造シミュレーション装置20の構成を示すブロック図である。本実施形態の構造シミュレーション装置20は、構造シミュレーションのためのソフトウェアがインストールされたコンピュータとして構成されている。より具体的には、本実施形態の構造シミュレーション装置20は、CPU11と、メモリ12と、CPU11及びメモリ12にメモリバス13を介して接続されたチップセット14とを備えている。チップセット14には、入力装置15と、表示装置16と、外部記憶装置17とが接続されている。外部記憶装置17には、モデリングツール18と、汎用の有限要素法ソフトウェア19とがインストールされている。構造シミュレーション装置20は、演算装置としてCPU11を用いてモデリングツール18と有限要素法ソフトウェア19とを実行することにより、構造シミュレーションを行う。
図4は、本実施形態の構造シミュレーション方法を説明するフローチャートである。
まず、設計者により、構造シミュレーションの対象であるパッケージの構造を示す構造データ21が作成される(ステップS01)。構造データ21は、2次元データであってもよく、3次元データであってもよい。言い換えれば、構造データ21は、2次元CADを用いて作成されてもよく、3次元CADを用いて作成されてもよい。
まず、設計者により、構造シミュレーションの対象であるパッケージの構造を示す構造データ21が作成される(ステップS01)。構造データ21は、2次元データであってもよく、3次元データであってもよい。言い換えれば、構造データ21は、2次元CADを用いて作成されてもよく、3次元CADを用いて作成されてもよい。
続いて、構造データ21に示されたパッケージ10の構造に対して簡易化が行われ、これにより、簡易化構造データ22が作成される(ステップS02)。より具体的には、図2Aに示されているように、解析対象である半導体チップ2a以外の、積層された複数の半導体チップを含んで構成される積層体8が定義され、更に、図2Bに示されているように、この積層体8がブロック9として近似される。本実施形態では、半導体チップ2b〜2eと、半導体チップ2aと半導体チップ2bとを接合する接着剤5と、半導体チップ2b〜2eの間に挟まれた接着剤6で構成される積層体8が、直方体であるブロック9に近似される。簡易化構造データ22は、積層体8の代わりにブロック9を含む構造を有するとして生成される。
好適な一実施形態では、ブロック9の底面(即ち、半導体チップ2aとの接合面)の面積は、解析対象である半導体チップ2aに接合された半導体チップ2bの面積に一致すると定義され、ブロック9の(半導体チップ2aとの接合面からの)高さは、積層体8に含まれる半導体チップ2b〜2eの厚さの和に一致すると定義される。加えて、ブロック9の機械的特性を表すパラメータ(例えば、弾性率)は、簡易化構造データ22において、半導体チップ2b〜2eの機械的特性を表すパラメータに一致すると定義される。例えば、半導体チップ2b〜2eがシリコンで形成されている場合には、ブロック9の機械的特性を表すパラメータは、シリコンと同じであるとして定義される。
解析対象である半導体チップ2aに接合された半導体チップ2bと異なる面積の半導体チップ(図2Aでは、半導体チップ2c、2e)が存在しても、ブロック9の底面の面積は、半導体チップ2bの面積に一致されることに留意されたい。半導体チップが積層される場合、一般には、解析対象である半導体チップ2aに直接に接合されない半導体チップ(図2Aでは、半導体チップ2c〜2e)の面積の影響は小さい。このため、ブロック9の底面の面積が半導体チップ2bの面積に一致されても、大きな誤差は発生しない。
その一方で、ブロック9の高さの決定には、積層体8に含まれる全ての半導体チップ2b〜2eの厚さが使用されることに留意されたい。半導体チップの積層体では、一般には、積層された半導体チップの厚さが、その機械的特性に及ぼす影響が大きい。そこで、ブロック9の高さは、積層体8に含まれる半導体チップ2b〜2eの厚さの和に一致すると定義され、これにより、誤差が小さくされる。
本実施形態では、接着剤5、6が近似対象の積層体8に含まれるにも関らず、接着剤5、6の寸法や機械的特性は、ブロック9の寸法や機械的特性の決定において考慮されないことに留意されたい。接着剤5、6の厚さが半導体チップ2b〜2eの厚さに対して相当に薄く、また、接着剤5、6の弾性率が、半導体チップ2b〜2eの弾性率に対して相当に低い場合には、接着剤5、6の存在は、解析対象である半導体チップ2aに対して大きな影響を及ぼさない。このため、ブロック9の寸法や機械的特性の決定において接着剤4、5の存在は考慮されない。
一実施形態では、パッケージ10の構造の簡易化は、モデリングツール18によって行われる。設計者が、入力装置15を操作して近似対象の積層体8として選択されるべき構造部材を(積層体8が積層された複数の半導体チップを含むように)指定すると、モデリングツール18は、その積層体8をブロック9として近似する。本実施形態では、半導体チップ2b〜2e及び接着剤5、6が積層体8として指定され、半導体チップ2b〜2e及び接着剤5、6で構成された積層体8が、ブロック9として近似される。
他の実施形態では、入力装置15の操作によって解析対象の半導体チップが指定されると、その半導体チップに接合された積層体8がモデリングツール18によって自動的に選択され、その積層体8がブロック9として近似される。この場合、モデリングツール18は、解析対象の半導体チップに接合し、且つ、積層された複数の半導体チップを含むような構造体を、近似対象の積層体8として選択する。本実施形態では、半導体チップ2aが解析対象として選択されると、半導体チップ2b〜2eと、半導体チップ2aと半導体チップ2bとを接合する接着剤5と、半導体チップ2b〜2eの間に挟まれた接着剤6で構成される近似対象の積層体8として自動的に選択され、更に、ブロック9として近似される。
図4に示されているように、構造の簡易化の後、簡易化構造データ22に示されている構造について要素が規定され、これにより、有限要素モデル23が作成される(ステップS03)。有限要素モデル23の作成は、モデリングツール18によって行われる。図5Aは、本実施形態の有限要素モデル23を示す図である。ブロック9は、その形状が簡単であり、且つ、均一な材料であると定義されているから、多くの要素を設定しなくても構造シミュレーションの精度の低下は最小限に抑えられる。
図5Aに示されている有限要素モデル23の有利性は、図5Bに示された、構造の簡易化がなされない場合の有限要素モデルと比較すると明らかである。図5Bの有限要素モデルでは、パッケージが多くの構成要素によって構成されており、その構成要素のそれぞれについて、必要数の要素を設定する必要がある。したがって、図5Bの有限要素モデルは、図5Aの有限要素モデル23と比較して、必要な要素の数が増大する。
例えば、パッケージ10の各構成部材のx方向、y方向(いずれも、平面方向)の分割数をそれぞれ、X、Yとし、一構成部材あたりのz方向(高さ方向)の分割数をZとしよう。この場合、図5Aの有限要素モデル23では、解析対象の半導体チップ2a、接着剤4、ブロック9、パッケージ基板1のSR層1a、配線層1b、コア1c、配線層1d、及びSR層1e、及び、モールド樹脂7のそれぞれの、z方向の分割数がZであるから、要素の数E1は、
E1=9×XYZ, ・・・(1)
になる。
E1=9×XYZ, ・・・(1)
になる。
一方、図5Bの有限要素モデル23では、半導体チップ2a〜2e、接着剤4〜6、パッケージ基板1のSR層1a、配線層1b、コア1c、配線層1d、及びSR層1e、及び、モールド樹脂7のそれぞれの、z方向の分割数がZであるから、要素の数E2は、
E2=16×XYZ, ・・・(2)
である。このように、積層体8をブロック9と近似して構造を簡易化することにより、要素の数を大きく削減できる。
E2=16×XYZ, ・・・(2)
である。このように、積層体8をブロック9と近似して構造を簡易化することにより、要素の数を大きく削減できる。
図4に示されているように、有限要素モデル23の作成の後、その有限要素モデル23が有限要素法ソフトウェア19に与えられ、有限要素法ソフトウェア19により、構造シミュレーションが行われる(ステップS04)。本実施形態では、解析対象である半導体チップ2aの各位置の変位(即ち、半導体チップ2aの反り)が算出され、算出された変位が解析結果データ24として外部記憶装置17に保存される。
以上に説明されているように、本実施形態では、複数の半導体チップを含む積層体8を直方体のブロック9として近似することによってパッケージ10の構造が簡易化され、簡易化されたパッケージ10について有限要素モデル23が作成される。これにより、必要な要素の数が減少し、よって、構造シミュレーションに必要な時間を短縮することができる。
なお、本実施形態では、近似対象の積層体は、解析対象の半導体チップ2aに直接接合するものとして規定されているが、近似対象の積層体は、(複数の半導体チップを含んでいれば)、必ずしも解析対象の半導体チップ2aに直接に接合されている必要はない。
例えば、図6Aに示されているように、解析対象の半導体チップ2aの上に、半導体チップ2b〜2d及び接着剤5、6からなる積層体8Aが設けられる一方、半導体チップ2aから離れて半導体チップ2e、2f及び接着剤6からなる積層体8Bが設けられている場合を考える。この場合、ステップS02の構造の簡易化において、図6Bに示されているように、積層体8Aが直方体のブロック9Aとして近似され、及び積層体8Bが直方体のブロック9Bとして近似されることが可能である。この場合でも、図7に示されているように、ブロック9A、9Bには少ない要素しか設定する必要がなく、有限要素モデルの要素の数を減少させることができる。
1:パッケージ基板
2a、2b、2c、2d、2e、2f:半導体チップ
3:はんだボール
4、5、6:接着剤
7:モールド樹脂
8、8A、8B:積層体
9、9A、9B:ブロック
10:パッケージ
11:CPU
12:メモリ
13:メモリバス
14:チップセット
15:入力装置
16:表示装置
17:外部記憶装置
18:モデリングツール
19:有限要素法ソフトウェア
2a、2b、2c、2d、2e、2f:半導体チップ
3:はんだボール
4、5、6:接着剤
7:モールド樹脂
8、8A、8B:積層体
9、9A、9B:ブロック
10:パッケージ
11:CPU
12:メモリ
13:メモリバス
14:チップセット
15:入力装置
16:表示装置
17:外部記憶装置
18:モデリングツール
19:有限要素法ソフトウェア
Claims (6)
- 積層された複数の半導体チップを含んで構成された積層体を備えるパッケージの構造シミュレーションを行う構造シミュレーション装置であって、
前記パッケージの構造を示す構造データから簡易化構造データを作成する簡易化手段と、
前記簡易化構造データに規定された構造に対して要素を設定することによって有限要素モデルを作成するモデリング手段と、
前記有限要素モデルを用いて、前記パッケージの構造シミュレーションを行うシミュレーション手段
とを具備し、
前記簡易化手段は、前記積層体を直方体のブロックとして近似することによって前記構造データから簡易化構造データを作成する
構造シミュレーション装置。 - 請求項1に記載の構造シミュレーション装置であって、
前記パッケージは、前記積層体に接合する構造体を備え、
前記ブロックは、前記簡易化構造データにおいて、或る接合面において前記構造体に直接に接合するとして規定され、
前記簡易化構造データにおいて、前記ブロックの前記接合面からの高さは、前記複数の半導体チップの厚さの和であるとして定義される
構造シミュレーション装置。 - 請求項2の構造シミュレーション装置であって、
前記ブロックの前記接合面の面積は、前記複数の半導体チップのうち、前記構造体に最近接する半導体チップの面積であるとして定義される
構造シミュレーション装置。 - 請求項3の構造シミュレーション装置であって、
前記簡易化構造データにおいて、前記ブロックの機械的特性を表すパラメータは、前記複数の半導体チップの機械的特性を表すパラメータと同一であるとして定義される
構造シミュレーション装置。 - 積層された複数の半導体チップを含んで構成された積層体を備えるパッケージに対して有限要素法による構造シミュレーションに使用される要素を設定するモデリングプログラムであって、
入力装置の操作に応答して、前記パッケージの構造を示す構造データから、前記積層体を直方体のブロックとして近似することによって簡易化構造データを作成するステップと、
前記簡易化構造データに規定された構造に対して要素を設定することによって有限要素モデルを作成するステップ
とをコンピュータに実行させる
モデリングプログラム。 - 積層された複数の半導体チップを含んで構成された積層体を備えるパッケージの構造シミュレーションを行う構造シミュレーション方法であって、
演算装置が、入力装置の操作に応答して、前記パッケージの構造を示す構造データから、前記積層体を直方体のブロックとして近似することによって簡易化構造データを作成する簡易化構造データを作成するステップと、
前記演算装置が、前記簡易化構造データに規定された構造に対して要素を設定することによって有限要素モデルを作成するステップと、
前記演算装置が、前記有限要素モデルを用いて、前記パッケージの構造シミュレーションを行うステップ
とを具備する
構造シミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174490A JP2009015462A (ja) | 2007-07-02 | 2007-07-02 | 構造シミュレーション装置、モデリングプログラム、及び構造シミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174490A JP2009015462A (ja) | 2007-07-02 | 2007-07-02 | 構造シミュレーション装置、モデリングプログラム、及び構造シミュレーション方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009015462A true JP2009015462A (ja) | 2009-01-22 |
Family
ID=40356314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007174490A Withdrawn JP2009015462A (ja) | 2007-07-02 | 2007-07-02 | 構造シミュレーション装置、モデリングプログラム、及び構造シミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009015462A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102024085A (zh) * | 2010-12-22 | 2011-04-20 | 北京航空航天大学 | 一种基于有限元的石英挠性加速度计磁结构耦合仿真方法 |
CN103106305A (zh) * | 2013-02-01 | 2013-05-15 | 北京工业大学 | 一种基于实测模态的空间网格结构模型分步修正方法 |
CN103345561A (zh) * | 2013-07-16 | 2013-10-09 | 上海航天电源技术有限责任公司 | 一种具有多层片状结构的锂离子电池热仿真分析方法 |
-
2007
- 2007-07-02 JP JP2007174490A patent/JP2009015462A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102024085A (zh) * | 2010-12-22 | 2011-04-20 | 北京航空航天大学 | 一种基于有限元的石英挠性加速度计磁结构耦合仿真方法 |
CN103106305A (zh) * | 2013-02-01 | 2013-05-15 | 北京工业大学 | 一种基于实测模态的空间网格结构模型分步修正方法 |
CN103345561A (zh) * | 2013-07-16 | 2013-10-09 | 上海航天电源技术有限责任公司 | 一种具有多层片状结构的锂离子电池热仿真分析方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7483818B2 (en) | Structural analysis program, a structural analysis method, a structural analysis apparatus, and a production process of a semiconductor integrated circuit | |
US8775998B2 (en) | Support device of three-dimensional integrated circuit and method thereof | |
US20170236814A1 (en) | Integrated circuit and computer-implemented method of manufacturing the same | |
US8332803B1 (en) | Method and apparatus for integrated circuit package thermo-mechanical reliability analysis | |
US10031996B2 (en) | Timing based net constraints tagging with zero wire load validation | |
US7873932B2 (en) | Method for analyzing component mounting board | |
JP2006344176A (ja) | 密度を考慮したマクロ配置設計装置、プログラム及び設計方法 | |
WO2010021287A1 (ja) | 基板の反り予測方法、基板の反り予測システムおよび基板の反り予測プログラム | |
JP2009015462A (ja) | 構造シミュレーション装置、モデリングプログラム、及び構造シミュレーション方法 | |
US9256707B2 (en) | Trace routing according to freeform sketches | |
US9015647B2 (en) | Dynamic printed circuit board design reuse | |
JP2007199961A (ja) | 有限要素法解析モデルの解析方法、解析システム、及び解析プログラム | |
US20060253820A1 (en) | Methods and apparatus for determining location-based on-chip variation factor | |
JP5024636B2 (ja) | 基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム | |
JP2011039741A (ja) | 基板反り解析方法、基板反り解析システム、および基板反り解析プログラム | |
JPWO2009044699A1 (ja) | 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。 | |
JP5637820B2 (ja) | 実装基板解析装置,実装基板解析方法および実装基板解析プログラム | |
JP2003347301A (ja) | 均質化法を用いた構造解析方法及び構造設計方法 | |
JP2006278803A (ja) | 基板反り解析方法およびそのシステム、基板の反り解析プログラム。 | |
JP5075008B2 (ja) | 回路解析方法、回路解析プログラム、及び回路解析装置 | |
JP4204594B2 (ja) | 部品実装基板用解析方法 | |
Gallois-Garreignot et al. | Chip package interactions: package effects on copper pillar bump induced BEoL delaminations & associated numerical developments | |
Gonzalez et al. | An efficient bump pad design to mitigate the flip chip package induced stress | |
US20100122226A1 (en) | Layout density verification system and layout density verification method | |
JP2000099550A (ja) | Icパッケージ解析装置、icパッケージ解析方法およびicパッケージ解析プログラムを記録した媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100907 |