JP5024636B2 - 基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム - Google Patents

基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム Download PDF

Info

Publication number
JP5024636B2
JP5024636B2 JP2008522670A JP2008522670A JP5024636B2 JP 5024636 B2 JP5024636 B2 JP 5024636B2 JP 2008522670 A JP2008522670 A JP 2008522670A JP 2008522670 A JP2008522670 A JP 2008522670A JP 5024636 B2 JP5024636 B2 JP 5024636B2
Authority
JP
Japan
Prior art keywords
electronic component
time
degree
division
warpage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008522670A
Other languages
English (en)
Other versions
JPWO2008001922A1 (ja
Inventor
一郎 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008522670A priority Critical patent/JP5024636B2/ja
Publication of JPWO2008001922A1 publication Critical patent/JPWO2008001922A1/ja
Application granted granted Critical
Publication of JP5024636B2 publication Critical patent/JP5024636B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Description

本発明は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）パッケージのモールドにより発生する反りや、樹脂を使用した電子部品全般の反りを高精度に予測し、これらの反りを有した電子部品をはんだ材料によりプリント配線基板に実装するリフロー工程において、プリント配線基板および電子部品に発生する反りによる接続信頼性の低下を防止するための最適条件を求める基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラムに関する。
近年、電子機器の軽薄短小化が急速に進み、実装技術についてはより高密度・高信頼性が強く求められており、かつ、高機能化のためＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）パッケージは多ピン化によりサイズは大きく、かつ薄くなる傾向にある。このため、複数のＬＳＩをモールドする際、モールド樹脂の硬化収縮においてＬＳＩパッケージには反りが発生してしまう。さらに、これらのＬＳＩパッケージをプリント配線基板に実装するリフロー工程では、モールド時に発生した反りに加え、リフロー工程での熱が加わり、モールド樹脂とプリント配線基板は複雑な反り挙動を示す。この反りは、リフロー時におけるはんだとの接続不良を起こす可能性があり、接続信頼性を大きく低下させる原因となっている。さらに、反ったままのプリント配線基板を薄い筐体に組み込むことは難しく、不良率アップの原因ともなっている。
この問題を解決するため、モールド樹脂の硬化収縮については検討が極めて困難であることから、まず、リフロー時における反り挙動を事前に把握し、設計の上流段階で反り低減施策を行うことを目的とした技術開発が関連する企業、大学、研究機関などで行われてきた。この技術開発には、高温化において、ＬＳＩパッケージやプリント配線基板の反り挙動を実験でモニターすることが難しいため、いろいろな反りの予測技術が盛んに研究されている。初期の研究としては、非特許文献１に見られるように、弾性ばり理論を拡張した多層ばり理論による基板の反り予測の研究が行われており、さらに、電子部品を実装したプリント配線基板の反りを算出するために有限要素法（ＦＥＭ：Ｆｉｎｉｔｅ Ｅｌｅｍｅｎｔ Ｍｅｔｈｏｄ）を用いたシミュレーションが行われるようになり、例えば、特許文献１のように、プリント配線基板の反りを弾性解折で算出するシステムが提案されている。さらに、基板やこれに搭載する電子部品に使用されている樹脂の粘弾性まで考慮した高精度予測技術として、非特許文献２や非特許文献３に見られるようなＦＥＭ粘弾性解析技術も登場している。
関連技術の例示であるこの非特許文献１および特許文献１で示されている方法は、弾性解析での予測技術であり、弾性解析結果が実測の反りと大きく異なることは、非特許文献３において報告されている。この問題を解決するためには、基板やこれに搭載される部品に使用されている種々の樹脂材料の粘弾性まで考慮する必要があり、非特許文献２および非特許文献３に述べられているＦＥＭ粘弾性解析を実施する必要がある。しかしながら、非特許文献２および非特許文献３に使用されている粘弾性解析手法は、樹脂材料の硬化（キュア）プロセスにおいて、硬化した後の粘弾性特性を基に解析している。このため、例えば、関連技術の１例である非特許文献４では、この樹脂材料の硬化度（モールド（硬化度＜１）、リフロー（硬化度＝１））を考慮できる解析手法について述べられており、樹脂の硬化プロセスを考慮した解析が可能となってきた。
特開２００４−０１３４３７号公報 尾田十八著"多層ばり理論によるプリント基板の応力・変形の評価"，日本機械学会論文集，５９巻５６３号，ｐｐ．２０３−２０８，１９９３． Ｋ．Ｍｉｙａｋｅ，"Ｖｉｓｃｏｅｌａｓｔｉｃ Ｗａｒｐａｇｅ Ａｎａｌｙｓｉｓ ｏｆ Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｐａｃｋａｇｅ"，Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ，Ｖｏｌ．１２３（２００１），ｐｐ．１０１−１０４． 平田，橋口著，"ＦＥＭ粘弾性解折によるＬＳＩパッケージの反り変形の研究"，Ｍａｔｅ２００５，ｐｐ．３２９−３３２，２００５． 伊奈ら著，"熱硬化型樹脂注型品の硬化プロセス解析技術の開発"，デンソー テクニカルレビュー Ｖｏｌ．７，Ｎｏ２．（２００２），ｐｐ．６９−７５． 三宅著，"ＢＧＡパッケージの硬化収縮を考慮した反り熱粘弾性解析"，エレクトロニクス実装学会誌 Ｖｏｌ．７，Ｎｏ１．（２００４），ｐｐ．５４−６１．
しかし、非特許文献４を１例とする解析方法は弾性解析であり、粘弾性解析との両立はできない。この理由は、粘弾性と樹脂硬化とは、それぞれ個々に研究されてきたため、それぞれの時間依存性を連成させる方法が見つからなかったためである。
この問題を解決する取り組みとして、これまでに唯一報告されているのは、非特許文献５がある。しかし、この手法は、非特許文献４で使用されているような樹脂の硬化度の理論式を使用してはおらず、硬化度の変化と、これによって生じる体積収縮を線膨張係数の変化に置き換えたものである。従って、この手法は、加熱過程で線膨張係数をそのまま使用すると、樹脂の体積が膨張し、硬化収縮が検討できないという不都合が発生するため、線膨張係数をマイナスに置き換えるという操作を行っている。さらに、この線膨張係数は温度のみのパラメータであり、時間依存はない。このため、この手法は、時間依存の粘弾性解析とのリンクには温度のみを使用しており、時刻歴で変化する樹脂の硬化度を考慮した（時間依存の）粘弾性解析にはほど遠いものであった。
（発明の目的）
本発明の目的は、上述した課題である、樹脂の硬化度、ヤング率変化、体積変化についての時間の関数としての理論式を用い、これと粘弾性の特性カーブ（マスターカーブ）との時間軸を合わせるアルゴリズムを組み込むことにより、時間経過に従って変化する、樹脂の硬化度を正確に考慮した粘弾性解析を実現し、ＬＳＩパッケージのモールドからリフローまでの樹脂の変化を高精度に予測することにより、開発設計段階で反りを抑えた最適設計を可能とする基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラムを提供することにある。
特に軽薄短小化の傾向が進み、曲げ剛性が低下したことにより、反りの発生が顕著となってきた携帯用電子機器に使用するプリント配線基板とＬＳＩパッケージをはじめとする樹脂材料を使用する電子部品の反りを防止するための最適条件を求めることを可能にする基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラムを提供するものである。
本発明は、基板の反りを解折する基板の反り解析方法であって、前記基板及び前記基板に実装する各種部品を含む電子部品の少なくとも形状と弾性定数を含むモデルデータに基づいた基板の反り算出において、前記電子部品に対する温度と時間の関係を表した前記電子部品の温度プロファイルを所定時間で分割し、当該分割時間に対応する前記電子部品の緩和弾性率を、温度と時間の換算則に基づいて基準温度について合成された前記電子部品に関するマスターカーブの時間軸上でシフトさせることによって取得し、シフト後の時間と実際に印加されている温度との関係に基づいて前記電子部品に関する硬化度を算出し、算出した前記硬化度の値に応じ、前記硬化度に対応する前記マスターカーブ上の緩和弾性率、又は前記硬化度と前記弾性定数との関係に基づいて算出した緩和弾性率に基づいて、前記電子部品の反りを解析する処理を含む。
本発明によれば、高精度な反り予測が可能となり、高温度における困難で時間を要する実験を行わなくても反りに影響する因子が容易に同定できるため、反りが原因となるはんだ接続不良の低減が可能となり、接続信頼性の向上を図ることができる。
図１は、本発明の第１の実施の形態による解析装置の構成を示すブロック図である。
図２は、本実施の形態による解析装置のハードウェア構成を示すブロック図である。
図３は、本実施の形態による解析装置のデータ処理装置の動作を示すフローチャートである。
図４は、温度、時間及び弾性率に基づくマスターカーブを説明する図である。
図５は、解析終了判別処理を中心とする本実施の形態による解析装置のデータ処理装置の動作を示すフローチャートである。
図６は、本発明の第２の実施の形態による解析装置の構成を示すブロック図である。
図７は、本発明の実施例１によるアンダーフィル樹脂のマスターカーブを用い、硬化度を考慮して緩和弾性率を算出する処理を説明する図である。
（第１の実施の形態）
本発明の第１の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態の構成）
図１は、本発明の第１の実施の形態による解析装置の構成を示すブロック図である。
図１を参照すると、本実施の形態による解析装置１００は、入力装置１と、データ処理装置２と、記憶媒体３と、出力装置４とを備え、データ処理装置２には、解析データ取込手段２１と、時間増分設定手段２２と、解析終了判別手段２３と、時間、温度データ抽出手段２４と、第１の緩和弾性率算出手段２５と、硬化度が１以下か否かを判別する手段２５と、第２の緩和弾性率算出手段２７と、演算手段２８と、移行手段２９とが組み込まれている。
入力装置１は、データライブラリまたは解析者により入力された、基板や電子部品の少なくとも形状データ（例えばＣＡＤデータ）、具体的には大きさや厚さ、ヤング率Ｅ、ポアソン比ν、線膨張係数αなどの弾性材料特性値、および粘弾性に必要なマスターカーブとシフトカーブ、硬化度と時間の関係を実測から求めたカーブ、さらに、モデルに印加する温度プロファイルをデータ処理装置２に入力する機能を有する。
ここで温度プロファイルは、解析対象（樹脂がコーティングされたモールド後の電子部品（コーティング樹脂含む）や、又は、電子部品が実装されたリフロー後の基板（電子部品含む））に印加した温度に基づいて取得したデータであって、時間変化と温度変化の関係を示すデータである。）
データ処理装置２は、入力装置１から解析に必要なデータを取り込んで所定の処理を行い、処理を行ったデータを記憶媒体３に引き渡すと共に、処理結果を出力装置４に引き渡す機能を有する。
記憶媒体３は、データ処理装置２から渡されたデータを記憶する機能を有する。また、記憶媒体３は、データ処理装置２に入力される基板や電子部品の少なくとも形状データ、マスターカーブとシフトカーブ、硬化度と時間の関係を実測から求めたカーブ、さらに、温度プロファイル等のデータを記憶する機能を有していてもよく、この場合、データ処理装置２は、記憶媒体３から上記必要なデータを入力することができる。なお、記憶媒体３は、データ処理装置２と接続するネットワーク上に備えられていてもよい。
ここで、マスターカーブは、電子部品をコーティングしている樹脂や、はんだ接続部を補強するために使用するアンダーフィル樹脂等について緩和弾性率と時間の関係を表した曲線であり、各対象（例えば、電子部品をコーティングしている樹脂）の硬化度を判別するために、硬化度を判別する対象毎に用意される。
出力装置４は、データ処理装置２から渡された解析データを表示する等によって出力する機能を有する。
ここで、データ処理装置２の機能をより詳細に説明する。
解析データ取込手段２１は、入力装置１から解析に必要なデータを取り込む機能を有する。
時間増分設定手段２２は、時間増分を設定する機能を有する。具体的には、時間増分設定手段２２は、全解析時間に基づいて自動またはキーボードなどの入力装置から解析者に入力されることで時間増分を設定する。すなわち、入力した最終時間までの温度プロファイルのデータを分割することによって、分割された各データ毎に繰り返し解析行うことから、全体的な解析時間は増加する。このため、時間増分設定手段２２は、分割による解析時間の増分を設定する。
なお、今回のような粘弾性解析においては、入力した最終時間までの温度プロファイルのデータを経験的に１／１０から１／１００程度にすることが望ましい。その理由は、不必要に細かい時間増分をとると、解析精度はほとんど向上せずに、解析時間が大幅に増加することになるからである。
解析終了判別手段２３は、時間増分設定手段２２で設定された分割数（時間増分）に基づいて、解析が終了か否かを判断して、終了ならば出力装置４へ解析データを引き渡し、解析が途中ならば（解析が終了しない場合）時間、温度データ抽出手段２４に解析データを引き渡す機能を有する。
時間、温度データ抽出手段２４は、現在の時間と解析モデルに印加する温度とを温度プロファイルから抽出する機能を有する。
第１の緩和弾性率算出手段２５は、シフトファクターでシフト後において、高分子材料における温度と時間の換算則に従い、ある基準温度において合成されているマスターカーブにおいて、換算された時間の分だけ時間の座標について横軸（時間軸）上をシフトさせることにより、現在の温度での実際の緩和弾性率を算出する機能を有する。すなわち、第１の緩和弾性率算出手段２５は、横軸（時間軸）をシフトさせるというシフトファクターでシフト後において、現在の温度における実際のマスターカーブから緩和弾性率を算出する機能を有する。
硬化度判別手段２６は、シフトファクターでシフト後における現時点での硬化度を算出し、その値が１（硬化終了）か否か、さらに、その値が１より小さいか否かを判別する機能を有する。
第２の緩和弾性率算出手段２７は、硬化度判別手段２６における判別で硬化度の値が１より小さい場合、後述する時間と温度に依存する硬化度とヤング率との関係式に、シフト後の時間と現在の温度とを入力し、ヤング率を算出して緩和弾性率とする機能を有する。すなわち、第２の緩和弾性率算出手段２７は、硬化度を考慮して緩和弾性率を算出する機能を有する。
演算手段２８は、硬化度に基づいて、第１の緩和弾性率算出手段２５によって算出された緩和弾性率や、第２の緩和弾性率算出手段２７によって算出された緩和弾性率を用いて、解析モデルの反りと応力を算出する機能を有する。なお、演算手段２８としては、ＦＥＭを使用することを推奨するが、モデルが積層基板のような簡単な形状ならば、粘弾性理論式によっても反りは算出可能である。
移行手段２９は、演算手段２８から渡された解析データについて、時間増分（分割による解析時間の増分の１サイクル分）を現在の解析時間に加算した上で、解析終了判別手段２３に引き渡す機能を有する。
ここで、解析装置１００のハードウェア構成の説明をする。
図２は、本実施の形態による解析装置１００のハードウェア構成を示すブロック図である。
図２を参照すると、本発明による解析装置１００は、一般的なコンピュータ装置と同様のハードウェア構成によって実現することができ、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０１、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のメインメモリであり、データの作業領域やデータの一時退避領域に用いられる主記憶部２０２、ネットワーク等を介してデータの送受信を行う通信制御部２０３（入力装置１、データ処理装置２、出力装置４）、液晶ディスプレイ、プリンタやスピーカ等の提示部２０４（出力装置４）、キーボードやマウス等の入力部２０５（入力装置１）、周辺機器と接続してデータの送受信を行うインタフェース部２０６（入力装置１、出力装置４）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、磁気ディスク、半導体メモリ等の不揮発性メモリから構成されるハードディスク装置である補助記憶部２０７（記憶媒体３）、本情報処理装置の上記各構成要素を相互に接続するシステムバス２０８等を備えている。
本発明による解析装置１００は、その動作を、解析装置１００内部にそのような機能を実現するプログラムを組み込んだ、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等のハードウェア部品からなる回路部品を実装してハードウェア的に実現することは勿論として、上記した各構成要素の各機能を提供するプログラムを、コンピュータ処理装置上のＣＰＵ２０１で実行することにより、ソフトウェア的に実現することができる。
すなわち、ＣＰＵ２０１は、補助記憶部２０７（記憶媒体３）に格納されているプログラムを、主記憶部２０２にロードして実行し、解析装置１００の動作を制御することにより、上述した各機能をソフトウェア的に実現する。
（第１の実施の形態の動作）
図３は、本発明の第１の実施の形態による解析装置のデータ処理装置の動作を示すフローチャートである。
まず、解析データ取込手段２１が、入力装置１から解析に必要なデータを取り込む（ステップＳ１０１）。すなわち、解析データ取込手段２１は、データライブラリまたは解析者により入力された、基板や電子部品の少なくとも形状データ、および粘弾性に必要なマスターカーブとシフトカーブ、硬化度と時間の関係を実測から求めたカーブ、さらに、モデルに印加する温度プロファイルを入力装置１から取り込む。
次に、時間増分設定手段２２が、全解析時間に基づいて自動またはキーボードなどの入力装置から解析者に入力されることで時間増分（分割による解析時間の増分）を設定する（ステップＳ１０２）。
次に、解析終了判別手段２３が、ステップＳ１０２で設定された分割数（時間増分）に基づいて、解析が終了か否かを判断して（ステップＳ１０３）、終了ならば出力装置４へ解析データを引き渡し、解析が途中ならば（解析が終了しない場合）次に、時間、温度データ抽出手段２４に解析データを引き渡す。
次に、時間、温度データ抽出手段２４が、現在の時間と解析モデルに印加する温度とを温度プロファイルから抽出する（ステップＳ１０４）。
次に、第１の緩和弾性率算出手段２５が、シフトファクターでシフト後において、高分子材料における温度と時間の換算則に従い、ある基準温度において合成されているマスターカーブにおいて、換算された時間の分だけ時間の座標について横軸（時間軸）上をシフトさせることにより、現在の温度での実際の緩和弾性率を算出する（ステップＳ１０５）。
次に、硬化度判別手段２６が、現時点での硬化度を算出し、その値が１（硬化終了）か否か、さらには、その値が１より小さいか否かを判別する（ステップＳ１０６）。
次に、ステップＳ１０６において硬化度が１より小さい場合、第２の緩和弾性率算出手段２７が、硬化度を考慮して、後述する時間と温度に依存する硬化度とヤング率との関係式に、シフト後の時間と現在の温度とを入力し、ヤング率を算出して緩和弾性率とする（ステップＳ１０７）。
次に、演算手段２８が、ステップＳ１０７において算出された緩和弾性率を用いて解析モデルの反りと応力を算出する（ステップＳ１０８）。
次に、移行手段２９が、演算手段２８から渡された解析データについて、時間増分を現在の換算時間に加算した上で、解析終了判別手段２３に引き渡し（ステップＳ１０９）、ステップＳ１０３から処理を再度行う。
一方、ステップＳ１０６において硬化度が１の場合、演算手段２８は、ステップＳ１０５において算出された緩和弾性率を用いて解析モデルの反りと応力を算出する（ステップＳ１０８）。
ここで、本発明において特に重要となる、温度と時間の換算則とこれを利用した粘弾性材料の緩和弾性率−時間曲線（マスターカーブ）の概念、および硬化度とヤング率との関係式について説明する。
図４は、温度、時間及び弾性率に基づくマスターカーブを説明する図である。
（緩和弾性率−時間曲線（マスターカーブ）の概念）
図４左図は、各温度で測定物に一定の変位を与えて時間の経過とともに弾性率（ヤング率）が緩和していく様子を測定した場合に得られる測定結果の模式図であり、図４右図は、この測定結果に基づいて作成したマスターカーブの模式図である。
ここで、上記測定物は、電子部品をコーティングする樹脂や、はんだ接続部を補強するために使用するアンダーフィル樹脂等が対象となる。
なお、一定の変位を与えて時間の経過とともに低下する弾性率（ヤング率）を緩和弾性率（図４左図の縦軸）と呼ぶ。
この緩和弾性率を長時間に亘り一定温度下で測定することは極めて困難であるため、樹脂などのいわゆる高分子材料が持つ、温度と時間の換算則を利用し、マスターカーブを作成することになる。
ここで、温度と時間の換算則とは、高分子材料では、高温度で樹脂が動きやすい状態は、緩和時間が長時間経過後の状態と等価であり、逆に、低温度で樹脂が動きにくい状態は緩和時間が短時間経過後の状態と等価であるというものである。
この換算則に従い、ある基準温度Ｔ０において、各測定温度と基準温度Ｔ０との温度差を時間に換算することにより、各温度で測定した緩和弾性率曲線を１本の合成曲線にすることができる。この、１本の合成曲線がマスターカーブと呼ばれるものである。
また、マスターカーブの長時間経過側のデータには、長時間に亘る測定をする代わりに、高温度で短時間測定したデータを代用することができる。
なお、換算則に使用する実験則には、アレニウス則、ＷＬＦ（Ｗｉｌｌｉａｍｓ、Ｌａｎｄｅｌ、Ｆｅｒｒｙ）則と呼ばれるものがあり、これらの実験則により算出した時間軸移動量をシフトファクターと呼ぶ。
以上のように、マスターカーブ１本の中には、様々な温度と緩和時間（温度を時間に換算するので、換算時間とも言う）での緩和弾性率が含蓄されていることになり、粘弾性を考慮した反りなどの演算には必須のものとなるものに対し、このマスターカーブで対応できるのは、あくまで硬化（キュア）させた測定物に対するものである。
（硬化度とヤング率との関係式）
次に、本発明において、硬化度の影響を考慮するために使用する、硬化度とヤング率との関係式について説明する。
硬化度を考慮した緩和弾性率（未硬化におけるヤング率）をＥｎ、ゲル化点でのヤング率をＥｇ、とすると、非特許文献４より、
Ｅｎ＝Ｅｇ・ｅｘｐ（ｆ（Ｘ）） （１）
ここで、
ｆ（Ｘ）＝ａＸ３＋ｂＸ２＋ｃＸ＋ｄ （２）
Ｘ＝１／３（４τ−１） （３）
なお、パラメータａ、ｂ、ｃ、ｄは硬化度を算出する際の実験から求めるパラメータである。
さらに、硬化時間ｔ０、換算時間ｔ、硬化度τとすれば、
τ＝ｔ／ｔ０ （４）
となる。硬化度τを式（４）から算出し、式（３）に代入してＸを決定し、実測から得られたパラメータの値とともにＸの３次多項式（２）に代入することによりｆ（Ｘ）が決定でき、これを前記説明したような処理によって粘弾性のキュアされた後の緩和弾性率の時間依存を示すマスターカーブとリンクさせ、時間軸方向へシフトさせた後の時間を硬化度について考慮した緩和弾性率の式（１）に代入することにより、樹脂の硬化度を考慮した粘弾性反り解析が可能となる。
（解析終了判別処理）
次に、データ処理装置の動作の内本発明において特に重要である解析終了判別処理を中心に図５のフローチャートを用いて説明する。なお、図５におけるＳ２０５〜Ｓ２０９は、図３におけるＳ１０５〜Ｓ１０９と同様の処理である。
まず、時間増分設定手段２２が、解析データ取込手段２１で入力した温度プロファイルのデータを、最終時間まで時間軸に基づいて分割（総分割数ｎ）する（ステップＳ２０１）。分割方法は等分割でもよいが、温度の急峻な変化がある場合は、その部分は細かく分割してもよい。また、総分割数は最終時間までの最大時間によっても異なるが、総分割数１０〜１００を推奨する。
次いで、時間増分設定手段２２が、分割番号を示すパラメータｉにゼロの値を与えて初期化し（ステップＳ２０２）、分割番号ｉに例えば１または１以上の値を加え、次の分割番号で示される分割区間の処理に進ませる（ステップＳ２０３）。
次いで、解析終了判別手段２３が、現在の分割番号が総分割数ｎを越えていないか判断を行い（ステップＳ２０４）、越えた場合には演算を終了する。
一方、ステップＳ２０４において現在の分割番号が総分割数ｎを超えていない場合には、現分割番号ｉでのシフトファクターでシフトさせた時間での緩和弾性率を算出する（ステップＳ２０５）。
次いで、硬化度判別手段２６が、このシフトされた時間における硬化度を算出し、現時点での硬化度の値が１（硬化終了）か否かを判別する（ステップＳ２０６）。
未硬化（硬化終了でない場合。硬化度＜１）ならば第２の緩和弾性率算出手段２７が硬化度とヤング率の関係式よりヤング率を算出して緩和弾性率とし（ステップＳ２０７）、硬化が終了していればステップＳ２０５で算出した緩和弾性率を最終的な緩和弾性率とし、演算手段２８が、ステップＳ２０７またはステップＳ２０５で算出した硬化度を考慮した緩和弾性率を用いて反りと応力を算出し（ステップＳ２０８）、移行手段２９が、解析データについて、時間増分を現在の換算時間に加算し（ステップＳ２０９）、ステップＳ２０３に戻る。
以上の処理を所要の分割数（解析時間）まで繰り返すことにより、本実施の形態のデータ処理装置２は、時刻歴で変化する基板の反りと応力を高精度に算出できる。
すなわち、これらの処理を必要とする分割回数まで繰り返すことにより、温度の変化に伴なって変化する電子部品とプリント配線基板との反りと応力とを高精度で予測することが可能となる。
（第１の実施の形態の効果）
本発明によれば、以下に示す効果を達成することができる。
第１の効果は、高精度な反り予測が可能となり、高温度における困難で時間を要する実験を行わなくても反りに影響する因子が容易に同定できるため、反りが原因となるはんだ接続不良の低減が可能となり、接続信頼性の向上を図れることである。
その理由は、図１にも示すように、入力装置から基板およびＬＳＩパッケージをはじめ各種の電子部品の少なくとも形状を示すモデルデータを解析データ取込手段２１により取り込み、時間増分設定手段２２により設定した時間増分ごとに時間、温度データ抽出手段２４により解析する現在の時間とその時の温度のデータを温度プロファイルから取り出し、この取り出したデータを基に第１の緩和弾性率算出手段２５でマスターカーブ横軸（時間軸）に沿ってシフトさせた後の緩和弾性率を算出し、さらに、硬化度判別手段２６により現在の取り出した時間と温度における硬化度が１か否かまたは１より小さいか否かの判断を行い、１より小さい場合には第２の緩和弾性率算出手段２７により硬化度を考慮して緩和弾性率を算出し、また、硬化度が１の場合はそのまま演算手段２８に処理を移し、算出した緩和弾性率を用いて反りと応力を算出することにより、硬化度の影響も含めて基板と電子部品に使用される各種の樹脂の粘弾性を考慮できるからである。
第２の効果は、上記述べた理由により、反りの低減が実現できるため、薄型携帯機器への部品実装基板の組み込みが容易となり、歩留の向上を図れることである。
第３の効果は、接続信頼性の大幅な向上が実現できることである。
その理由は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等はんだボールによりプリント配線基板に実装するパッケージでは、稼動中に発生する熱により、ＬＳＩパッケージとプリント配線基板との線膨張係数の差から、その間にあるはんだボールに高い応力が発生するため、はんだ接続部を補強する目的でリフロー後に補強樹脂を充填し硬化させていたが、この硬化過程により発生する反り・応力の算出が困難であったのに対し、本発明は、モールド（硬化度＜１）からリフロー（硬化度 ＝１）を経て、さらに補強樹脂部分のみ硬化度を１以下とすることにより、最適な補強樹脂と硬化条件を求めることができるからである。
（第２の実施の形態）
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
図６を参照すると、本発明の第２の実施の形態は、本発明の第１の実施の形態と同様に、入力装置１と、データ処理装置２と、記憶媒体３と、出力装置４とを備えるのに加え、粘弾性プログラム５１と硬化度プログラム５２を格納するプログラム格納装置５を備える。
粘弾性プログラム５１と硬化度プログラム５２は、データ処理装置２に読み込まれたデータの処理、動作を制御し、記憶媒体３にデータ処理装置２から各処理における処理結果を記憶させる。
以上のように、本実施の形態におけるデータ処理装置２は、粘弾性プログラム５１及び硬化度プログラム５２の制御により、第１の実施の形態におけるデータ処理装置２による処理と同一の処理を実行する。
次に、本発明の第１の実施例を、図面を参照して説明する。かかる実施例は本発明の第１の実施の形態に対応するものであるため、第１の実施の形態と相違する部分を中心に説明する。
本実施例は、入力装置１としてキーボードとマウスを、データ処理装置２としてＣＰＵを、記憶媒体３として、磁気ディスク記憶媒体を、出力装置４としてディスプレイを備えており、上記第１の実施の形態と同様に動作する。
ここで、図７に示す、はんだ接続部を補強するために使用するアンダーフィル樹脂のマスターカーブを用いて具体例を説明する。
図７のマスターカーブ横軸は、換算時間ｔ´（秒）で指数のみ表示している。また、縦軸は、緩和弾性率Ｅ´で単位はＧＰａで表示し、基準温度Ｔ０＝１６０℃で合成されている。
いま、解析すべきモデルに２００℃の温度が印加され、非常に短い時間が経過したとき、マスターカーブの同じ時間における緩和弾性率（解析している時間における、マスターカーブ基準温度での硬化後の緩和弾性率）がＡとする（図７では２．２２ＧＰａ、１０−７ｓ）。
この際、印加温度２００℃と基準温度Ｔ０＝１６０℃との間には４０℃の差異がある。
この差異を温度と時間の換算則に基づき、前記説明した第１の緩和弾性率算出手段２５が、シフトファクターでシフト後において、温度差による影響分に相当する時間を横軸にシフトさせる。なお、この例では説明のため、第１の緩和弾性率算出手段２５により、図７のＢ点の緩和弾性率（解析している温度における硬化後の緩和弾性率）と緩和時間になったとする（０．２７ＧＰａ、１ｓ）。
上記、時間軸方向へのシフト処理までは、マスターカーブを用いた粘弾性を扱う方法であり、マスターカーブが扱えるものは、あくまで硬化後の緩和弾性率のみである。本発明は、マスターカーブをベースに樹脂が未硬化の場合の影響も考慮できるようにしたものであり、その詳細について以下に説明する。
シフトファクターでシフト後における第１の緩和弾性率算出手段２５の処理を経た後、硬化度判別手段２６は、硬化度を算出する式（４）を用いて現在の硬化度を算出し、硬化が完了しているか否か判別する。
今回は硬化度τ＝０．５の場合を例にとると、硬化度τのパラメータＸの式（３）より、
Ｘ＝１／３（４τ−１）＝０．３３
また、Ｘの３次多項式（２）において、非特許文献４を参考に
ａ＝０，ｂ＝−８．８，ｃ＝１８，ｄ＝０とおくと、
ｆ（０．３３）＝ａＸ３＋ｂＸ２＋ｃＸ＋ｄ
＝４．９８
従って、硬化度を考慮した緩和弾性率Ｅｎを求める式（１）におけるｅｘｐ（ｆ（Ｘ））は、
ｅｘｐ（ｆ（Ｘ））＝１４５．５
となり、また、ゲル化点でのヤング率Ｅｇを１．０ＭＰａとすれば（推定値）、式（１）より、
Ｅｎ＝Ｅｇ・ｅｘｐ（ｆ（Ｘ））
＝１．０・１４５．５
≒０．１５（ＧＰａ） （＜０．２７）
と算出でき、図７ではＣ点（解析している時間において、未硬化の影響を考慮した緩和弾性率）となる。
（実施例１の効果）
この様に硬化が完了していない場合には、マスターカーブにおいて横軸方向にシフトさせた後、緩和弾性率を縦軸の減少方向に移した位置に求める緩和弾性率が存在しており、本発明により硬化度を考慮した緩和弾性率Ｃを求めることができる。
さらに、マスターカーブの長時間経過後では、硬化後の緩和弾性率は一定となってくるが、硬化状態によっては、この一定値を下回る可能性もあり、図７のＤ点（解析）している時間において、未硬化の影響を考慮した緩和弾性率）に示すように、実測データから作成されたマスターカーブの緩和弾性率範囲外における、硬化度を考慮した緩和弾性率も算出することができる。
以上好ましい実施の形態（及び実施例）を参照して本願発明を説明したが、本願発明は上記実施の形態（及び実施例）に限定されるものでない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
例えば、上記各実施の形態及び実施例においては、電子部品が実装された基板に関し、硬化度を考慮して緩和弾性率を算出していたが、基板に実装される単一又は複数の電子部品に関し、硬化度を考慮して緩和弾性率を算出してもよい。
本発明によれば、高精度な反り予測が可能となり、高温度における困難で時間を要する実験を行わなくても反りに影響する因子が容易に同定できるため、反りが原因となるはんだ接続不良の低減が可能となり、接続信頼性の向上を図ることができる。
その理由は、基板及び基板に実装する各種部品を含む電子部品の少なくとも形状と弾性定数を含むモデルデータに基づいた基板の反り算出において、電子部品に対する温度と時間の関係を表した電子部品の温度プロファイルを所定時間で分割し、当該分割時間に対応する電子部品の緩和弾性率を、温度と時間の換算則に基づいて基準温度について合成された電子部品に関するマスターカーブの時間軸上でシフトさせることによって取得し、シフト後の時間と実際に印加されている温度との関係に基づいて電子部品に関する硬化度を算出し、算出した硬化度の値に応じ、硬化度に対応する前記マスターカーブ上の緩和弾性率、又は硬化度と弾性定数との関係に基づいて算出した緩和弾性率に基づいて、電子部品の反りを解析するため、硬化度の影響も含めて基板と電子部品の粘弾性を考慮できるからである。
また、本発明によれば、上記述べた理由により、反りの低減が実現できるため、薄型携帯機器への部品実装基板の組み込みが容易となり、歩留の向上を図ることができる。
本発明によれば、携帯電子機器等を短期間に開発していく必要のある設計部門において、ＬＳＩパッケージのモールドからリフローまでの樹脂の変化を高精度に予測し、反りの低減対策を検討するといった用途に適用できる。
この出願は、２００６年６月２７日に出願された日本出願特願２００６−１７６３８９号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (48)

  1. 基板の反りを解析する基板の反り解析システムを構成するコンピュータによる基板の反り解析方法であって、
    前記基板及び前記基板に実装する各種部品を含む電子部品の少なくとも形状と弾性定数を含むモデルデータに基づいた基板の反り算出において、
    分割手段が、前記電子部品に対する温度と時間の関係を表した温度プロファイルを所定時間で分割する分割ステップを実行し、
    取得手段が、前記各分割時間に対応する緩和弾性率を、前記電子部品に関する硬化後の緩和弾性率と緩和時間との関係を基準温度について示すマスターカーブマスターカーブ上の、前記各分割時間を当該分割時間における温度と前記基準温度との差を前記温度と時間の換算則に基づいて換算した時間だけ時間軸上でシフトした位置から取得する取得ステップを実行し、
    硬化度算出手段が、前記各分割時間における硬化度を前記シフト後の時間と硬化時間とに基づき算出する硬化度算出ステップを実行し、
    解析手段が、前記各分割時間において、前記硬化度が１の場合は前記取得した緩和弾性率に基づいて前記電子部品の反りと応力を算出し、前記硬化度が１未満の場合は前記取得した緩和弾性率と前記硬化度と前記電子部品の弾性定数に基づいて硬化度を考慮した緩和弾性率を算出し当該硬化度を考慮した緩和弾性率に基づいて、前記電子部品の反りと応力を算出する解析ステップを実行し、
    前記マスターカーブは、温度と時間の換算則に基づいて合成される
    ことを特徴とする基板の反り解析方法。
  2. 前記電子部品に関するマスターカーブは、前記電子部品をコーティングしている樹脂について緩和弾性率と時間の関係を表した曲線であることを特徴とする請求項１に記載の基板の反り解析方法。
  3. 前記電子部品に関する硬化度は、前記電子部品をコーティングしている樹脂について前記シフト後における当該時点での硬化度であることを特徴とする請求項１又は請求項２に記載の基板の反り解析方法。
  4. 前記取得ステップ、前記硬化度算出ステップ及び前記解析ステップによる解析処理を、前記温度プロファイルの時間分割の数だけ繰り返すことを特徴とする請求項１から請求項３のいずれか１項に記載の基板の反り解析方法。
  5. 前記温度プロファイルを所定時間で分割して分割単位毎に行う前記解析は、
    前記温度プロファイルを所定時間で分割する時間分割ステップと、
    前記分割単位の分割番号を示すパラメータを初期化する初期化ステップと、
    前記分割番号を示すパラメータを昇順又は降順によって変更する分割番号変更ステップと、
    変更された前記分割番号が総分割数を越えたか否かを判断する判断ステップとを有し、
    総分割数を越えた場合は演算を終了し、越えていない場合は前記分割単位に対応する緩和弾性率を算出することを特徴とする請求項４に記載の基板の反り解析方法。
  6. 前記時間分割ステップは、前記温度プロファイルの時間軸細分方法として、等分割、または温度変化が急な部分を細分化することを特徴とする請求項５に記載の基板の反り解析方法。
  7. 前記初期化ステップは、前記分割番号を示す前記パラメータを初期化するために前記パラメータにゼロの値を与えることを特徴とする請求項５又は請求項６に記載の基板の反り解析方法。
  8. 前記分割番号変更ステップは、前記分割番号を加算させる処理であり、１または１以上を加算させることを特徴とする請求項５から請求項７のいずれか１項に記載の基板の反り解析方法。
  9. 電子部品の反りを解析する電子部品の反り解析システムを構成するコンピュータによる電子部品の反り解析方法であって、
    前記電子部品の少なくとも形状と弾性定数を含むモデルデータに基づいた電子部品の反り算出において、
    分割手段が、前記電子部品に対する温度と時間の関係を表した温度プロファイルを所定時間で分割する分割ステップを実行し、
    取得手段が、前記各分割時間に対応する緩和弾性率を、前記電子部品に関する硬化後の緩和弾性率と緩和時間との関係を基準温度について示すマスターカーブマスターカーブ上の、前記各分割時間を当該分割時間における温度と前記基準温度との差を前記温度と時間の換算則に基づいて換算した時間だけ時間軸上でシフトした位置から取得する取得ステップを実行し、
    硬化度算出手段が、前記各分割時間における硬化度を前記シフト後の時間と硬化時間とに基づき算出する硬化度算出ステップを実行し、
    解析手段が、前記各分割時間において、前記硬化度が１の場合は前記取得した緩和弾性率に基づいて前記電子部品の反りと応力を算出し、前記硬化度が１未満の場合は前記取得した緩和弾性率と前記硬化度と前記電子部品の弾性定数に基づいて硬化度を考慮した緩和弾性率を算出し当該硬化度を考慮した緩和弾性率に基づいて、前記電子部品の反りと応力を算出する解析ステップを実行し、
    前記マスターカーブは、温度と時間の換算則に基づいて合成される
    ことを特徴とする電子部品の反り解析方法。
  10. 前記電子部品に関するマスターカーブは、前記電子部品をコーティングしている樹脂について緩和弾性率と時間の関係を表した曲線であることを特徴とする請求項９に記載の電子部品の反り解析方法。
  11. 前記電子部品に関する硬化度は、前記電子部品をコーティングしている樹脂について前記シフト後における当該時点での硬化度であることを特徴とする請求項９又は請求項１０に記載の電子部品の反り解析方法。
  12. 前記取得ステップ、前記硬化度算出ステップ及び前記解析ステップによる解析処理を、前記温度プロファイルの時間分割の数だけ繰り返すことを特徴とする請求項９から請求項１１のいずれか１項に記載の電子部品の反り解析方法。
  13. 前記温度プロファイルを所定時間で分割して分割単位毎に行う前記解析は、
    前記温度プロファイルを所定時間で分割する時間分割ステップと、
    前記分割単位の分割番号を示すパラメータを初期化する初期化ステップと、
    前記分割番号を示すパラメータを昇順又は降順によって変更する分割番号変更ステップと、
    変更された前記分割番号が総分割数を越えたか否かを判断する判断ステップとを有し、
    総分割数を越えた場合は演算を終了し、越えていない場合は前記分割単位に対応する緩和弾性率を算出することを特徴とする請求項１２に記載の電子部品の反り解析方法。
  14. 前記時間分割ステップは、前記温度プロファイルの時間軸細分方法として、等分割、または温度変化が急な部分を細分化することを特徴とする請求項１３に記載の基板の反り解析方法。
  15. 前記初期化ステップは、前記分割番号を示す前記パラメータを初期化するために前記パラメータにゼロの値を与えることを特徴とする請求項１３又は請求項１４に記載の電子部品の反り解析方法。
  16. 前記分割番号変更ステップは、前記分割番号を加算させる処理であり、１または１以上を加算させることを特徴とする請求項１３から請求項１５のいずれか１項に記載の電子部品の反り解析方法。
  17. 基板の反りを解析する基板の反り解析システムであって、
    前記基板及び前記基板に実装する各種部品を含む電子部品の少なくとも形状と弾性定数を含むモデルデータに基づいた基板の反り算出において、
    前記電子部品に対する温度と時間の関係を表した温度プロファイルを所定時間で分割する分割手段と、
    前記各分割時間に対応する緩和弾性率を、前記電子部品に関する硬化後の緩和弾性率と緩和時間との関係を基準温度について示すマスターカーブマスターカーブ上の、前記各分割時間を当該分割時間における温度と前記基準温度との差を前記温度と時間の換算則に基づいて換算した時間だけ時間軸上でシフトした位置から取得する取得手段と、
    前記各分割時間における硬化度を前記シフト後の時間と硬化時間とに基づき算出する硬化度算出手段と、
    前記各分割時間において、前記硬化度が１の場合は前記取得した緩和弾性率に基づいて前記電子部品の反りと応力を算出し、前記硬化度が１未満の場合は前記取得した緩和弾性率と前記硬化度と前記電子部品の弾性定数に基づいて硬化度を考慮した緩和弾性率を算出し当該硬化度を考慮した緩和弾性率に基づいて、前記電子部品の反りと応力を算出する解析手段とを含み、
    前記マスターカーブは、温度と時間の換算則に基づいて合成される
    ことを特徴とする基板の反り解析システム。
  18. 前記電子部品に関するマスターカーブは、前記電子部品をコーティングしている樹脂について緩和弾性率と時間の関係を表した曲線であることを特徴とする請求項１７に記載の基板の反り解析システム。
  19. 前記電子部品に関する硬化度は、前記電子部品をコーティングしている樹脂について前記シフト後における当該時点での硬化度であることを特徴とする請求項１７又は請求項１８に記載の基板の反り解析システム。
  20. 前記取得手段、前記硬化度算出手段及び前記解析手段は、
    当該処理を前記温度プロファイルの時間分割の数だけ繰り返すことを特徴とする請求項１７から請求項１９のいずれか１項に記載の基板の反り解析システム。
  21. 前記分割手段と、
    前記分割単位の分割番号を示すパラメータを初期化する初期化手段と、
    前記分割番号を示すパラメータを昇順又は降順によって変更する分割番号変更手段と、
    変更された前記分割番号が総分割数を越えたか否かを判断する判断手段とを有し、
    総分割数を越えた場合は演算を終了し、越えていない場合は前記取得手段によって当該分割時間に対応する前記電子部品の緩和弾性率を取得し、
    前記硬化度算出手段によって硬化度を算出し、
    前記解析手段によって、算出した前記硬化度の値に応じ、前記分割単位に対応する緩和弾性率に基づいて、前記電子部品の反りと応力を解析し、
    前記温度プロファイルを所定時間で分割して分割単位毎に前記処理を行うことを特徴とする請求項１７から請求項１９のいずれか１項に記載の基板の反り解析システム。
  22. 前記分割手段は、前記温度プロファイルの時間軸細分方法として、等分割、または温度変化が急な部分を細分化することを特徴とする請求項２１に記載の基板の反り解析システム。
  23. 前記初期化手段は、前記分割番号を示す前記パラメータを初期化するために前記パラメータにゼロの値を与えることを特徴とする請求項２１又は請求項２２に記載の基板の反り解析システム。
  24. 前記分割番号変更手段は、前記分割番号を、１または１以上を加算させることを特徴とする請求項２１から請求項２３のいずれか１項に記載の基板の反り解析システム。
  25. 電子部品の反りを解析する電子部品の反り解析システムであって、
    各種部品を含む電子部品の少なくとも形状と弾性定数を含むモデルデータに基づいた電子部品の反り算出において、
    前記電子部品に対する温度と時間の関係を表した温度プロファイルを所定時間で分割する分割手段と、
    前記各分割時間に対応する緩和弾性率を、前記電子部品に関する硬化後の緩和弾性率と緩和時間との関係を基準温度について示すマスターカーブマスターカーブ上の、前記各分割時間を当該分割時間における温度と前記基準温度との差を前記温度と時間の換算則に基づいて換算した時間だけ時間軸上でシフトした位置から取得する取得手段と、
    前記各分割時間における硬化度を前記シフト後の時間と硬化時間とに基づき算出する硬化度算出手段と、
    前記各分割時間において、前記硬化度が１の場合は前記取得した緩和弾性率に基づいて前記電子部品の反りと応力を算出し、前記硬化度が１未満の場合は前記取得した緩和弾性率と前記硬化度と前記電子部品の弾性定数に基づいて硬化度を考慮した緩和弾性率を算出し当該硬化度を考慮した緩和弾性率に基づいて、前記電子部品の反りと応力を算出する解析手段とを含み、
    前記マスターカーブは、温度と時間の換算則に基づいて合成される
    ことを特徴とする電子部品の反り解析システム。
  26. 前記電子部品に関するマスターカーブは、前記電子部品をコーティングしている樹脂について緩和弾性率と時間の関係を表した曲線であることを特徴とする請求項２５に記載の電子部品の反り解析システム。
  27. 前記電子部品に関する硬化度は、前記電子部品をコーティングしている樹脂について前記シフト後における当該時点での硬化度であることを特徴とする請求項２５又は請求項２６に記載の電子部品の反り解析システム。
  28. 前記取得手段、前記硬化度算出手段及び前記解析手段は、
    当該処理を前記温度プロファイルの時間分割の数だけ繰り返すことを特徴とする請求項２５から請求項２７のいずれか１項に記載の電子部品の反り解析システム。
  29. 前記分割手段と、
    前記分割単位の分割番号を示すパラメータを初期化する初期化手段と、
    前記分割番号を示すパラメータを昇順又は降順によって変更する分割番号変更手段と、
    変更された前記分割番号が総分割数を越えたか否かを判断する判断手段とを有し、
    総分割数を越えた場合は演算を終了し、越えていない場合は前記取得手段によって当該分割時間に対応する前記電子部品の緩和弾性率を取得し、
    前記硬化度算出手段によって硬化度を算出し、
    前記解析手段によって、算出した前記硬化度の値に応じ、前記分割単位に対応する緩和弾性率に基づいて、前記電子部品の反りと応力を解析し、
    前記温度プロファイルを所定時間で分割して分割単位毎に前記処理を行うことを特徴とする請求項２５から請求項２８のいずれか１項に記載の電子部品の反り解析システム。
  30. 前記分割手段は、前記温度プロファイルの時間軸細分方法として、等分割、または温度変化が急な部分を細分化することを特徴とする請求項２９に記載の電子部品の反り解析システム。
  31. 前記初期化手段は、前記分割番号を示す前記パラメータを初期化するために前記パラメータにゼロの値を与えることを特徴とする請求項２９又は請求項３０に記載の電子部品の反り解析システム。
  32. 前記分割番号変更手段は、前記分割番号を、１または１以上を加算させることを特徴とする請求項２９から請求項３１のいずれか１項に記載の電子部品の反り解析システム。
  33. 基板の反りを解析する基板の反り解析システム上で実現される基板の反り解析プログラムであって、
    前記基板及び前記基板に実装する各種部品を含む電子部品の少なくとも形状と弾性定数を含むモデルデータに基づいた基板の反り算出において、
    分割手段において、前記電子部品に対する温度と時間の関係を表した温度プロファイルを所定時間で分割する分割処理を実行させ、
    取得手段において、前記各分割時間に対応する緩和弾性率を、前記電子部品に関する硬化後の緩和弾性率と緩和時間との関係を基準温度について示すマスターカーブマスターカーブ上の、前記各分割時間を当該分割時間における温度と前記基準温度との差を前記温度と時間の換算則に基づいて換算した時間だけ時間軸上でシフトした位置から取得する取得処理を実行させ、
    硬化度算出手段において、前記各分割時間における硬化度を前記シフト後の時間と硬化時間とに基づき算出する硬化度算出処理を実行させ、
    解析手段において、前記各分割時間において、前記硬化度が１の場合は前記取得した緩和弾性率に基づいて前記電子部品の反りと応力を算出し、前記硬化度が１未満の場合は前記取得した緩和弾性率と前記硬化度と前記電子部品の弾性定数に基づいて硬化度を考慮した緩和弾性率を算出し当該硬化度を考慮した緩和弾性率に基づいて、前記電子部品の反りと応力を算出する解析処理を実行させ、
    前記マスターカーブは、温度と時間の換算則に基づいて合成される
    ことを特徴とする基板の反り解析プログラム。
  34. 前記電子部品に関するマスターカーブは、前記電子部品をコーティングしている樹脂について緩和弾性率と時間の関係を表した曲線であることを特徴とする請求項３３に記載の基板の反り解析プログラム。
  35. 前記電子部品に関する硬化度は、前記電子部品をコーティングしている樹脂について前記シフト後における当該時点での硬化度であることを特徴とする請求項３３又は請求項３４に記載の基板の反り解析プログラム。
  36. 前記取得処理、前記硬化度算出処理及び前記解析処理は、
    当該処理を前記温度プロファイルの時間分割の数だけ繰り返すことを特徴とする請求項３３から請求項３５のいずれか１項に記載の基板の反り解析プログラム。
  37. 前記分割処理と、
    初期化手段において、前記分割単位の分割番号を示すパラメータを初期化する初期化処理と、
    分割番号変更手段において、前記分割番号を示すパラメータを昇順又は降順によって変更する分割番号変更処理と、
    判断手段において、変更された前記分割番号が総分割数を越えたか否かを判断する判断処理とを有し、
    総分割数を越えた場合は演算を終了し、越えていない場合は前記取得処理において当該分割時間に対応する前記電子部品の緩和弾性率を取得し、
    前記硬化度算出処理において硬化度を算出し、
    前記解析手段において、算出した前記硬化度の値に応じ、前記分割単位に対応する緩和弾性率に基づいて、前記電子部品の反りと応力を解析し、
    前記温度プロファイルを所定時間で分割して分割単位毎に前記処理を行うことを特徴とする請求項３３から請求項３６のいずれか１項に記載の基板の反り解析プログラム。
  38. 前記分割処理は、前記温度プロファイルの時間軸細分方法として、等分割、または温度変化が急な部分を細分化することを特徴とする請求項３７に記載の基板の反り解析プログラム。
  39. 前記初期化処理は、前記分割番号を示す前記パラメータを初期化するために前記パラメータにゼロの値を与えることを特徴とする請求項３７又は請求項３８に記載の基板の反り解析プログラム。
  40. 前記分割番号変更処理は、前記分割番号を、１または１以上を加算させることを特徴とする請求項３７から請求項３９のいずれか１項に記載の基板の反り解析プログラム。
  41. 電子部品の反りを解析する電子部品の反り解析システム上で実現される電子部品の反り解析プログラムであって、
    前記電子部品の少なくとも形状と弾性定数を含むモデルデータに基づいた基板の反り算出において、
    分割手段において、前記電子部品に対する温度と時間の関係を表した温度プロファイルを所定時間で分割する分割処理を実行させ、
    取得手段において、前記各分割時間に対応する緩和弾性率を、前記電子部品に関する硬化後の緩和弾性率と緩和時間との関係を基準温度について示すマスターカーブマスターカーブ上の、前記各分割時間を当該分割時間における温度と前記基準温度との差を前記温度と時間の換算則に基づいて換算した時間だけ時間軸上でシフトした位置から取得する取得処理を実行させ、
    硬化度算出手段において、前記各分割時間における硬化度を前記シフト後の時間と硬化時間とに基づき算出する硬化度算出処理を実行させ、
    解析手段において、前記各分割時間において、前記硬化度が１の場合は前記取得した緩和弾性率に基づいて前記電子部品の反りと応力を算出し、前記硬化度が１未満の場合は前記取得した緩和弾性率と前記硬化度と前記電子部品の弾性定数に基づいて硬化度を考慮した緩和弾性率を算出し当該硬化度を考慮した緩和弾性率に基づいて、前記電子部品の反りと応力を算出する解析処理を実行させ、
    前記マスターカーブは、温度と時間の換算則に基づいて合成される
    ことを特徴とする電子部品の反り解析プログラム。
  42. 前記電子部品に関するマスターカーブは、前記電子部品をコーティングしている樹脂について緩和弾性率と時間の関係を表した曲線であることを特徴とする請求項４１に記載の電子部品の反り解析プログラム。
  43. 前記電子部品に関する硬化度は、前記電子部品をコーティングしている樹脂について前記シフト後における当該時点での硬化度であることを特徴とする請求項４１又は請求項４２に記載の電子部品の反り解析プログラム。
  44. 前記取得処理、前記硬化度算出処理及び前記解析処理は、
    当該処理を前記温度プロファイルの時間分割の数だけ繰り返すことを特徴とする請求項４１から請求項４３のいずれか１項に記載の電子部品の反り解析プログラム。
  45. 前記分割処理と、
    初期化手段において、前記分割単位の分割番号を示すパラメータを初期化する初期化処理と、
    分割番号変更手段において、前記分割番号を示すパラメータを昇順又は降順によって変更する分割番号変更処理と、
    判断手段において、変更された前記分割番号が総分割数を越えたか否かを判断する判断処理とを有し、
    総分割数を越えた場合は演算を終了し、越えていない場合は前記取得処理において当該分割時間に対応する前記電子部品の緩和弾性率を取得し、
    前記硬化度算出処理において硬化度を算出し、
    前記解析手段において、算出した前記硬化度の値に応じ、前記分割単位に対応する緩和弾性率に基づいて、前記電子部品の反りと応力を解析し、
    前記温度プロファイルを所定時間で分割して分割単位毎に前記処理を行うことを特徴とする請求項４１から請求項４４のいずれか１項に記載の電子部品の反り解析プログラム。
  46. 前記分割処理は、前記温度プロファイルの時間軸細分方法として、等分割、または温度変化が急な部分を細分化することを特徴とする請求項４５に記載の電子部品の反り解析プログラム。
  47. 前記初期化処理は、前記分割番号を示す前記パラメータを初期化するために前記パラメータにゼロの値を与えることを特徴とする請求項４５又は請求項４６に記載の電子部品の反り解析プログラム。
  48. 前記分割番号変更処理は、前記分割番号を、１または１以上を加算させることを特徴とする請求項４５から請求項４７のいずれか１項に記載の電子部品の反り解析プログラム。
JP2008522670A 2006-06-27 2007-06-25 基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム Expired - Fee Related JP5024636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008522670A JP5024636B2 (ja) 2006-06-27 2007-06-25 基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006176389 2006-06-27
JP2006176389 2006-06-27
PCT/JP2007/063188 WO2008001922A1 (fr) 2006-06-27 2007-06-25 Procédé, système et programme d'analyse d'enroulement de carte ou de composant électronique
JP2008522670A JP5024636B2 (ja) 2006-06-27 2007-06-25 基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム

Publications (2)

Publication Number Publication Date
JPWO2008001922A1 JPWO2008001922A1 (ja) 2009-12-03
JP5024636B2 true JP5024636B2 (ja) 2012-09-12

Family

ID=38845680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008522670A Expired - Fee Related JP5024636B2 (ja) 2006-06-27 2007-06-25 基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム

Country Status (4)

Country Link
US (1) US8280649B2 (ja)
JP (1) JP5024636B2 (ja)
CN (1) CN101479730B (ja)
WO (1) WO2008001922A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482180B1 (en) 2008-04-29 2009-01-27 International Business Machines Corporation Method for determining the impact of layer thicknesses on laminate warpage
JP5637820B2 (ja) * 2010-11-08 2014-12-10 富士通株式会社 実装基板解析装置，実装基板解析方法および実装基板解析プログラム
JP6127674B2 (ja) 2013-04-12 2017-05-17 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
CN105488263B (zh) * 2015-11-24 2018-10-19 广州兴森快捷电路科技有限公司 预测封装基板阻焊后翘曲的方法
CN109558610B (zh) * 2017-09-26 2021-01-29 京东方科技集团股份有限公司 膜层刻蚀区域等效力学参数的计算方法和设备
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10320432A (ja) * 1997-05-16 1998-12-04 Nec Corp 有限要素法を用いた塑性解析方法、システムおよび有限要素法を用いた塑性解析プログラムを記録した記録媒体
JP2004013437A (ja) * 2002-06-05 2004-01-15 Toshiba Corp 基板の反り解析方法及びそのシステム、基板の反り解析プログラム

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US603877A (en) * 1898-05-10 Boiler
US4162126A (en) * 1976-12-10 1979-07-24 Hitachi, Ltd. Surface detect test apparatus
GB2057675B (en) * 1979-07-20 1983-11-16 Hitachi Ltd Photoelectric detection of surface defects
US4898471A (en) * 1987-06-18 1990-02-06 Tencor Instruments Particle detection on patterned wafers and the like
US4845558A (en) * 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
JP2760250B2 (ja) * 1993-02-03 1998-05-28 株式会社デンソー ピンホール検査装置
US5355212A (en) * 1993-07-19 1994-10-11 Tencor Instruments Process for inspecting patterned wafers
US5517234A (en) * 1993-10-26 1996-05-14 Gerber Systems Corporation Automatic optical inspection system having a weighted transition database
US6271916B1 (en) * 1994-03-24 2001-08-07 Kla-Tencor Corporation Process and assembly for non-destructive surface inspections
US5661408A (en) * 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US5625451A (en) * 1995-11-27 1997-04-29 Schmitt Measurement Systems, Inc. Methods and apparatus for characterizing a surface
JP4527205B2 (ja) * 1997-03-31 2010-08-18 リアル・タイム・メトロジー，インコーポレーテッド 光学検査モジュール、及び統合プロセス工具内で基板上の粒子及び欠陥を検出するための方法
JP3211872B2 (ja) * 1997-07-29 2001-09-25 日本電気株式会社 薬液処理方法、半導体基板の処理方法及び半導体装置の製造方法
US6201601B1 (en) * 1997-09-19 2001-03-13 Kla-Tencor Corporation Sample inspection system
US6440612B1 (en) * 1999-09-01 2002-08-27 Micron Technology, Inc. Field correction of overlay error
JP3987246B2 (ja) * 1999-09-17 2007-10-03 株式会社東芝 露光用マスク及び半導体装置の製造方法
US6552337B1 (en) * 1999-11-02 2003-04-22 Samsung Electronics Co., Ltd. Methods and systems for measuring microroughness of a substrate combining particle counter and atomic force microscope measurements
JP2001163312A (ja) * 1999-12-03 2001-06-19 Jiyooben Denki Kk 密封包装物の検査方法及びその装置
TW571089B (en) * 2000-04-21 2004-01-11 Nikon Corp Defect testing apparatus and defect testing method
US6673637B2 (en) * 2000-09-20 2004-01-06 Kla-Tencor Technologies Methods and systems for determining a presence of macro defects and overlay of a specimen
US6919957B2 (en) * 2000-09-20 2005-07-19 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension, a presence of defects, and a thin film characteristic of a specimen
US6950196B2 (en) * 2000-09-20 2005-09-27 Kla-Tencor Technologies Corp. Methods and systems for determining a thickness of a structure on a specimen and at least one additional property of the specimen
US6636031B1 (en) * 2000-10-05 2003-10-21 Sanko Electronic Laboratory Co., Ltd. Method and device for detecting pinholes in organic film on concrete surface
CN1204790C (zh) * 2000-12-27 2005-06-01 松下电器产业株式会社 引线框及其制造方法和导热性基板的制造方法
US6538730B2 (en) * 2001-04-06 2003-03-25 Kla-Tencor Technologies Corporation Defect detection system
JP3210654B1 (ja) * 2001-05-02 2001-09-17 レーザーテック株式会社 光学式走査装置及び欠陥検出装置
US7155052B2 (en) * 2002-06-10 2006-12-26 Tokyo Seimitsu (Israel) Ltd Method for pattern inspection
US6596553B1 (en) * 2002-06-26 2003-07-22 Advanced Micro Devices, Inc. Method of pinhole decoration and detection
US6781688B2 (en) * 2002-10-02 2004-08-24 Kla-Tencor Technologies Corporation Process for identifying defects in a substrate having non-uniform surface properties
KR100492158B1 (ko) * 2002-11-19 2005-06-02 삼성전자주식회사 웨이퍼 검사 장치
US7369233B2 (en) * 2002-11-26 2008-05-06 Kla-Tencor Technologies Corporation Optical system for measuring samples using short wavelength radiation
US6718526B1 (en) * 2003-02-07 2004-04-06 Kla-Tencor Corporation Spatial signature analysis
EP1639342A4 (en) * 2003-05-19 2010-04-14 Kla Tencor Tech Corp DEVICE AND METHOD FOR ENABLING A ROBUST SEPARATION BETWEEN INTERESTING SIGNALS AND NOISE
WO2004111618A2 (en) * 2003-06-10 2004-12-23 Ade Corporation Method and system for classifiying defects occurring at a surface of a substrate using graphical representation of multi-channel data
US7110106B2 (en) * 2003-10-29 2006-09-19 Coretech Optical, Inc. Surface inspection system
US7006886B1 (en) * 2004-01-12 2006-02-28 Kla Tencor-Technologies Corporation Detection of spatially repeating signatures
US7315642B2 (en) * 2004-02-12 2008-01-01 Applied Materials, Israel, Ltd. System and method for measuring thin film thickness variations and for compensating for the variations
KR100590542B1 (ko) * 2004-02-21 2006-06-19 삼성전자주식회사 Ｄｎａ 칩의 오류 스팟 검출 방법 및 그 시스템
US7373277B1 (en) * 2004-03-09 2008-05-13 Kla-Tencor Technologies Corp. Methods and systems for detection of selected defects particularly in relatively noisy inspection data
US7359052B2 (en) * 2004-05-14 2008-04-15 Kla-Tencor Technologies Corp. Systems and methods for measurement of a specimen with vacuum ultraviolet light
US7564552B2 (en) * 2004-05-14 2009-07-21 Kla-Tencor Technologies Corp. Systems and methods for measurement of a specimen with vacuum ultraviolet light
US7067819B2 (en) * 2004-05-14 2006-06-27 Kla-Tencor Technologies Corp. Systems and methods for measurement or analysis of a specimen using separated spectral peaks in light
US7349079B2 (en) * 2004-05-14 2008-03-25 Kla-Tencor Technologies Corp. Methods for measurement or analysis of a nitrogen concentration of a specimen
JP4904034B2 (ja) * 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
US7417722B2 (en) * 2004-12-19 2008-08-26 Kla-Tencor Technologies Corporation System and method for controlling light scattered from a workpiece surface in a surface inspection system
JP4988223B2 (ja) * 2005-06-22 2012-08-01 株式会社日立ハイテクノロジーズ 欠陥検査装置およびその方法
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
SG170805A1 (en) * 2006-02-09 2011-05-30 Kla Tencor Tech Corp Methods and systems for determining a characteristic of a wafer
WO2007137261A2 (en) * 2006-05-22 2007-11-29 Kla-Tencor Technologies Corporation Methods and systems for detecting pinholes in a film formed on a wafer or for monitoring a thermal process tool
US7904845B2 (en) * 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
US8194968B2 (en) * 2007-01-05 2012-06-05 Kla-Tencor Corp. Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7894659B2 (en) * 2007-02-28 2011-02-22 Kla-Tencor Technologies Corp. Methods for accurate identification of an edge of a care area for an array area formed on a wafer and methods for binning defects detected in an array area formed on a wafer
US7925072B2 (en) * 2007-03-08 2011-04-12 Kla-Tencor Technologies Corp. Methods for identifying array areas in dies formed on a wafer and methods for setting up such methods
US8151206B2 (en) * 2007-04-03 2012-04-03 International Business Machines Corporation Modifying an order of processing of a task performed on a plurality of objects
US8611639B2 (en) * 2007-07-30 2013-12-17 Kla-Tencor Technologies Corp Semiconductor device property extraction, generation, visualization, and monitoring methods
US8126255B2 (en) * 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10320432A (ja) * 1997-05-16 1998-12-04 Nec Corp 有限要素法を用いた塑性解析方法、システムおよび有限要素法を用いた塑性解析プログラムを記録した記録媒体
JP2004013437A (ja) * 2002-06-05 2004-01-15 Toshiba Corp 基板の反り解析方法及びそのシステム、基板の反り解析プログラム

Also Published As

Publication number Publication date
WO2008001922A1 (fr) 2008-01-03
US20090276164A1 (en) 2009-11-05
CN101479730B (zh) 2011-06-08
CN101479730A (zh) 2009-07-08
JPWO2008001922A1 (ja) 2009-12-03
US8280649B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
JP5024636B2 (ja) 基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム
JP4500308B2 (ja) 電子パッケージ信頼性予測装置および電子パッケージ信頼性予測プログラム
JP5355988B2 (ja) 電子部品の熱応力解析方法、樹脂流動解析方法および熱応力解析装置
JP4774810B2 (ja) 基板反り解析方法そのシステム、プログラム及び記録媒体
JPWO2010021287A1 (ja) 基板の反り予測方法、基板の反り予測システムおよび基板の反り予測プログラム
Hwang et al. PVTC equation for epoxy molding compound
JP2007199961A (ja) 有限要素法解析モデルの解析方法、解析システム、及び解析プログラム
JPWO2009044699A1 (ja) ３次元基板反り解析システム、３次元基板反り解析装置、３次元基板反り解析方法およびプログラム。
Hu et al. Micromechanical analysis of copper trace in printed circuit boards
JP2008186104A (ja) 製造物属性情報予測装置、製造物属性情報予測方法および製造物属性情報予測プログラム
US20110010153A1 (en) Model analysis system, model analysis method, and model analysis program
JP2006278803A (ja) 基板反り解析方法およびそのシステム、基板の反り解析プログラム。
Salahouelhadj et al. Study of the influence of material properties and geometric parameters on warpage for Fan-Out Wafer Level Packaging
JP4876777B2 (ja) 有限要素法解析モデルの要素分割システム、要素分割装置及び要素分割方法並びにそのプログラム
Duca et al. A comprehensive study on BGA block warpage and prediction methodology
JP5349859B2 (ja) 成形品形状の予測方法、成形品の製造方法、成形品形状の予測プログラムとその記憶媒体
JP5899004B2 (ja) 成形品そり変形予測装置、成形品そり変形予測方法及び成形品そり変形予測プログラム
Kim et al. Material property effects on solder failure analyses
JP4130156B2 (ja) 物性値測定装置および物性値測定方法
Chen et al. Different conservation laws utilized for warpage prediction of MUF FCCSP with 4L ETS
Zukowski et al. Correct modelling of geometry and materials properties in the thermo-mechanical finite-elements-simulation of chip scale packages
JP2000099550A (ja) Ｉｃパッケージ解析装置、ｉｃパッケージ解析方法およびｉｃパッケージ解析プログラムを記録した媒体
Liu et al. Dynamic substructure method for prediction of solder joint reliability of IC package under drop test
Schindler-Saefkow et al. Master curve synthesis by effective viscoelastic plastic material modeling
Chen et al. Trend plots for compound selection utilized for warpage design of MUF FCCSP with 4L ETS

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees