JPWO2009044699A1 - 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。 - Google Patents
3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。 Download PDFInfo
- Publication number
- JPWO2009044699A1 JPWO2009044699A1 JP2009536038A JP2009536038A JPWO2009044699A1 JP WO2009044699 A1 JPWO2009044699 A1 JP WO2009044699A1 JP 2009536038 A JP2009536038 A JP 2009536038A JP 2009536038 A JP2009536038 A JP 2009536038A JP WO2009044699 A1 JPWO2009044699 A1 JP WO2009044699A1
- Authority
- JP
- Japan
- Prior art keywords
- warpage
- data
- model
- substrate
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/24—Sheet material
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
2 データ処理装置
3 記憶装置
4 出力装置
5 3次元基板反り解析プログラム
21 データ取込手段
22 モデル作成手段
23 モデル分割手段
24 演算手段
25 モデル連結手段
31 プリント配線基板
32 部品
A1 モデル分割判断工程
A2 モデル分割工程
A3 ポアソン比を考慮した多層ばり理論を用いた反り演算工程
A4 各切断面同士の連結工程
A5 全体座標系での反り換算工程
L 多層基板の長さ
b 多層基板の幅
α 熱膨張係数(図中のサフィックスは層番号を示す)
ν ポアソン比
E ヤング率(図中のサフィックスは層番号を示す)
N 層の総数
R 曲率半径(サフィックスの付いたものは、その層番号での曲率半径を示し、ないものは、代表曲率半径を示す)
{ε} ひずみベクトル
{P} 軸力ベクトル
〔K〕 剛性マトリックス
次に、本発明の第1の実施例を、図面を参照して説明する。かかる実施例は本発明の第1の実施の形態に対応するものである。
Claims (21)
- 基板の形状を示す形状データに材料特性値を加えてモデルデータを作成するモデル作成手段と、
前記モデルデータに基づいて縦横かつ等分割に分割するモデル分割手段と、
前記分割された各分割モデルの切断面と外形断面との反りを演算する演算手段と、
前記演算後の切断面同士を連結し、全体座標系の反りデータに変換する変換手段と
を有することを特徴とする3次元基板反り解析システム。 - 前記変換手段は、前記分割したモデルデータを前記反りデータに基づいて変形させ、前記切断面同士を連結させて反りデータを全体座標系に変換することを特徴とする請求項1に記載の3次元基板反り解析システム。
- 前記演算手段は、前記切断面および外形断面の反りを算出する方法として、多層ばり理論における梁の曲げ剛性を板の曲げ剛性に置き換えた理論式を使用することを特徴とする請求項1又は請求項2に記載の3次元基板反り解析システム。
- 前記分割手段は、前記モデルデータに基づいて、搭載された電子部品があるか否か判断し、部品がある場合に分割することを特徴とする請求項1から請求項3のいずれかに記載の3次元基板反り解析システム。
- 前記分割手段は、部品内部を通り、かつ、縦横に等間隔に基板の形状データを分割することを特徴とする請求項1から請求項4のいずれかに記載の3次元基板反り解析システム。
- 前記算出手段は、前記多層ばり理論にポアソン比の影響を考慮できる板の曲げ剛性を組み入れた計算式を用い、各切断面および外形断面の反りを演算することを特徴とする請求項1から請求項5のいずれか記載の3次元基板反り解析システム。
- 前記変換手段は、前記演算した反りを有する各切断面同士を連結することを特徴とする請求項1から請求項6のいずれかに記載の3次元基板反り解析システム。
- 基板および電子部品の形状を示すモデルデータを分割する分割ステップと、
前記分割した各モデルの切断面および外形断面の反りを反りの理論式を用いて算出する算出ステップと、
前記分割したモデルデータを前記反りデータに基づいて変形させ、前記切断面同士を連結させて反りデータを全体座標系に変換する変換ステップ
ことを特徴とする3次元基板反り解析方法。 - 前記切断面および外形断面の反りを算出する方法として、多層ばり理論における梁の曲げ剛性を板の曲げ剛性に置き換えた理論式を使用することを特徴とする請求項8に記載の3次元基板反り解析方法。
- 前記分割ステップは、前記モデルデータに基づいて、搭載された電子部品があるか否か判断し、部品がある場合に分割することを特徴とする請求項8又は請求項9に記載の3次元基板反り解析方法。
- 前記分割ステップは、部品内部を通り、かつ、縦横に等間隔に基板の形状データを分割することを特徴とする請求項8から請求項10のいずれかに記載の3次元基板反り解析方法。
- 前記算出ステップは、前記多層ばり理論にポアソン比の影響を考慮できる板の曲げ剛性を組み入れた計算式を用い、各切断面および外形断面の反りを演算することを特徴とする請求項8から請求項11のいずれか記載の3次元基板反り解析方法。
- 前記変換ステップは、前記演算した反りを有する各切断面同士を連結することを特徴とする請求項7から請求項12のいずれかに記載の3次元基板反り解析方法。
- プリント配線基板および電子部品の寸法と材料特性値とのモデルデータに基づいて、分割の必要性を判断する第1の工程と、
前記判断により分割が必要なモデルを分割する第2の工程と、
前記各分割モデルの切断面と外形断面との反りを算出する第3の工程と、
前記反り後の切断面同士を連結させる第4の工程と、
前記連結させたモデルでの反りデータを全体座標系に変換する第5の工程と
を有することを特徴とする3次元基板反り解析方法。 - 前記第1の工程は、搭載された電子部品データがあるか否か判断し、部品データがある場合は第2の工程に進み、ない場合には第3の工程に進むことを特徴とする請求項14に記載の3次元基板反り解析方法。
- 前記第2の工程は、部品内部を通り、かつ、縦横に等間隔に基板の形状データを分割することを特徴とする請求項14又は請求項15に記載の3次元基板反り解析方法。
- 前記第3の工程は、多層ばり理論にポアソン比の影響を考慮できる板の曲げ剛性を組み入れた式を用い、各切断面および外形断面の反りを演算することを特徴とする請求項14から請求項16のいずれか記載の3次元基板反り解析方法。
- 前記第4の工程は、前記演算した反りを有する各切断面同士を連結することを特徴とする請求項4から請求項17のいずれかに記載の3次元基板反り解析方法。
- 前記第5の工程は、前記連結した反りデータを全体座標系に変換することを特徴とする請求項14から請求項18のいずれかに記載の3次元基板反り解析方法。
- 3次元基板反り解析装置のプログラムであって、前記プログラムは、前記装置に、
基板および電子部品の形状を示すモデルデータを分割する分割ステップと、
前記分割した各モデルの切断面および外形断面の反りを反りの理論式を用いて算出する算出ステップと、
前記分割したモデルデータを前記反りデータに基づいて変形させ、前記切断面同士を連結させて反りデータを全体座標系に変換する変換ステップと
を実行させることを特徴とするプログラム。 - 3次元基板反り解析装置であって、
基板の形状を示す形状データに材料特性値を加えてモデルデータを作成するモデル作成手段と、
前記モデルデータに基づいて縦横かつ等分割に分割するモデル分割手段と、
前記分割された各分割モデルの切断面と外形断面との反りを演算する演算手段と、
前記演算後の切断面同士を連結し、全体座標系の反りデータに変換する変換手段と
を有することを特徴とする3次元基板反り解析装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007258298 | 2007-10-02 | ||
JP2007258298 | 2007-10-02 | ||
PCT/JP2008/067637 WO2009044699A1 (ja) | 2007-10-02 | 2008-09-29 | 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009044699A1 true JPWO2009044699A1 (ja) | 2011-02-10 |
Family
ID=40526128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009536038A Pending JPWO2009044699A1 (ja) | 2007-10-02 | 2008-09-29 | 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8392167B2 (ja) |
JP (1) | JPWO2009044699A1 (ja) |
WO (1) | WO2009044699A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5934171B2 (ja) | 2013-11-29 | 2016-06-15 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | インターボーザの厚さ決定方法、コンピュータプログラム、インターボーザおよびチップ実装構造体 |
US10108753B2 (en) | 2016-06-07 | 2018-10-23 | International Business Machines Corporation | Laminate substrate thermal warpage prediction for designing a laminate substrate |
US11304290B2 (en) * | 2017-04-07 | 2022-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods |
CN109165473B (zh) * | 2018-10-12 | 2023-03-24 | 深圳市三鑫科技发展有限公司 | 幕墙形体翘曲分析方法、装置、计算机设备及存储介质 |
KR102639895B1 (ko) * | 2019-01-21 | 2024-02-23 | 삼성전자주식회사 | 인쇄 회로 기판이 시뮬레이션을 위한 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체 |
CN113068326B (zh) * | 2021-03-29 | 2022-09-30 | 北京小米移动软件有限公司 | 一种焊接质量处理方法及装置、电路板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278803A (ja) * | 2005-03-30 | 2006-10-12 | Nec Corp | 基板反り解析方法およびそのシステム、基板の反り解析プログラム。 |
JP2006339423A (ja) * | 2005-06-02 | 2006-12-14 | Nec Corp | 基板反り解析方法そのシステム、プログラム及び記録媒体 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3927076B2 (ja) | 2002-06-05 | 2007-06-06 | 株式会社東芝 | 基板の反り解析方法及びそのシステム、基板の反り解析プログラム |
JP4439230B2 (ja) * | 2003-09-30 | 2010-03-24 | 富士通株式会社 | 板金モデル生成方法、装置、コンピュータプログラム及び記憶媒体 |
-
2008
- 2008-09-29 JP JP2009536038A patent/JPWO2009044699A1/ja active Pending
- 2008-09-29 US US12/681,120 patent/US8392167B2/en not_active Expired - Fee Related
- 2008-09-29 WO PCT/JP2008/067637 patent/WO2009044699A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278803A (ja) * | 2005-03-30 | 2006-10-12 | Nec Corp | 基板反り解析方法およびそのシステム、基板の反り解析プログラム。 |
JP2006339423A (ja) * | 2005-06-02 | 2006-12-14 | Nec Corp | 基板反り解析方法そのシステム、プログラム及び記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
WO2009044699A1 (ja) | 2009-04-09 |
US20100223030A1 (en) | 2010-09-02 |
US8392167B2 (en) | 2013-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2009044699A1 (ja) | 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。 | |
KR101142881B1 (ko) | 해석 장치, 해석 방법 및 해석 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 | |
JP5355988B2 (ja) | 電子部品の熱応力解析方法、樹脂流動解析方法および熱応力解析装置 | |
WO2005088483A1 (ja) | 電子パッケージ信頼性予測装置および電子パッケージ信頼性予測プログラム | |
JP4588502B2 (ja) | プリント配線基板設計支援装置、プリント配線基板設計支援方法、及びプリント配線基板設計支援プログラム | |
JP4774810B2 (ja) | 基板反り解析方法そのシステム、プログラム及び記録媒体 | |
Van Driel et al. | Response surface modeling for nonlinear packaging stresses | |
JP2006053747A (ja) | 基板変形予測装置、基板変形予測方法および基板変形予測プログラム | |
JP5024636B2 (ja) | 基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム | |
WO2010021287A1 (ja) | 基板の反り予測方法、基板の反り予測システムおよび基板の反り予測プログラム | |
JP2011039741A (ja) | 基板反り解析方法、基板反り解析システム、および基板反り解析プログラム | |
Kinoshita et al. | Thermal stresses of through silicon vias and Si chips in three dimensional system in package | |
JP2007027152A (ja) | プリント基板の設計方法 | |
JP2006278803A (ja) | 基板反り解析方法およびそのシステム、基板の反り解析プログラム。 | |
Vandevelde et al. | Parameterized modeling of thermomechanical reliability for CSP assemblies | |
JP2011159870A (ja) | 設計条件算出装置、基板の反りと応力の最適化方法、及び基板の反りと応力の最適化プログラム | |
JP2010182234A (ja) | 圧力容器評価装置及び圧力容器評価方法 | |
JP5040363B2 (ja) | 解析装置、解析方法及び解析プログラム | |
JP2007079833A (ja) | 配線パターン設計装置及び方法並びにプログラム | |
Hossain et al. | Design optimization and reliability of PWB level electronic package | |
Zhang et al. | A global–local approach for mechanical deformation and fatigue durability of microelectronic packaging systems | |
JP4260149B2 (ja) | 板状体解析方法 | |
JP2016085678A (ja) | 熱解析方法、熱解析装置及びプログラム | |
JP2009015462A (ja) | 構造シミュレーション装置、モデリングプログラム、及び構造シミュレーション方法 | |
JP3356660B2 (ja) | 有限要素法を用いた構造体の反り状態解析方法およびシステム、有限要素法を用いた構造体の反り状態解析プログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130731 |