JPWO2009044699A1 - 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。 - Google Patents

3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。 Download PDF

Info

Publication number
JPWO2009044699A1
JPWO2009044699A1 JP2009536038A JP2009536038A JPWO2009044699A1 JP WO2009044699 A1 JPWO2009044699 A1 JP WO2009044699A1 JP 2009536038 A JP2009536038 A JP 2009536038A JP 2009536038 A JP2009536038 A JP 2009536038A JP WO2009044699 A1 JPWO2009044699 A1 JP WO2009044699A1
Authority
JP
Japan
Prior art keywords
warpage
data
model
substrate
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009536038A
Other languages
English (en)
Inventor
一郎 平田
一郎 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2009044699A1 publication Critical patent/JPWO2009044699A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00Details relating to the application field
    • G06F2113/24Sheet material
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本発明が解決しようとする課題は、プリント配線基板およびこれに搭載する各種電子部品の材質、寸法、リフロー加熱プロファイルなどを開発設計段階で最適化できる、高精度な3次元基板反り解析技術を提供することにある。本発明は、基板の形状を示す形状データに材料特性値を加えてモデルデータを作成するモデル作成手段と、前記モデルデータに基づいて縦横かつ等分割に分割するモデル分割手段と、前記分割された各分割モデルの切断面と外形断面との反りを演算する演算手段と、前記演算後の切断面同士を連結し、全体座標系の反りデータに変換する変換手段とを有することを特徴とする

Description

本発明は、BGA(Ball Grid Array)やCSP(Chip Size Package)等のLSIパッケージおよびその他の電子部品をはんだ材によりプリント配線基板に実装するリフロー工程において、電子部品およびプリント配線基板に発生する反りによる接続信頼性の低下を防止するための最適条件を求める、3次元基板反り解析方法およびそのシステム、3次元基板の反り解析プログラムに関し、特に軽薄短小化の傾向が進み、プリント配線基板の曲げ剛性の低下により反りの発生が顕著となってきた、携帯用電子機器に使用する電子部品とプリント配線基板の反りを防止するための最適条件を求める技術に関する。
近年、電子機器の軽薄短小化が急速に進み、実装技術についてはより高密度・高信頼性が強く求められている。このような状況の中、実装部品の小型化、薄型化に伴って、部品をはんだ材でプリント配線基板に搭載するリフロー工程において、熱によりプリント配線基板や搭載する部品の反りが大きくなり、このままの状態で接続すると、接続信頼性を低下させる可能性のあることが指摘されている。このため、リフロー時の反り挙動を事前に定量的かつ高精度で予測することは、これらの問題を解決するために必須となっている。
しかし、高温時の反りをモニターすることは非常に難しく、関連する企業、大学、研究機関などでは、現在、有限要素法(FEM)を用いたシミュレーションによる予測技術が研究されている。例えば、特許文献1では、多層基板であるプリント配線基板の反りを解析するシステムが提案されている。また、FEM以外の予測方法としては、理論式を使用する方法が考えられ、多層基板の反りを扱える理論式としては、非特許文献1の多層ばり理論があり、さらに、多層基板上に部品が搭載された場合の反りを扱える方法としては、特許文献2がある。
特開2004−013437号 特開2006−278803号 尾田十八 著「多層ばり理論によるプリント基板の応力・変形の評価」、 日本機械学会論文集、59巻563号(1993)、pp.203-208
しかしながら、この特許文献1使用されている手法はFEMがベースとなっており、解析用のモデル(以後、モデルと表記)作成には非常に時間を費やすとともに、専門的な知識が必要となる。したがって、携帯電子機器を短期間に開発していく必要のある設計部門にとっては、FEMを開発スピードに合わせて取り入れることは非常に難しいのが実情である。
また、FEM以外の方法として非特許文献1の多層ばりの反りに関する理論式、および部品を搭載した場合の多層基板の反りが算出できる方法として特許文献2が挙げられる。しかしながら、いずれも2次元形状しか扱えないため、予測精度が低いという課題がある。その他、材料力学では、3次元の板の反りを扱える理論式(チモシェンコの板理論と呼ばれている)はあるが、扱えるのは1層であり、さらに、部品搭載されたものにも対応できないという課題がある。
そこで、本発明が解決しようとする課題は、プリント配線基板およびこれに搭載する各種電子部品の材質、寸法、リフロー加熱プロファイルなどを開発設計段階で最適化できる、高精度な3次元基板反り解析方法およびそのシステム、3次元基板の反り解析プログラムを提供することにある。
上記課題を解決するための本発明は、基板の形状を示す形状データに材料特性値を加えてモデルデータを作成するモデル作成手段と、前記モデルデータに基づいて縦横かつ等分割に分割するモデル分割手段と、前記分割された各分割モデルの切断面と外形断面との反りを演算する演算手段と、前記演算後の切断面同士を連結し、全体座標系の反りデータに変換する変換手段とを有することを特徴とする。
上記課題を解決するための本発明は、基板および電子部品の形状を示すモデルデータを分割する分割ステップと、前記分割した各モデルの切断面および外形断面の反りを反りの理論式を用いて算出する算出ステップと、前記分割したモデルデータを前記反りデータに基づいて変形させ、前記切断面同士を連結させて反りデータを全体座標系に変換する変換ステップことを特徴とする。
上記課題を解決するための本発明は、プリント配線基板および電子部品の寸法と材料特性値とのモデルデータに基づいて、分割の必要性を判断する第1の工程と、前記判断により分割が必要なモデルを分割する第2の工程と、前記各分割モデルの切断面と外形断面との反りを算出する第3の工程と、前記反り後の切断面同士を連結させる第4の工程と、前記連結させたモデルでの反りデータを全体座標系に変換する第5の工程とを有することを特徴とする。
上記課題を解決するための本発明は、3次元基板反り解析装置のプログラムであって、前記プログラムは、前記装置に、基板および電子部品の形状を示すモデルデータを分割する分割ステップと、前記分割した各モデルの切断面および外形断面の反りを反りの理論式を用いて算出する算出ステップと、前記分割したモデルデータを前記反りデータに基づいて変形させ、前記切断面同士を連結させて反りデータを全体座標系に変換する変換ステップとを実行させることを特徴とする。
上記課題を解決するための本発明は、3次元基板反り解析装置であって、基板の形状を示す形状データに材料特性値を加えてモデルデータを作成するモデル作成手段と、前記モデルデータに基づいて縦横かつ等分割に分割するモデル分割手段と、前記分割された各分割モデルの切断面と外形断面との反りを演算する演算手段と、前記演算後の切断面同士を連結し、全体座標系の反りデータに変換する変換手段とを有することを特徴とする。
FEMでは、モデルをいくつもの要素に分割(離散化)する必要があり、この際、離散化誤差が入るが、本発明によると、この誤差が含まれないため、極めて高精度な3次元解が得られるという効果がある。
本発明の第1の実施の形態を示すブロック図である。 本発明のモデル分割からモデル連結までのフローチャートである。 本発明のプログラムの構成を示すブロック図である。 FEMシミュレーションモデルの一例である。 FEMシミュレーションによる反り結果の例である。 本発明によりモデル分割する場合の模式図である。 本発明により分割したモデルの断面模式図である。 本発明により分割した各分割モデル断面の反りを算出した場合の模式図である。 本発明により全体座標系で反った後の各分割モデルを連結させた場合の模式図である。 変形前の多層基板断面模式図である。 変形後の多層基板断面模式図である。
符号の説明
1 入力装置
2 データ処理装置
3 記憶装置
4 出力装置
5 3次元基板反り解析プログラム
21 データ取込手段
22 モデル作成手段
23 モデル分割手段
24 演算手段
25 モデル連結手段
31 プリント配線基板
32 部品
A1 モデル分割判断工程
A2 モデル分割工程
A3 ポアソン比を考慮した多層ばり理論を用いた反り演算工程
A4 各切断面同士の連結工程
A5 全体座標系での反り換算工程
L 多層基板の長さ
b 多層基板の幅
α 熱膨張係数(図中のサフィックスは層番号を示す)
ν ポアソン比
E ヤング率(図中のサフィックスは層番号を示す)
N 層の総数
R 曲率半径(サフィックスの付いたものは、その層番号での曲率半径を示し、ないものは、代表曲率半径を示す)
{ε} ひずみベクトル
{P} 軸力ベクトル
〔K〕 剛性マトリックス
本発明の特徴は、FEMは使用せず、新たな理論式を考え出して、開発設計段階でスピーディに反り予測できるように構成している。ここで、使用する式の詳細は後述するが、概略を説明すると、多層板の反りを求めるには一般的な3次元の1層の式では役に立たず、多層が扱えるものは2次元多層ばり理論であったため、多層ばり理論をベースに3次元まで拡張できるようにしている。
すなわち、3次元の多層板CADデータにおいて、平面方向から全体の反りを直接求めるのではなく、断面(断層)方向に対して多層ばり理論を用いることにしている。そして、2次元の梁と3次元の板との変形挙動で大きく異なる点は、3次元では、ある方向に伸縮してひずみが生じると、これに直角な方向には逆符号の伸縮ひずみが発生するという性質が存在することである。なお、これらのひずみの比をポアソン比と呼んでいる。
また、本発明のもうひとつの特徴は、後述する3次元の1層板で使用されていた、板の曲げ剛性というパラメータにはポアソンが入っているので、この板の曲げ剛性を多層ばり理論で使用していた梁の曲げ剛性(ポアソン比はない)の代わりに置き換えている。さらに、多層板上に部品が搭載された場合にも対応できるよう、部品がある場合には、部品内部を通るように切断して、それぞれの断面での反りを求め、最終的に変形後の切断面を連結するようにしている。
これは、高精度化にあたって、理論式においてこのポアソン比を考慮する必要があり、本発明で使用する反りの理論式は多層ばり理論を基本としているが、元々の式には当然、ポアソン比は存在していなかったため、ポアソン比単独では多層ばり理論に組み込むことは不可能であったからである。
なお、部品が搭載された断面の反りについては、特許文献2の方法などを使用してもよいが、この方法で用いている切断は、部品搭載部とそれ以外の基板部分の境界、すなわち、部品外形で切断してそれぞれの反りを求めており、一方、本特許での切断は、3次元データにおいて部品内部を通るように切断しており、特許文献2とは方法は全く異なる。
本発明は、入力装置から基板および電子部品の少なくとも3次元形状を示すモデルデータをデータ取込手段により取り込み、取り込んだモデルデータにヤング率E、熱膨張係数α、ポアソン比νなどの材料特性を材料ライブラリなどから選択してモデル作成手段により付加し、材料特性を付加したモデルデータを縦横かつ等間隔にモデル分割手段で分割し、前記分割したモデルデータそれぞれの切断面と外形断面との反りをポアソン比の影響を考慮した多層ばり理論式による演算手段で算出し、反り算出後の変形モデルデータの各切断面同士を連結させ、全体座標系での反りデータに変換するように構成されている。これにより、専門知識と経験が必要なFEMモデル作成の必要がなく、3次元での反りの状況を高精度、かつ、短時間に予測できる。
本発明の特徴を説明するために、以下において、図面を参照して具体的に述べる。
図1を参照すると、本発明の第1の実施の形態として、入力装置1と、データ取込手段21と、モデル作成手段22と、モデル分割手段23と、演算手段24と、モデル連結手段25と、出力装置4と、記憶媒体3とから構成され、データ取込手段21と、モデル作成手段22と、モデル分割手段23と、演算手段24と、モデル連結手段25とはデータ処理装置2に組み込まれている。
続いて、各手段の詳細について説明する。
例えばCAD(Computer Aided Design)等を搭載した入力装置1からプリント配線基板と電子部品の少なくとも形状データをデータ取込手段21により取込む。尚、形状データとは、電子部品の長さと厚さ、および基板への搭載位置、さらに、電子部品を積層した基板の長さ、および絶縁層及び配線層の厚さ等である。
モデル作成手段22は、取り込んだ形状データにヤング率E、熱膨張係数α、ポアソン比νなどの材料特性値を材料ライブラリ等から選択して付加してモデルデータを生成する。尚、材料ライブラリには、解析対象の材料特性値として、例えば誘電率や比誘電率等の物性値が登録されている。
次に、前記モデルデータをモデル分割手段23で電子部品が搭載されている場合には部品内部を通るようにプリント配線基板形状データを縦横かつ等間隔に切断する。なお、プリント配線基板データの場合は、特に分割の必要はなく、演算手段24へそのまま進む。
次に、前記分割モデルそれぞれの切断面と外形断面との反り、または基板データの場合には外形断面の反りを、ポアソン比νの影響を考慮できるようにした多層ばり理論式を用いた演算手段24より算出する。
次に、各切断面同士を連結させるモデル連結手段により連結して1つのモデルに戻し、さらに、算出後の反りデータを全体座標系でのデータに変換し、全体モデルとしての反りを算出する。また、データ処理装置2で処理されたデータは記憶媒体3に記憶され、結果は出力装置4により出力される。
以上の手段を経ることにより、プリント配線基板に電子部品をはんだ付けするリフロー工程などの熱を加えた場合の3次元の反りを短時間に予測することができるという効果が得られる。
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。上述した本発明の構成は、上記説明からも明らかなように、ハードウェアで構成することも可能であるが、コンピュータプログラムにより実現することも可能である。本実施の形態では、このような構成の場合について説明する。
図3を参照すると、本発明の第2の実施の形態は、本発明の第1の実施の形態と同様に、入力装置1、データ処理装置2、記憶装置3、出力装置4、3次元基板反り解析プログラム5を備える。3次元基板反り解析プログラム5はデータ処理装置2に読み込まれたデータの処理、動作を制御し、記憶装置3にデータ処理装置2から各処理における処理結果が記憶される。
以上のように、データ処理装置2は3次元基板反り解析プログラム5の制御により、第1の実施の形態におけるデータ処理装置2による処理と同一の処理を実行する。
尚、上述した実施の形態の一部の機能をコンピュータプログラムにより実現することも可能である。
次に、本発明において特に重要である、モデル分割からモデル連結までの詳細を図2のフローチャートに示す。
入力した3次元モデルデータは、まず部品が搭載されているか否かの判断を行う分割判断工程A1を通過する。
部品の搭載がない場合は分割の必要は特にはなく、外形断面に対してポアソン比を考慮した多層ばり理論で反りを算出することとなる。部品の搭載がある場合には、搭載部品内部を通るよう基板を縦横かつ等分割する工程A2へ進む。分割後、ポアソン比を考慮した多層ばり理論で各分割部の切断面と外形断面の反りを演算する工程A3へ進む。
各断面の反りの演算が終了後、各切断面同士を連結させる工程A4に進む。なお、工程A3で算出した反りは、各切断面あるいは外形断面の一端を固定し、そこを局所座標の原点として反りが算出されているため、連結後も分割する前の局所座標での反りデータとなっている。このため、全体座標系での反りデータに変換する工程A5に進み、基板全体の3次元の反り状況を算出することができる。
ここで、本発明の特徴のひとつである、反りの演算に用いた理論式について説明する。まず、非特許文献に記載の多層ばり理論について説明する。図10に示すようなn層ばりが図11のように変形した場合を考える。各層の厚さを曲率半径に比べ微小であると考え、各層の曲率半径R1、R2・・Rnは同一であるとして代表曲率半径をRとおく。この未知数である局率半径Rを求めることにより、基板の反りが算出できる。以下に算出方法を示す。
Figure 2009044699
また、多層ばりの接着面でのひずみの連続条件、及び各層に生じる軸力Pi、曲げモーメントMiの釣り合い式は式(2)のようになる。
Figure 2009044699
ここで、{ε}はひずみベクトル、{P}は軸力ベクトル、〔K〕は剛性マトリックスであり、以下の関係が成り立つ。
Figure 2009044699
Figure 2009044699
Figure 2009044699
Figure 2009044699
また、多層ばりの伸びを無視し(L´=L)し、n層ばりに生ずるたわみをδとすれば、式(7)のようになる。
Figure 2009044699
よって、たわみδは式(2)より曲率Rを求め、式(7)に代入すれば算出でき、このマトリックスタイプの式をプログラム化することにより、FEMによるシミュレーションを行わずに多層基板の反りを短時間に算出できる。
しかし、多層ばり理論式は2次元の式であり、奥行き方向の影響は考慮できない。さて、式(6)のE は各層のヤング率、Iは各層の断面2次モーメントで(iは層の番号を示すが、煩雑なため以下の説明では表記しない)、これらを掛け合わせたEIは式(8)のように表され、梁の曲げ剛性と呼ばれる。ここで、tは層の厚さ、bは梁の幅である。式(8)では奥行き方向の影響は考慮できないため、前記したポアソン比は含まれていない。また、式(8)の中に幅bのパラメータが入っているので、奥行きの長さを幅として入力すれば3次元の反り形状がでてくると思われがちであるが、この幅bはあくまでも梁の断面2次モーメントを求めるためのものである。
Figure 2009044699
一方、3次元での板の曲げ理論については、材料力学などに記載があり、この板の曲げ剛性Dは以下のように表わせる。
Figure 2009044699
式(9)は式(8)と似た式となっているが、ポアソン比が含まれている部分が大きく異なる。
ここで、ポアソン比について詳しく説明する。ポアソン比とは図6を例にとればAA断面(図7では紙面方向の断面)とこれに直交するBB断面(奥行き方向断面)とのひずみの比であり、これが基板の曲率、すなわち反りに影響することになる。しかし、材料力学における梁(殆ど1層)のたわみ理論、さらに、今回活用した多層ばり理論では、いずれも2次元の反りを扱うため、3次元における奥行きというパラメータは存在せず、ポアソン比を多層ばり理論に組み込むという考えには至らなかった。
Figure 2009044699
これに対し、本特許では、部品が搭載された多層板のCADデータに対し、部品内部を通るように切断し、新たに発生した切断面と元々の外形の断面に対して多層ばり理論を使用して多層断面の反りを求めている。従って、外形の断面に対し奥行き方向に切断した断面に対してポアソン比の影響を加味させることが可能となる。これは、式(8)に式(9)を組み込んだ新たな式(10)を使用することにより、それぞれの切断部分におけるポアソン比の影響を考慮した反りが算出できるようになった。さらに、反りを算出した後の断面同士を再度結合し、最終的に全体座標系の反りデータに変換することにより、切断前のモデルのポアソン比を考慮した3次元反りデータを算出することができるようになった。
ここで、ポアソン比がどの程度反りに影響を及ぼすかについて検証してみる。
図4は、有限要素法(FEM)ソフトで作成した3次元の2層モデルであり、縦横20mmで各層の厚さは0.3mm、1mmサイズのメッシングを施してある。
上面がAu(78000MPa、ポアソン比0.44 、線膨張係数1.4e-5)、下面がCu(131500MPa、ポアソン比0.34、線膨張係数2.0e-5)とした。このモデルに10℃の温度を印加すると基板は反りを生じ、この組み合わせのモデルでは図5に示すように、紙面下方に0.03mmの反りが生じた。
次に、Cuのポアソン比をAuと同じ0.44とし、ポアソン比の影響が考慮されていない場合と同じ状況にして反りを算出すると、0.028mmとなり、本事例では約7%の誤差が生じることが確認できた。プリント配線基板は通常20層くらいあり、この中でポアソン比の異なる材料を何種類も使用しているため、ポアソン比を考慮しないと反りの精度が大きく低下してくることが予想できる。
このため、本発明では、3次元の高精度な反りを求める目的で、2次元多層ばり理論の梁の曲げ剛性E Iの代わりに、板の曲げ剛性Dを使用した。なお、部品が搭載した場合の反りの算出については、例えば、特許文献2に記載の、部品搭載部と部品が搭載されていない基板部とを分離し、それぞれを多層ばりとみなして反りを算出、その後に合成させる手法で算出することができる。
以上の手段を実施することにより、時間と知識が必要となるFEMでの要素切りが全く必要なくなり、市販の計算ソフトに組み込むことにより、長さの異なる部品を搭載した場合でも短時間に反りが予測でき、設計現場での最適設計支援に供することができる。
(実施例)
次に、本発明の第1の実施例を、図面を参照して説明する。かかる実施例は本発明の第1の実施の形態に対応するものである。
本実施例は、入力装置としてキーボードとマウスを、データ処理装置としてパーソナル・コンピュータを、記憶装置として、磁気ディスク記憶装置を、出力装置としてディスプレイを備えており、データ処理装置2は入力装置1と、データ取込手段21と、モデル作成手段22と、モデル分割手段23と、演算手段24と、モデル連結手段25と、出力装置4と、記憶装置3とから構成されている。
入力装置1から基板または電子部品の少なくとも形状データをデータ取込手段21により取込み、ヤング率E、熱膨張係数α、ポアソン比νなどの材料特性値を材料ライブラリなどから選択してモデル作成手段22により付加してモデルデータを生成する。
次に、モデルデータに部品が搭載されている場合にはモデル分割手段23で分割する。そして、分割モデルの切断面と外形断面とを反りを演算手段24により算出する。ここで、演算手段24では多層ばり理論式の中の梁の曲げ剛性の代わりに、板の曲げ剛性を使用した式をプログラム化して反りを算出する。
さらに、前記算出した反りで前記各分割モデルを変形させ、切断面同士をモデル連結手段25において全体座標系で連結させる。また、データ処理2で処理されたデータは記憶装置3に記憶され、結果は出力装置4により出力される。
ここで、図6に示すプリント配線基板31に部品32を搭載したモデルを例として、本発明を実施した場合について具体的に説明する。
まず、図2の工程A1にて部品が搭載されているか否か判断するが、図4の事例では搭載されているので工程A2へ進む。ここで、搭載部品32の内部を通るよう縦横かつ等間隔に分割するが、この例では4分割した。
次に工程A3に進み、2次元多層ばり理論式の中の梁の曲げ剛性E Iを板の曲げ剛性Dに置き換えた式を用い、リフローでの温度を入力して各断面の反りを演算する。図7は4分割したモデルの内の1つについて、そのAA断面を示しており、図8は演算後の反りの状況を示している。
次に、工程A4に進み、切断面同士を連結させるが、本発明では、モデルを縦横に等間隔に分割しているため、式(9)における幅bは同一となり、切断面での反りを一致させることができる。ただし、多層ばり理論は各断面モデルにおける一端を拘束点として、そこを原点とした局所座標系で反りが演算されるため、切断面同士を連結させた段階では、まだ全体の反りは算出できていない。このため、次の工程A5にて全体座標系での反りデータに変換することにより、図9に示すように分割前の図6のモデル全体の3次元での反りを演算できる。
上述したとおり、本発明によって、3次元データを分割し、紙面方向の断面とその奥行き方向の断面との直交方向の反りを算出することができるようになったため、ポアソン比の影響も考慮できるようになった。このため、多層ばり理論の梁の曲げ剛性を板の曲げ剛性に置き換えたことが本発明の大きな特徴のひとつであり、これにより、今まで不可能であった、理論式による高精度な3次元多層基板の反りの算出が可能となった。
詳細に述べると、FEMでは、モデルをいくつもの要素に分割(離散化)する必要があり、この際、離散化誤差が入るが、本発明にはこの誤差が含まれないため、極めて高精度な3次元解が得られるという効果がある。
また、図1の3次元反り算出システムのブロック図において、演算手段24でポアソン比を考慮できるようにした多層ばり理論を用いたことにより、専門知識と経験が必要な3次元FEMモデル作成における要素切りなどの必要がなくなり、設計段階において、プリント配線基板の材質、寸法を変化させて反りを抑えられる条件を短時間で予測できるという効果がある。
また、前記演算手段24の前後にモデル分割手段23とモデル連結手段25とを設けたことにより、電子部品が搭載されたプリント配線基板に対しても3次元での反り状態を求めることができるという効果がある。
また、汎用FEM解析ソフトは、プリポストとソルバーを含めると、比較的安価なものでも300〜500万円程度となっていたが、本発明は、数万円程度のEXCELなどの汎用計算ソフトにインプリメントできるため、反り予測技術の導入費用の価格を2桁程度下げることができるという効果がある。
本発明によれば、携帯電子機器を短期間に開発していく必要のある設計部門において、リフロー時の反りを低減する検討を行う際の支援ツールといった用途に適用できる。
本出願は、2007年10月2日に出願された日本出願特願2007−258298号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (21)

  1. 基板の形状を示す形状データに材料特性値を加えてモデルデータを作成するモデル作成手段と、
    前記モデルデータに基づいて縦横かつ等分割に分割するモデル分割手段と、
    前記分割された各分割モデルの切断面と外形断面との反りを演算する演算手段と、
    前記演算後の切断面同士を連結し、全体座標系の反りデータに変換する変換手段と
    を有することを特徴とする3次元基板反り解析システム。
  2. 前記変換手段は、前記分割したモデルデータを前記反りデータに基づいて変形させ、前記切断面同士を連結させて反りデータを全体座標系に変換することを特徴とする請求項1に記載の3次元基板反り解析システム。
  3. 前記演算手段は、前記切断面および外形断面の反りを算出する方法として、多層ばり理論における梁の曲げ剛性を板の曲げ剛性に置き換えた理論式を使用することを特徴とする請求項1又は請求項2に記載の3次元基板反り解析システム。
  4. 前記分割手段は、前記モデルデータに基づいて、搭載された電子部品があるか否か判断し、部品がある場合に分割することを特徴とする請求項1から請求項3のいずれかに記載の3次元基板反り解析システム。
  5. 前記分割手段は、部品内部を通り、かつ、縦横に等間隔に基板の形状データを分割することを特徴とする請求項1から請求項4のいずれかに記載の3次元基板反り解析システム。
  6. 前記算出手段は、前記多層ばり理論にポアソン比の影響を考慮できる板の曲げ剛性を組み入れた計算式を用い、各切断面および外形断面の反りを演算することを特徴とする請求項1から請求項5のいずれか記載の3次元基板反り解析システム。
  7. 前記変換手段は、前記演算した反りを有する各切断面同士を連結することを特徴とする請求項1から請求項6のいずれかに記載の3次元基板反り解析システム。
  8. 基板および電子部品の形状を示すモデルデータを分割する分割ステップと、
    前記分割した各モデルの切断面および外形断面の反りを反りの理論式を用いて算出する算出ステップと、
    前記分割したモデルデータを前記反りデータに基づいて変形させ、前記切断面同士を連結させて反りデータを全体座標系に変換する変換ステップ
    ことを特徴とする3次元基板反り解析方法。
  9. 前記切断面および外形断面の反りを算出する方法として、多層ばり理論における梁の曲げ剛性を板の曲げ剛性に置き換えた理論式を使用することを特徴とする請求項8に記載の3次元基板反り解析方法。
  10. 前記分割ステップは、前記モデルデータに基づいて、搭載された電子部品があるか否か判断し、部品がある場合に分割することを特徴とする請求項8又は請求項9に記載の3次元基板反り解析方法。
  11. 前記分割ステップは、部品内部を通り、かつ、縦横に等間隔に基板の形状データを分割することを特徴とする請求項8から請求項10のいずれかに記載の3次元基板反り解析方法。
  12. 前記算出ステップは、前記多層ばり理論にポアソン比の影響を考慮できる板の曲げ剛性を組み入れた計算式を用い、各切断面および外形断面の反りを演算することを特徴とする請求項8から請求項11のいずれか記載の3次元基板反り解析方法。
  13. 前記変換ステップは、前記演算した反りを有する各切断面同士を連結することを特徴とする請求項7から請求項12のいずれかに記載の3次元基板反り解析方法。
  14. プリント配線基板および電子部品の寸法と材料特性値とのモデルデータに基づいて、分割の必要性を判断する第1の工程と、
    前記判断により分割が必要なモデルを分割する第2の工程と、
    前記各分割モデルの切断面と外形断面との反りを算出する第3の工程と、
    前記反り後の切断面同士を連結させる第4の工程と、
    前記連結させたモデルでの反りデータを全体座標系に変換する第5の工程と
    を有することを特徴とする3次元基板反り解析方法。
  15. 前記第1の工程は、搭載された電子部品データがあるか否か判断し、部品データがある場合は第2の工程に進み、ない場合には第3の工程に進むことを特徴とする請求項14に記載の3次元基板反り解析方法。
  16. 前記第2の工程は、部品内部を通り、かつ、縦横に等間隔に基板の形状データを分割することを特徴とする請求項14又は請求項15に記載の3次元基板反り解析方法。
  17. 前記第3の工程は、多層ばり理論にポアソン比の影響を考慮できる板の曲げ剛性を組み入れた式を用い、各切断面および外形断面の反りを演算することを特徴とする請求項14から請求項16のいずれか記載の3次元基板反り解析方法。
  18. 前記第4の工程は、前記演算した反りを有する各切断面同士を連結することを特徴とする請求項4から請求項17のいずれかに記載の3次元基板反り解析方法。
  19. 前記第5の工程は、前記連結した反りデータを全体座標系に変換することを特徴とする請求項14から請求項18のいずれかに記載の3次元基板反り解析方法。
  20. 3次元基板反り解析装置のプログラムであって、前記プログラムは、前記装置に、
    基板および電子部品の形状を示すモデルデータを分割する分割ステップと、
    前記分割した各モデルの切断面および外形断面の反りを反りの理論式を用いて算出する算出ステップと、
    前記分割したモデルデータを前記反りデータに基づいて変形させ、前記切断面同士を連結させて反りデータを全体座標系に変換する変換ステップと
    を実行させることを特徴とするプログラム。
  21. 3次元基板反り解析装置であって、
    基板の形状を示す形状データに材料特性値を加えてモデルデータを作成するモデル作成手段と、
    前記モデルデータに基づいて縦横かつ等分割に分割するモデル分割手段と、
    前記分割された各分割モデルの切断面と外形断面との反りを演算する演算手段と、
    前記演算後の切断面同士を連結し、全体座標系の反りデータに変換する変換手段と
    を有することを特徴とする3次元基板反り解析装置。
JP2009536038A 2007-10-02 2008-09-29 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。 Pending JPWO2009044699A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007258298 2007-10-02
JP2007258298 2007-10-02
PCT/JP2008/067637 WO2009044699A1 (ja) 2007-10-02 2008-09-29 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。

Publications (1)

Publication Number Publication Date
JPWO2009044699A1 true JPWO2009044699A1 (ja) 2011-02-10

Family

ID=40526128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009536038A Pending JPWO2009044699A1 (ja) 2007-10-02 2008-09-29 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。

Country Status (3)

Country Link
US (1) US8392167B2 (ja)
JP (1) JPWO2009044699A1 (ja)
WO (1) WO2009044699A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5934171B2 (ja) 2013-11-29 2016-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation インターボーザの厚さ決定方法、コンピュータプログラム、インターボーザおよびチップ実装構造体
US10108753B2 (en) 2016-06-07 2018-10-23 International Business Machines Corporation Laminate substrate thermal warpage prediction for designing a laminate substrate
US11304290B2 (en) * 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
CN109165473B (zh) * 2018-10-12 2023-03-24 深圳市三鑫科技发展有限公司 幕墙形体翘曲分析方法、装置、计算机设备及存储介质
KR102639895B1 (ko) * 2019-01-21 2024-02-23 삼성전자주식회사 인쇄 회로 기판이 시뮬레이션을 위한 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278803A (ja) * 2005-03-30 2006-10-12 Nec Corp 基板反り解析方法およびそのシステム、基板の反り解析プログラム。
JP2006339423A (ja) * 2005-06-02 2006-12-14 Nec Corp 基板反り解析方法そのシステム、プログラム及び記録媒体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3927076B2 (ja) 2002-06-05 2007-06-06 株式会社東芝 基板の反り解析方法及びそのシステム、基板の反り解析プログラム
JP4439230B2 (ja) * 2003-09-30 2010-03-24 富士通株式会社 板金モデル生成方法、装置、コンピュータプログラム及び記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278803A (ja) * 2005-03-30 2006-10-12 Nec Corp 基板反り解析方法およびそのシステム、基板の反り解析プログラム。
JP2006339423A (ja) * 2005-06-02 2006-12-14 Nec Corp 基板反り解析方法そのシステム、プログラム及び記録媒体

Also Published As

Publication number Publication date
WO2009044699A1 (ja) 2009-04-09
US20100223030A1 (en) 2010-09-02
US8392167B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
JPWO2009044699A1 (ja) 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。
KR101142881B1 (ko) 해석 장치, 해석 방법 및 해석 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체
JP5355988B2 (ja) 電子部品の熱応力解析方法、樹脂流動解析方法および熱応力解析装置
WO2005088483A1 (ja) 電子パッケージ信頼性予測装置および電子パッケージ信頼性予測プログラム
JP4588502B2 (ja) プリント配線基板設計支援装置、プリント配線基板設計支援方法、及びプリント配線基板設計支援プログラム
JP4774810B2 (ja) 基板反り解析方法そのシステム、プログラム及び記録媒体
Van Driel et al. Response surface modeling for nonlinear packaging stresses
JP2006053747A (ja) 基板変形予測装置、基板変形予測方法および基板変形予測プログラム
JP5024636B2 (ja) 基板又は電子部品の反り解析方法、基板又は電子部品の反り解析システム及び基板又は電子部品の反り解析プログラム
WO2010021287A1 (ja) 基板の反り予測方法、基板の反り予測システムおよび基板の反り予測プログラム
JP2011039741A (ja) 基板反り解析方法、基板反り解析システム、および基板反り解析プログラム
Kinoshita et al. Thermal stresses of through silicon vias and Si chips in three dimensional system in package
JP2007027152A (ja) プリント基板の設計方法
JP2006278803A (ja) 基板反り解析方法およびそのシステム、基板の反り解析プログラム。
Vandevelde et al. Parameterized modeling of thermomechanical reliability for CSP assemblies
JP2011159870A (ja) 設計条件算出装置、基板の反りと応力の最適化方法、及び基板の反りと応力の最適化プログラム
JP2010182234A (ja) 圧力容器評価装置及び圧力容器評価方法
JP5040363B2 (ja) 解析装置、解析方法及び解析プログラム
JP2007079833A (ja) 配線パターン設計装置及び方法並びにプログラム
Hossain et al. Design optimization and reliability of PWB level electronic package
Zhang et al. A global–local approach for mechanical deformation and fatigue durability of microelectronic packaging systems
JP4260149B2 (ja) 板状体解析方法
JP2016085678A (ja) 熱解析方法、熱解析装置及びプログラム
JP2009015462A (ja) 構造シミュレーション装置、モデリングプログラム、及び構造シミュレーション方法
JP3356660B2 (ja) 有限要素法を用いた構造体の反り状態解析方法およびシステム、有限要素法を用いた構造体の反り状態解析プログラムを記録した記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130731