CN113947056A - 一种差分走线设计方法及差分线 - Google Patents

Abstract

本申请提供一种差分走线设计方法及差分线，该方法包括：获取原始差分线的属性信息；其中，所述属性信息用于表征所述原始差分线的应用场景和物理状态；根据所述原始差分线的属性信息，确定所述原始差分线的凸包部走线加宽策略；按照所述凸包部走线加宽策略，对所述原始差分线进行走线优化。上述方案提供的方法，通过根据当前原始差分线的属性信息，对该原始差分线进行凸包部走线加宽处理，消除了凸包部耦合间距的增加对差分线差分阻抗的影响，保证了差分线的差分阻抗的一致性。

Description

一种差分走线设计方法及差分线

技术领域

本申请涉及PCB设计技术领域，尤其涉及一种差分走线设计方法及差分线。

背景技术

随着信号速率的加快，对高速信号的要求越来越高，PCB也随之向高速高密度的方向发展。差分线具有抗干扰能力强、能够有效抑制EMI、时序定位精确等优点，因而差分信号在高速电路设计中的应用越来越广泛。

但是，在为了满足差分线等长而对其进行绕线后，在一定距离将无法保证差分线耦合间距一致性，也就无法保证差分线的差分阻抗的一致性。

发明内容

本申请提供一种差分走线设计方法及差分线，以解决现有技术无法保证差分线的差分阻抗的一致性等缺陷。

本申请第一个方面提供一种差分走线设计方法，包括：

获取原始差分线的属性信息；其中，所述属性信息用于表征所述原始差分线的应用场景和物理状态；

根据所述原始差分线的属性信息，确定所述原始差分线的凸包部走线加宽策略；

按照所述凸包部走线加宽策略，对所述原始差分线进行走线优化。

可选的，所述根据所述原始差分线的属性信息，确定所述原始差分线的凸包部走线加宽策略，包括：

根据所述原始差分线的属性信息，对所述原始差分线进行多种差分阻抗仿真实验；

根据每种所述差分阻抗仿真实验得到的阻抗仿真结果，确定所述原始差分线的凸包部走线加宽策略。

可选的，所述根据所述原始差分线的属性信息，对所述原始差分线进行多种阻抗仿真实验，包括：

按照预设的多种凸包部走线加宽候选策略，对所述原始差分线的属性信息进行相应的更新，得到多种新属性信息；

计算每种新属性信息下的差分线所对应的差分阻抗，以预估经过不同凸包部走线加宽候选策略的走线优化处理后的差分线的差分阻抗。

可选的，所述根据每个所述差分阻抗仿真实验得到的阻抗仿真结果，确定所述原始差分线的凸包部走线加宽策略，包括：

根据每种新属性信息下的差分线所对应的差分阻抗和预设的目标差分阻抗之间的差值，确定目标新属性信息；

将所述目标新属性信息对应的凸包部走线加宽候选策略，确定为所述原始差分线的凸包部走线加宽策略。

可选的，所述属性信息包括待传输差分信号的信号强度、差分线材质、耦合间距、线宽、线长、凸包长度、凸包高度和凸包覆盖范围。

可选的，所述凸包部走线加宽策略包括走线加宽位置和各所述走线加宽位置对应的加宽量。

本申请第二个方面提供一种差分线，包括相互平行的第一传输线和第二传输线，所述第一传输线包括凸包部和平滑部；

所述凸包部的走线宽度比所述平滑部的走线宽度宽。

本申请第三个方面提供一种差分走线设计装置，包括：

获取模块，用于获取原始差分线的属性信息；其中，所述属性信息用于表征所述原始差分线的应用场景和物理状态；

确定模块，用于根据所述原始差分线的属性信息，确定所述原始差分线的凸包部走线加宽策略；

设计模块，用于按照所述凸包部走线加宽策略，对所述原始差分线进行走线优化。

可选的，所述确定模块，具体用于：

根据所述原始差分线的属性信息，对所述原始差分线进行多种差分阻抗仿真实验；

根据每种所述差分阻抗仿真实验得到的阻抗仿真结果，确定所述原始差分线的凸包部走线加宽策略。

可选的，所述确定模块，具体用于：

按照预设的多种凸包部走线加宽候选策略，对所述原始差分线的属性信息进行相应的更新，得到多种新属性信息；

计算每种新属性信息下的差分线所对应的差分阻抗，以预估经过不同凸包部走线加宽候选策略的走线优化处理后的差分线的差分阻抗。

可选的，所述确定模块，具体用于：

根据每种新属性信息下的差分线所对应的差分阻抗和预设的目标差分阻抗之间的差值，确定目标新属性信息；

将所述目标新属性信息对应的凸包部走线加宽候选策略，确定为所述原始差分线的凸包部走线加宽策略。

可选的，所述属性信息包括待传输差分信号的信号强度、差分线材质、耦合间距、线宽、线长、凸包长度、凸包高度和凸包覆盖范围。

可选的，所述凸包部走线加宽策略包括走线加宽位置和各所述走线加宽位置对应的加宽量。

本申请第三个方面提供一种电子设备，包括：至少一个处理器和存储器；

所述存储器存储计算机执行指令；

所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如上第一个方面以及第一个方面各种可能的设计所述的方法。

本申请第四个方面提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上第一个方面以及第一个方面各种可能的设计所述的方法。

本申请技术方案，具有如下优点：

本申请提供一种差分走线设计方法及差分线，该方法包括：获取原始差分线的属性信息；其中，所述属性信息用于表征所述原始差分线的应用场景和物理状态；根据所述原始差分线的属性信息，确定所述原始差分线的凸包部走线加宽策略；按照所述凸包部走线加宽策略，对所述原始差分线进行走线优化。上述方案提供的方法，通过根据当前原始差分线的属性信息，对该原始差分线进行凸包部走线加宽处理，消除了凸包部耦合间距的增加对差分线差分阻抗的影响，保证了差分线的差分阻抗的一致性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本申请实施例基于的差分走线设计系统的结构示意图；

图2为本申请实施例提供的差分走线设计方法的流程示意图；

图3为本申请实施例提供的差分线的结构示意图；

图4为本申请实施例提供的一种示例性的差分线的结构示意图；

图5为现有技术中的差分线的阻抗仿真结果示意图；

图6为本申请实施例提供的一种示例性的差分线的阻抗仿真结果示意图；

图7为本申请实施例提供的另一种示例性的差分线的结构示意图；

图8为本申请实施例提供的另一种示例性的差分线的阻抗仿真结果示意图；

图9为本申请实施例提供的差分线的阻抗仿真结果对比图；

图10为本申请实施例提供的差分线的插损仿真结果对比图；

图11为本申请实施例提供的差分线的回损仿真结果对比图；

图12为本申请实施例提供的差分走线设计装置的结构示意图；

图13为本申请实施例提供的电子设备的结构示意图。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

首先对本申请所涉及的名词进行解释：

凸包部：为了保证差分线中两条传输线能够等长，通常会对短的那条传输线做绕线处理，绕线处理后的传输线会出现凸包部。

此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在以下各实施例的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。

差分信号是指存在耦合的一对传输线，在差分走线时，有两点需要注意，一是两条信号传输线长度尽量一致，或满足允许范围内的等长要求，为的是保证差分信号时刻保持极性相反，减少共模分量；另一是两线之间的耦合间距一致，为的是保证差分阻抗的一致性。但是在满足等长的过程中一般需要进行绕线，在一定距离内就无法保证耦合间距一致，也就无法保证差分阻抗的一致性，这就会造成信号的反射现象，带来信号完整性问题。

针对上述问题，本申请实施例提供的差分走线设计方法及差分线，通过获取原始差分线的属性信息；其中，属性信息用于表征原始差分线的应用场景和物理状态；根据原始差分线的属性信息，确定原始差分线的凸包部走线加宽策略；按照凸包部走线加宽策略，对原始差分线进行走线优化。上述方案提供的方法，通过根据当前原始差分线的属性信息，对该原始差分线进行凸包部走线加宽处理，消除了凸包部耦合间距的增加对差分线差分阻抗的影响，保证了差分线的差分阻抗的一致性。

下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本发明实施例进行描述。

首先，对本申请所基于的差分走线设计系统的结构进行说明：

本申请实施例提供的差分走线设计方法及差分线结构，适用于对差分线的原始走线设计进行优化。如图1所示，为本申请实施例基于的差分走线设计系统的结构示意图，主要包括差分线和差分走线设计装置。具体地，差分走线设计装置可以根据该差分线的一些属性信息，对其凸包部进行相应的走线加宽处理，以优化当前差分线的走线设计，以消除凸包部耦合间距的增加对差分线差分阻抗的影响，进而保证了差分线的差分阻抗的一致性。

本申请实施例提供了一种差分走线设计方法，用于对差分线的原始走线设计进行优化，以保证差分线的差分阻抗的一致性。本申请实施例的执行主体为电子设备，比如服务器、台式电脑、笔记本电脑、平板电脑及其他可用于进行差分走线设计的电子设备。

如图2所示，为本申请实施例提供的差分走线设计方法的流程示意图，该方法包括：

步骤201，获取原始差分线的属性信息。

其中，属性信息用于表征原始差分线的应用场景和物理状态。

具体地，属性信息可以包括待传输差分信号的信号强度、差分线材质、耦合间距、线宽、线长、凸包长度、凸包高度和凸包覆盖范围。

需要说明的是，凸包长度是指单个凸包的长度，即单个凸包中平行耦合的走线段长度，凸包高度是指凸包中平行耦合的走线段与该线平滑部之间的水平差，凸包覆盖范围指是该差分线中所有凸包所占的范围，也就是整个凸包部的覆盖范围。

步骤202，根据原始差分线的属性信息，确定原始差分线的凸包部走线加宽策略。

需要说明的是，根据差分阻抗变化的影响因素，可以确定差分线耦合间距增大，差分阻抗增大，所以当凸包部差分线耦合间距变大时，其对应的差分阻抗也随之增大，在传输线阻抗的影响因素中，改变线宽是可以实现的，因此，本申请实施例通过加宽凸包部的线宽，来减小凸包部对应的阻抗，以补偿因凸包部耦合间距增大而增大的差分阻抗。

具体地，可以根据该原始差分线的属性信息，计算其当前的差分阻抗。其中，若该原始差分线包括凸包部，那么其凸包部对应的差分阻抗必然会发生突增。因此，可以参照该原始差分线的差分阻抗计算情况，初步制定多种凸包部走线加宽策略，如凸包部中每个凸包中平行耦合的走线段加宽0.5mil或整个凸包部走线加宽0.5mil等，然后依据不同的凸包部走线加宽策略，对凸包部走线加宽处理后的差分线进行ADS仿真建模，同时进行相应的差分阻抗计算，最终根据仿真结果，确定适合该原始差分线的凸包部走线加宽策略。

步骤203，按照凸包部走线加宽策略，对原始差分线进行走线优化。

其中，凸包部走线加宽策略包括走线加宽位置和各走线加宽位置对应的加宽量。

具体地，可以按照上述实施例所确定的凸包部走线加宽策略所指示的走线加宽位置和各走线加宽位置对应的加宽量，对原始差分线进行走线优化，即对原始差分线中的凸包部进行走线加宽处理。例如，对凸包部中每个凸包中平行耦合的走线段加宽0.5mil或整个凸包部走线加宽0.5mil等。

在上述实施例的基础上，为了确保经过凸包部走线加宽处理后的差分线的差分阻抗可以保证一致，作为一种可实施的方式，在上述实施例的基础上，在一实施例中，根据原始差分线的属性信息，确定原始差分线的凸包部走线加宽策略，包括：

步骤2021，根据原始差分线的属性信息，对原始差分线进行多种差分阻抗仿真实验；

步骤2022，根据每种差分阻抗仿真实验得到的阻抗仿真结果，确定原始差分线的凸包部走线加宽策略。

其中，差分阻抗仿真实验具体可以基于预设的差分阻抗仿真器进行，如ADS传输线建模器和TDR仿真器等。

具体地，在一实施例中，可以按照预设的多种凸包部走线加宽候选策略，对原始差分线的属性信息进行相应的更新，得到多种新属性信息；计算每种新属性信息下的差分线所对应的差分阻抗，以预估经过不同凸包部走线加宽候选策略的走线优化处理后的差分线的差分阻抗。

其中，预设的凸包部走线加宽候选策略可以是凸包部中每个凸包中平行耦合的走线段加宽0.5mil、0.6mil和0.7mil，也可以是整个凸包部走线加宽0.5mil、0.6mil和0.7mil等，具体可以根据实际情况扩展，本申请实施例不做限定。

具体地，可以按照任意一个凸包部走线加宽候选策略，对原始差分线的属性信息进行相应的更新，以确定原始差分线在经过该凸包部走线加宽候选策略的走线优化处理后的属性信息，即可以得到该凸包部走线加宽候选策略对应的新属性信息，进而预估对应的差分阻抗，以此类推，可以预估到该原始差分线经过每种凸包部走线加宽候选策略的走线优化处理后的差分线的差分阻抗，也就是得到了原始差分线进行多种差分阻抗仿真结果。

进一步地，在一实施例中，根据每种新属性信息下的差分线所对应的差分阻抗和预设的目标差分阻抗之间的差值，确定目标新属性信息；将目标新属性信息对应的凸包部走线加宽候选策略，确定为原始差分线的凸包部走线加宽策略。

示例性的，当目标差分阻抗为85Ω时，若第一种新属性信息下的差分线的差分阻抗为88.6Ω，第二种新属性信息下的差分线的差分阻抗为87.8Ω，则可以确定第二种新属性信息对应的凸包部走线加宽候选策略的差分阻抗补偿效果较好，因此，将该凸包部走线加宽候选策略，确定为该原始差分线的凸包部走线加宽策略，并应用到实际的差分走线设计中。

本申请实施例提供的差分走线设计方法，通过获取原始差分线的属性信息；其中，属性信息用于表征原始差分线的应用场景和物理状态；根据原始差分线的属性信息，确定原始差分线的凸包部走线加宽策略；按照凸包部走线加宽策略，对原始差分线进行走线优化。即通过根据当前原始差分线的属性信息，对该原始差分线进行凸包部走线加宽处理，消除了凸包部耦合间距的增加对差分线差分阻抗的影响，保证了差分线的差分阻抗的一致性。并且，经过进行多种不同的差分阻抗仿真实验，确定最终最适合采用的凸包部走线加宽策略，提高了凸包部走线加宽策略确定结果的可靠性，为进一步保证差分线的差分阻抗的一致性奠定了基础。

本申请实施例提供了一种差分线，为上述实施例提供的差分走线设计方法最终得到的经走线优化的差分线，如图3所示，为本申请实施例提供的差分线的结构示意图，该差分线30包括：相互平行的第一传输线301和第二传输线302；

其中，第一传输线包括凸包部3011和平滑部3012；凸包部的走线宽度比平滑部的走线宽度宽。

需要说明的是，该差分线中的两条传输线是不等长的，因此需要对短的传输线(第一传输线)进行绕线处理，因此会产生凸包部，而另一条传输线(第二传输线)整个都是平滑的，也就是只有平滑部。

具体地，凸包部中比平滑部的走线宽度宽的走线段可以指凸包中平行耦合的走线段，也可以指整个凸包部走线。

为了便于本领域技术人员更好地了解本申请实施例提供的差分线的优点，本申请实施例以目标差分阻抗85Ω、中心间距(耦合间距)12mil的微带线为例进行对比描述：

如图4所示，为本申请实施例提供的一种示例性的差分线的结构示意图，图4所示的差分走线是对凸包中平行耦合的走线段(虚线部分)进行走线加宽处理的，且加宽量为0.5mil。相应的，如图5所示，为现有技术中的差分线的阻抗仿真结果示意图，如图6所示，为本申请实施例提供的一种示例性的差分线的阻抗仿真结果示意图，根据图6可以确定，加宽平行走线后的阻抗仿真结果为88.6Ω，相对于图5所反映的现有技术方案的89.7Ω有优化。

类似地，如图7所示，为本申请实施例提供的另一种示例性的差分线的结构示意图，图7所示的差分走线是对整个凸包部走线(虚线部分)进行走线加宽处理的，且加宽量为0.5mil。如图8所示，为本申请实施例提供的另一种示例性的差分线的阻抗仿真结果示意图，由如图8所示的仿真结果可以看出，加宽整个凸包部走线后的阻抗仿真结果为86.7Ω，相对于只加宽平行走线技术方案的88.6Ω有优化。

进一步地，为对比方便，如图9所示，为本申请实施例提供的差分线的阻抗仿真结果对比图，具体是将上述包括现有技术在内的三种差分线设计方案的仿真结果放在一起进行对比。其中，如图10所示，为本申请实施例提供的差分线的插损仿真结果对比图，如图11所示，为本申请实施例提供的差分线的回损仿真结果对比图。根据图9-11可以确定，针对包括现有技术在内的三种差分线设计方案，由仿真结果可以看出，这三种设计方案的插损结果差距不大，回损的低频段，加宽整个凸包走线的仿真结果优于只加宽平行段走线的仿真结果，优于现有技术的仿真结果，高频段回损的仿真结果差距不大。

本申请实施例提供的差分线，包括相互平行的第一传输线和第二传输线，第一传输线包括凸包部和平滑部；凸包部的走线宽度比平滑部的走线宽度宽。该差分线可以在差分线绕等长，无法满足耦合间距保持一致的情况下，解决差分线阻抗突变的问题，优化高速走线的信号特性，从而增加整个链路信号完整性的健壮性。

本申请实施例提供了一种差分走线设计装置，用于执行上述实施例提供的差分走线设计方法。

如图12所示，为本申请实施例提供的差分走线设计装置的结构示意图。该差分走线设计装置120包括：获取模块1201、确定模块1202和设计模块1203。

其中，获取模块，用于获取原始差分线的属性信息；其中，属性信息用于表征原始差分线的应用场景和物理状态；确定模块，用于根据原始差分线的属性信息，确定原始差分线的凸包部走线加宽策略；设计模块，用于按照凸包部走线加宽策略，对原始差分线进行走线优化。

具体地，在一实施例中，确定模块，具体用于：

根据原始差分线的属性信息，对原始差分线进行多种差分阻抗仿真实验；

根据每种差分阻抗仿真实验得到的阻抗仿真结果，确定原始差分线的凸包部走线加宽策略。

具体地，在一实施例中，确定模块，具体用于：

按照预设的多种凸包部走线加宽候选策略，对原始差分线的属性信息进行相应的更新，得到多种新属性信息；

计算每种新属性信息下的差分线所对应的差分阻抗，以预估经过不同凸包部走线加宽候选策略的走线优化处理后的差分线的差分阻抗。

具体地，在一实施例中，确定模块，具体用于：

根据每种新属性信息下的差分线所对应的差分阻抗和预设的目标差分阻抗之间的差值，确定目标新属性信息；

将目标新属性信息对应的凸包部走线加宽候选策略，确定为原始差分线的凸包部走线加宽策略。

具体地，在一实施例中，属性信息包括待传输差分信号的信号强度、差分线材质、耦合间距、线宽、线长、凸包长度、凸包高度和凸包覆盖范围。

具体地，在一实施例中，凸包部走线加宽策略包括走线加宽位置和各走线加宽位置对应的加宽量。

关于本实施例中的差分走线设计装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

本申请实施例提供的差分走线设计装置，用于执行上述实施例提供的差分走线设计方法，其实现方式与原理相同，不再赘述。

本申请实施例提供了一种电子设备，用于执行上述实施例提供的差分走线设计方法。

如图13所示，为本申请实施例提供的电子设备的结构示意图。该电子设备130包括：至少一个处理器1301和存储器1302；

存储器存储计算机执行指令；至少一个处理器执行存储器存储的计算机执行指令，使得至少一个处理器执行如上实施例提供的差分走线设计方法。

本申请实施例提供的一种电子设备，用于执行上述实施例提供的差分走线设计方法，其实现方式与原理相同，不再赘述。

本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，当处理器执行计算机执行指令时，实现如上任一实施例提供的差分走线设计方法。

本申请实施例的包含计算机可执行指令的存储介质，可用于存储前述实施例中提供的差分走线设计方法的计算机执行指令，其实现方式与原理相同，不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种差分走线设计方法，其特征在于，包括：

获取原始差分线的属性信息；其中，所述属性信息用于表征所述原始差分线的应用场景和物理状态；

根据所述原始差分线的属性信息，确定所述原始差分线的凸包部走线加宽策略；

按照所述凸包部走线加宽策略，对所述原始差分线进行走线优化。

2.根据权利要求1所述的方法，其特征在于，所述根据所述原始差分线的属性信息，确定所述原始差分线的凸包部走线加宽策略，包括：

根据所述原始差分线的属性信息，对所述原始差分线进行多种差分阻抗仿真实验；

根据每种所述差分阻抗仿真实验得到的阻抗仿真结果，确定所述原始差分线的凸包部走线加宽策略。

3.根据权利要求2所述的方法，其特征在于，所述根据所述原始差分线的属性信息，对所述原始差分线进行多种阻抗仿真实验，包括：

按照预设的多种凸包部走线加宽候选策略，对所述原始差分线的属性信息进行相应的更新，得到多种新属性信息；

计算每种新属性信息下的差分线所对应的差分阻抗，以预估经过不同凸包部走线加宽候选策略的走线优化处理后的差分线的差分阻抗。

4.根据权利要求3所述的方法，其特征在于，所述根据每个所述差分阻抗仿真实验得到的阻抗仿真结果，确定所述原始差分线的凸包部走线加宽策略，包括：

根据每种新属性信息下的差分线所对应的差分阻抗和预设的目标差分阻抗之间的差值，确定目标新属性信息；

将所述目标新属性信息对应的凸包部走线加宽候选策略，确定为所述原始差分线的凸包部走线加宽策略。

5.根据权利要求1所述的方法，其特征在于，所述属性信息包括待传输差分信号的信号强度、差分线材质、耦合间距、线宽、线长、凸包长度、凸包高度和凸包覆盖范围。

6.根据权利要求1所述的方法，其特征在于，所述凸包部走线加宽策略包括走线加宽位置和各所述走线加宽位置对应的加宽量。

7.一种差分线，包括相互平行的第一传输线和第二传输线，其特征在于，所述第一传输线包括凸包部和平滑部；

所述凸包部的走线宽度比所述平滑部的走线宽度宽。

8.一种差分走线设计装置，其特征在于，包括：

获取模块，用于获取原始差分线的属性信息；其中，所述属性信息用于表征所述原始差分线的应用场景和物理状态；

确定模块，用于根据所述原始差分线的属性信息，确定所述原始差分线的凸包部走线加宽策略；

设计模块，用于按照所述凸包部走线加宽策略，对所述原始差分线进行走线优化。

9.一种电子设备，其特征在于，包括：至少一个处理器和存储器；

所述存储器存储计算机执行指令；

所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如权利要求1至6任一项所述的方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如权利要求1至6任一项所述的方法。

Images