KR102475701B1 - 차동 비아 구조물, 이를 구비하는 회로기판 및 이의 제조방법 - Google Patents
차동 비아 구조물, 이를 구비하는 회로기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR102475701B1 KR102475701B1 KR1020170173158A KR20170173158A KR102475701B1 KR 102475701 B1 KR102475701 B1 KR 102475701B1 KR 1020170173158 A KR1020170173158 A KR 1020170173158A KR 20170173158 A KR20170173158 A KR 20170173158A KR 102475701 B1 KR102475701 B1 KR 102475701B1
- Authority
- KR
- South Korea
- Prior art keywords
- flat
- signal line
- connection
- line
- connection line
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
차동 비아 구조물 및 이를 구비하는 회로기판과 이의 제조방법이 개시된다. 차동 비아 구조물은 제1 이격거리만큼 이격되어 서로 대면하고 절연체를 관통하는 한 쌍의 제1 및 제2 평판을 구비하는 평판 비아, 제1 평판과 접속하는 제1 콘택 및 제2 평판과 접속하고 제1 콘택과 분리되는 제2 콘택을 구비하는 접속패드, 및 각 콘택으로부터 연장하는 제1 및 제2 연결라인을 구비하는 접속라인을 포함한다. 접속라인은 전송신호 라인 및 상보신호 라인으로 구성된 차동 신호라인을 서로 연결한다. 차동 신호라인과 차동 비아 구조물 사이의 특성 임피던스 편차를 최소화 시킬 수 있다.
Description
본 발명은 차동 비아 구조물과 이를 구비하는 회로기판 및 이의 제조방법에 관한 것으로서, 보다 상세하게는, 전송신호 라인과 상보신호 라인을 구비하는 차동 신호라인을 수직하게 연결하는 차동 비아 구조물과 이를 구비하는 회로기판 및 이의 제조방법에 관한 것이다.
최근 반도체 장치가 고집적화, 고속화 및 고성능화되면서 반도체 장치의 신호 무결성(signal integrity)을 높이기 위한 노력의 일환으로서 차동 신호라인의 이용이 증가하고 있다. 특히, 반도체 장치와 외부 시스템을 전기적으로 연결하기 위한 회로기판은 반도체 장치의 고집적화에 따른 다양한 전송신호 전달에 부응하도록 다층막 구조로 제조되는 경향이므로 차동 신호라인이 폭넓게 이용되고 있다.
다층 회로기판은 절연층을 사이에 두고 다층으로 적층된 다수의 신호라인이 배치되고 서로 다른 층에 배치되는 신호라인은 비아 구조물에 의해 전기적으로 연결되도록 제조된다.
차동 신호라인은 서로 인접한 한 쌍의 신호라인을 이용하여 전달하고자 하는 신호와 이의 상보신호(complementary signal)를 동시에 전달한다. 이에 따라, 주변 환경으로부터 발생하는 자연 노이즈(normal mode noise)를 서로 상쇄함으로써 신호 무결성을 높일 수 있는 장점이 있다. 서로 다른 층에 위치하는 차동 신호라인은 차동 비아 구조물을 통하여 서로 연결된다.
신호 무결성은 신호의 발신기에서 수신기까지 연결되는 신호라인의 불연속성에 의해 훼손되며 신호라인의 불연속성에 신호 무결성 훼손은 신호의 특성 임피던스에 의해 정량적으로 분석할 수 있다. 특히, 차동 신호라인에서의 신호왜곡은 주로 차동 비아 구조물에 의해 생성되므로 차동 신호라인의 신호 무결성은 차동 비아 구조물의 특성 임피던스에 의해 큰 영향을 받게 된다.
종래의 차동 비아 구조물은 형상이 복잡하여 형상 인자(shape parameter)만으로는 특성 임피던스의 조절 폭이 크지 않아서 회로기판의 설계단계에서 차동 신호라인의 특성 임피던스에 부합하는 차동 비아 구조물의 특성 임피던스를 결정하는 것에 한계가 있다.
이에 따라, 간단한 형상인자의 변경만으로 특성 임피던스를 용이하게 조절할 수 있는 개선된 차동 비아 구조물이 요구된다.
본 발명은 상술한 바와 같은 문제점을 개선하기 위해 제안된 것으로서, 본 발명의 목적은 서로 대면하는 한 쌍의 플레이트 형상으로 구비되어 이격거리와 폭의 조절만으로 간단하게 원하는 특성 임피던스를 수득할 수 있는 차동 비아 구조물을 제공하는 것이다.
본 발멸의 다른 목적은 상기한 바와 같은 차동 비아 구조물을 구비하는 회로기판을 제공하는 것이다.
본 발명의 또 다른 목적은 상기한 바와 같은 회로기판을 제조하는 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 차동 비아 구조물은 제1 이격거리만큼 이격되어 서로 대면하고 절연체를 관통하는 한 쌍의 제1 및 제2 평판을 구비하는 평판 비아, 상기 절연체의 상면 및 하면에 상기 평판비아와 일체로 제공되고, 상기 제1 평판과 접속하는 제1 콘택 및 상기 제2 평판과 접속하고 상기 제1 콘택과 분리되는 제2 콘택을 구비하는 접속패드, 및 상기 절연체의 상면 및 하면에 배치되고 상기 제1 콘택으로부터 연장하는 제1 연결라인 및 상기 제2 콘택으로부터 연장하며 상기 제1 연결라인과 제2 이격거리만큼 이격되는 제2 연결라인을 구비하는 접속라인을 포함한다. 상기 접속라인은 입력신호를 전송하는 전송신호 라인 및 상기 입력신호의 상보신호를 전송하는 상보신호 라인을 구비하는 차동 신호라인과 연결되어 상기 절연체의 상면 및 하면에 위치하는 상기 차동 신호라인을 연결한다.
상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 의한 회로기판은 서로 대칭적으로 위치하는 제1 면 및 제2 면을 관통하고 서로 대면하는 한 쌍의 평면부와 한 쌍의 곡면부를 구비하는 관통 홀을 구비하는 몸체, 상기 제1 및 제2 면에 각각 배치되고, 입력신호를 전송하는 전송신호 라인과 상기 입력신호에 대한 기준신호(reference signal)를 전송하는 기준신호 라인을 구비하는 적어도 하나의 커플 신호라인, 및 평판형상을 갖고 제1 이격거리만큼 이격되어 서로 대면하도록 상기 관통 홀의 평면부에 배치되어 상기 전송신호 라인 및 상기 기준신호 라인을 각각 전기적으로 연결하는 한 쌍의 제1 및 제2 평판으로 구성되는 평판 비아를 구비하는 커플 비아 구조물(via structure)을 포함한다.
상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 의한 회로기판의 제조방법에 의하면, 먼저 대칭적인 제1 면 및 제2 면에 각각 배치되고 한 쌍의 전송신호 라인과 기준신호 라인으로 구성되는 커플 신호라인을 구비하는 몸체의 표면을 덮는 시드막을 형성한다. 이어서, 제1 관통공정 및 선형 이송공정을 순차적으로 연속 수행하여 상기 몸체를 관통하고 서로 대면하는 한 쌍의 평면부와 한 쌍의 예비 곡면부를 구비하는 제1 관통 홀을 형성하고, 제1 거리만큼 이격되도록 상기 제1 관통 홀의 측면을 덮고 상기 제1 및 제2 면을 덮는 도전막을 형성한다. 상기 제1 관통 홀의 양 단부에 수행하는 제2 관통공정에 의해 상기 제1 이격거리보다 큰 직경을 갖고 중심거리만큼 이격된 한 쌍의 실린더 형 제2 관통 홀을 형성하여, 상기 도전막을 상기 중심거리보다 작은 비아 폭을 갖고 상기 제1 이격거리만큼 이격된 제1 및 제2 평판으로 분리하여 상기 몸체를 관통하여 상기 커플 신호라인을 전기적으로 연결하는 평판 비아를 형성한다. 이어서, 상기 제1 면 및 제2 면으로부터 상기 도전막을 부분적으로 제거하여, 상기 제1 평판과 접속하는 제1 콘택 및 상기 제2 평판과 접속하고 상기 제1 콘택과 분리되는 제2 콘택을 구비하는 접속패드 및 상기 제1 콘택으로부터 연장하는 제1 연결라인 및 상기 제2 콘택으로부터 연장하며 상기 제1 연결라인과 제2 이격거리만큼 이격되는 제2 연결라인을 구비하는 접속라인을 형성한다.
본 발명에 의한 회로기판 및 이의 제조방법에 의하면, 평판비아(100)의 폭(w)과 높이(h) 및 제1 이격거리(d1), 상기 접속패드(200)의 길이(b) 및 상기 접속라인(300)의 형상과 제2 이격거리(d2)를 조절함으로써 차동 비아 구조물과 같은 커플 비아 구조물(800)의 특성 임피던스를 차동 신호라인과 같은 커플 신호라인(700)의 특성 임피던스에 근사시킬 수 있다. 따라서, 회로기판(1000)에서 커플 신호라인(700)과 커플 비아 구조물(800) 사이의 임피던스 편차를 최소화함으로써 회로기판(1000)을 따라 전송되는 신호의 왜곡을 최소화 할 수 있다.
또한, 커플 비아 구조물(800)을 구성하는 평판 비아(100), 접속패드(200) 및 접속라인(300)을 이격거리를 조절할 수 있는 단순한 형태의 평판 구조물로 형성하여 커플 비아 구조물(800)의 특성 임피던스 결정인자를 단순화 시킬 수 있다. 이에 따라, 커플 비아 구조물(800)에 대한 특성 임피던스의 변화 폭(variation range)을 확장함으로써 다양한 범위의 특성 임피던스를 갖는 커플 신호라인(700)에 대하여 임피던스 편차가 최소화된 커플 비아 구조물(800)을 용이하게 제작할 수 있다.
도 1은 본 발명의 일실시예에 의한 차동 비아 구조물을 나타내는 사시도이다.
도 2a는 도 1의 차동 비아 구조물을 I-I' 방향을 따라 절단한 단면도이다.
도 2b는 도 1의 차동 비아 구조물에 대한 평면도이다.
도 3a 및 도 3b는 도 1에 도시된 차동 비아 구조물의 제1 변형례를 나타내는 도면이다.
도 4a 및 도 4b는 도 1에 도시된 차동 비아 구조물의 제2 변형례를 나타내는 도면이다.
도 5는 본 발명의 일실시예에 따라 도 1에 도시된 차동 비아 구조물을 구비하는 회로기판을 나타내는 사시도이다.
도 6a는 도 5에 도시된 회로기판을 I-I' 방향을 따라 절단한 단면도이다.
도 6b는 도 5에 도시된 회로기판의 평면도이다.
도 7은 본 발명의 일실시예에 따라 도 5에 도시된 회로기판을 제조하는 방법을 나타내는 흐름도이다.
도 8a 내지 도 8f는 도 5에 도시된 회로기판을 제조하는 단계를 나타내는 공정도면들이다.
도 2a는 도 1의 차동 비아 구조물을 I-I' 방향을 따라 절단한 단면도이다.
도 2b는 도 1의 차동 비아 구조물에 대한 평면도이다.
도 3a 및 도 3b는 도 1에 도시된 차동 비아 구조물의 제1 변형례를 나타내는 도면이다.
도 4a 및 도 4b는 도 1에 도시된 차동 비아 구조물의 제2 변형례를 나타내는 도면이다.
도 5는 본 발명의 일실시예에 따라 도 1에 도시된 차동 비아 구조물을 구비하는 회로기판을 나타내는 사시도이다.
도 6a는 도 5에 도시된 회로기판을 I-I' 방향을 따라 절단한 단면도이다.
도 6b는 도 5에 도시된 회로기판의 평면도이다.
도 7은 본 발명의 일실시예에 따라 도 5에 도시된 회로기판을 제조하는 방법을 나타내는 흐름도이다.
도 8a 내지 도 8f는 도 5에 도시된 회로기판을 제조하는 단계를 나타내는 공정도면들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일실시예에 의한 차동 비아 구조물을 나타내는 사시도이다. 도 2a는 도 1의 차동 비아 구조물을 I-I' 방향을 따라 절단한 단면도이며, 도 2b는 도 1의 차동 비아 구조물에 대한 평면도이다.
도 1, 2a 및 2b를 참조하면, 본 발명의 일실시예에 의한 차동 비아 구조물(500)은 제1 이격거리(d1)만큼 이격되어 서로 대면하고 절연체(B)를 관통하는 한 쌍의 제1 및 제2 평판(110, 120)을 구비하는 평판 비아(100), 상기 절연체(B)의 상면(B1) 및 하면(B2)에 상기 평판비아(100)와 일체로 제공되고, 상기 제1 평판(110)과 접속하는 제1 콘택(210) 및 상기 제2 평판(120)과 접속하고 상기 제1 콘택(210)과 분리되는 제2 콘택(220)을 구비하는 접속패드(200), 및 상기 절연체(B)의 상면(B1) 및 하면(B2)에 배치되고, 상기 제1 콘택(210)으로부터 연장하는 제1 연결라인(310) 및 상기 제2 콘택(220)으로부터 연장하며 상기 제1 연결라인(310)과 제2 이격거리(d2)만큼 이격되는 제2 연결라인(320)을 구비하는 접속라인(300)을 포함한다.
이때, 상기 접속라인(300)은 입력신호를 전송하는 전송신호 라인(L1) 및 상기 입력신호의 상보신호를 전송하는 상보신호 라인(L2)을 구비하는 차동 신호라인(L)과 연결되어, 상기 절연체(B)의 상면(B1) 및 하면(B2)에 위치하는 상기 차동 신호라인(L)은 상기 차동 비아 구조물(500)에 의해 서로 연결된다.
일실시예로서, 상기 절연체(B)는 전기적으로 분리되는 상면(B1) 및 하면(B2)을 구비하는 입체형상이라면 다양한 형태로 제공될 수 있다. 이에 따라, 상기 상면(B1)과 하면(B2)에 배치된 도전라인들은 절연체(B)에 의해 서로 전기적으로 절연된다. 예를 들면, 상기 절연체(B)는 단일한 절연성 육면체로 구성될 수도 있고 후술하는 바와 같이 내부에 다수의 배선라인이 유전막을 사이에 두고 적층된 다층막 구조물로 제공될 수도 있다.
상기 절연체(B)를 관통하는 관통 홀(미도시)이 구비되고 관통 홀의 측벽을 덮는 평판비아(100)가 배치된다.
예를 들면, 상기 절연체(B)를 관통하는 관통 홀은 적어도 한 쌍의 평면형상의 측면을 포함하고, 상기 평판비아(100)는 상기 측벽 상에 제1 두께(t1)를 갖도록 형성된 도전막으로 제공된다. 상기 평판 비아(100)는 절연체(B)를 관통하도록 배치되어 상면(B1) 및 하면(B2)에 배치된 차동 신호라인(L1, L2)을 전기적으로 서로 연결하는 차동 비아 구조물(500)로 기능하게 된다. 일실시예로서, 상기 도전막은 구리와 같은 저저항 금속물질로 구성될 수 있다.
한 쌍의 측면에 형성된 상기 평판비아(100)는 제1 간격(d1)만큼 이격되고 서로 마주보도록 배치되는 제1 및 제2 평판(110,120)으로 구성된다. 예를 들면, 제1 평판(110)은 관통 홀의 좌측벽에 배치되고 제2 평판(120)은 관통 홀의 우측벽에 배치될 수 있다.
상기 제1 및 제2 평판(110,120)은 일정한 높이(h)와 비아 폭(w)을 갖고 제1 두께(t1)를 갖는 직육면체 형상을 갖는다. 후술하는 바와 같이, 상기 높이(h)는 몸체(B)를 관통하는 관통 홀의 깊이에 대응하고 상기 비아 폭(w)은 관통 홀의 측벽을 덮는 도전막을 제거하는 정도에 따라 결정된다.
차동 비아 구조물(500)로 기능하는 상기 평판 비아(100)는 서로 마주보도록 배치되는 한 쌍의 평판(110,120)으로 구성되므로, 상기 차동 비아 구조물(500)의 특성 임피던스는 상기 평판 비아(100)의 폭(w) 및 높이(h)와 제1 이격거리(d1)에 의해 결정된다.
상기 접속패드(200)는 절연체(B)의 상면(B1) 및 하면(B2)에 제2 두께(t2)를 갖도록 배치되고 제1 및 제2 평판(110, 120)을 각각 덮도록 접속하는 제1 및 제2 콘택(210, 220)으로 구성된다. 상기 접속패드(200)는 평판 비아(100)와 개별적으로 제공될 수도 있으나 본 실시예의 경우 단일한 공정을 통하여 일체로 제공된다.
본 실시예의 경우, 상기 제1 및 제2 콘택(210,220)은 평판 비아(100)의 장방형에 대응하여 상기 평판 비아(100)의 폭(w)에 대응하고 일정한 길이(b)를 갖는 장방형으로 제공된다. 이에 따라, 상기 접속패드(200)는 평판 비아(100)의 폭(w)과 동일한 폭을 갖고 일정한 길이(b)를 갖는 직사각형상으로 제공된다.
특히, 제1 및 제2 콘택(210,220)은 상기 절연체(B)의 상면 및 하면에서 서로 대칭적으로 배치된다. 예를 들면, 상기 제1 콘택(210)은 제1 평판(110)으로부터 상기 몸체(100)의 좌측방향으로 연장하는 경우, 상기 제2 콘택(220)은 제2 평판(110)으로부터 우측방향으로 연장한다.
이에 따라, 상기 접속패드(200)는 상기 평판 비아(100)와 차동 신호라인(L)을 연결하기 위한 랜딩패드로 기능한다. 따라서, 상기 접속패드(200)는 차동 비아 구조물(500)의 특성 임피던스를 저해하지 않는 범위에서 가능한 넓은 면적을 갖도록 하여 상기 평판비아(100)와 차동 신호라인(L)의 접속 안정성을 높이고 제조공정에서 충분한 공정 마진을 확보한다.
몸체(B)의 상면(B1)에 배치되는 제1 콘택(210)은 상면(B1)에 배치되는 상부 전송신호 라인(UL1)과 연결되고 하면(B2)에 배치되는 제1 콘택(210)은 하면(B2)에 배치되는 하부 전송신호 라인(LL1)과 연결된다. 또한, 몸체(B)의 상면(B1)에 배치되는 제2 콘택(220)은 상면(B1)에 배치되는 상부 상보신호 라인(UL2)과 연결되고 하면(B2)에 배치되는 제2 콘택(220)은 하면(B2)에 배치되는 하부 상보신호 라인(LL2)과 연결된다.
따라서, 몸체(B)의 상부 및 하부에 배치된 상기 전송신호 라인(L1)은 제1 콘택(210)과 제1 평판(110)을 통하여 서로 전기적으로 연결되고, 몸체(B)의 상부 및 하부에 배치된 상기 상보신호 라인(L2)은 제2 콘택(220)과 제2 평판(120)을 통하여 서로 전기적으로 연결된다.
본 실시예의 경우, 상기 접속패드(200)와 평판 비아(100)는 동일한 공정에 의해 동일한 도전물질로 구성되는 일체형 구조물로 제공된다. 에를 들면, 상기 접속패드(200)는 구리와 같은 저저항 도전물질로 구성될 수 있다. 상기 접속패드(200)의 두께(t2)는 상기 절연체(B)의 구성에 따라 평판 비아(100)의 두께(t1)와 동일할 수도 있고 서로 다를 수도 있다.
상기 접속라인(300)은 상기 차동 신호라인(L)과 접속패드(200)를 연결하기 위한 버퍼라인으로 제공된다.
예를 들면, 상기 접속라인(300)은 상기 몸체(B)의 상면(B1) 및 하면(B2)에 배치되어 제1 콘택(210) 및 제2 콘택(220)과 연결되고 제2 이격거리(d2)만큼 이격된 제1 및 제2 연결라인(310, 320)을 구비한다. 이때, 상기 제2 이격거리(d2)는 제1 이격거리(d1)보다 크거나 같을 수 있다.
상기 제3 이격거리(d3)는 몸체(B)와 연결되는 차동 신호라인(L)의 특성으로서 특정되며, 상기 평판비아(100)의 형상인자(shape parameters)인 은 비아 폭(w)과 제1 이격거리(d1) 및 상기 접속패드200)의 길이(b)는 상기 차동 비아 구조물(500)의 특성 임피던스와 상기 차동 신호라인(L)의 특성 임피던스의 차이가 허용범위 이내가 되도록 결정된다.
따라서, 상기 접속라인(300)은 특성 임피던스 조건을 충족하도록 제1 이격거리(d1)만큼 이격되도록 배치되는 평판비아(100) 및 접속패드(200)와 제3 이격거리(d3)를 갖는 차동 신호라인(L)을 최소의 임피던스 변화량을 갖도록 서로 연결한다. 이에 따라, 상기 차동 신호라인(L)와 차동 비아 구조물(500) 사이의 특성 임피던스 편차를 최소화 할 수 있다.
이에 따라, 제1 및 제2 연결라인(310,320)은 각각 접속패드와 접속하는 패드 연결라인(311,321) 및 상기 차동 신호라인(L)과 접속하는 신호 연결라인(312,322)으로 구성된다.
상기 패드 연결라인(311,321)은 상기 평판비아(100) 및 접속패드(200)의 형상에 의해 수득되는 차동 비아 구조물(500)의 임피던스와 차동 신호라인(L)의 특성 임피던스와의 편차가 최소화 되도록 설정된다.
제3 이격거리(d3)를 갖는 차동 신호라인(L)의 특성 임피던스에 가장 근사하는 임피던스를 갖도록 비아 폭(w)과 높이(h) 및 제1 이격거리(d1)와 상기 길이(b)를 특정하여 평판비아(100)와 접속패드(200)의 형상을 결정하고, 근사 임피던스와 상기 차동 신호라인(L)의 특성 임피던스 사이의 편차가 최소화 되도록 상기 패드 연결라인(311,312)과 접속패드(200)의 접속위치를 결정한다. 이에 따라, 상기 제1 및 제2 연결라인(310,320) 사이의 간격인 제2 이격거리(d2)가 결정된다.
상기 신호 연결라인(312,322)은 상기 패드 연결라인(311,321)을 차동 신호라인(L)과 연결하기 위한 매개라인으로서, 패드 연결라인(311,321)의 위치에 따라 형상이 달라질 수 있다.
본 실시예의 경우, 상기 신호 연결라인(312,322)은 패드 연결라인(311,321)의 단부로부터 일정한 기울기(θ)를 갖고 차동 신호라인(L)의 단부까지 연장하는 선형의 도전라인으로 구성된다. 상기 기울기(θ)는 상기 패드 연결라인(311,321)과 접속패드(200)의 접속위치에 따라 달라질 수 있다. 특히, 상기 차동 신호라인(L)의 위치는 고정되고, 상기 패드 연결라인(311,321)과 접속패드(200)의 접속위치에 따라 상기 제2 이격거리(d2)가 달라지므로, 상기 기울기(θ)는 제2 이격거리(d2)에 따라 달라진다.
이에 따라, 상부 전송신호 라인(UL1)은 몸체의 상면(B1)에 배치되는 제1 연결라인(310) 및 제1 콘택(210)을 통하여 상기 제1 평판(110)의 상단에 연결되고 하부 전송신호라인(LL1)은 몸체의 하면(B2)에 배치되는 제1 연결라인(310) 및 제1 콘택(210)을 통하여 상기 제1 평판(110)의 하단에 연결된다. 즉, 상기 전송신호 라인(L1)은 평판비아(100)에 의해 상기 몸체(B)를 관통하여 전기적으로 연결된다.
마찬가지로, 상부 상보신호 라인(UL2)은 몸체의 상면(B1)에 배치되는 제2 연결라인(320) 및 제2 콘택(220)을 통하여 상기 제2 평판(120)의 상단에 연결되고 하부 상보신호 라인(LL2)은 몸체의 하면(B2)에 배치되는 제2 연결라인(320) 및 제2 콘택(220)을 통하여 상기 제2 평판(120)의 하단에 연결된다. 즉, 상기 상보신호 라인(L2)은 평판비아(100)에 의해 상기 몸체(B)를 관통하여 전기적으로 연결된다.
상술한 바와 같은 차동 비아 구조물(500)에 의하면, 제3 이격거리(d3)를 갖도록 제공되는 차동 신호라인(L)에 대하여, 평판비아(100)의 폭(w)과 높이(h) 및 제1 이격거리(d1), 상기 접속패드(200)의 길이(b) 및 상기 접속라인(300)의 형상과 제2 이격거리(d2)를 조절하여 상기 차동 신호라인(L)을 수직방향으로 연결하는 차동 비아 구조물(500)의 특성 임피던스를 상기 차동 신호라인(L)의 특성 임피던스와 최소편차를 갖도록 설정할 수 있다. 이에 따라, 상기 평판비아(100), 접속패드(200) 및 접속라인(300)으로 구성되는 차동 비아 구조물(500)의 특성 임피던스를 제3 이격거리(d3)를 갖는 차동 신호라인(L)의 특성 임피던스에 가장 근사하게 설정할 수 있다.
특히, 상기 평판비아(100)의 비아 폭(w)과 높이(h) 및 접속패드(200)의 길이(b)와 접속라인의 이격거리를 조절하는 것만으로 차동 비아 구조물(500)과 차동 신호라인(L)의 특성 임피던스 편차를 최소화 할 수 있으므로 차동 비아 구조물을 구비하는 차동 신호라인을 정교하게 설계할 수 있다.
또한, 차동 비아 구조물(500)의 특성 임피던스 결정인자(parameter)를 길이, 폭 높이와 같은 선형인자로 단순화함으로써 특성 임피던스의 변화 폭(variation range)을 확장할 수 있다. 이에 따라, 다양한 범위의 특성 임피던스를 갖는 차동 신호라인(L)에 대하여 차동 비아 구조물(500)을 용이하게 설계할 수 있다.
본 실시예의 경우, 몸체(B)의 상면과 하면에 배치된 차동 신호라인(L)을 연결하는 차동 비아 구조물을 개시하고 있지만, 차동 신호라인뿐만 아니라 수직방향으로 이격된 한 쌍의 신호라인을 연결하기 위한 다양한 비아 구조물에도 적용될 수 있음은 자명하다.
상기한 바와 같은 차동 비아 구조물(500)은 상기 절연체의 구조에 따라 다양하게 변형될 수 있다.
도 3a 및 도 3b는 도 1에 도시된 차동 비아 구조물의 제1 변형례를 나타내는 도면이다. 도 3a는 도 2a에 대응하는 단면도이며 도 3b는 도 2b에 대응하는 평면도이다.
도 3a 및 도 3b를 참조하면, 상기 접속 패드(200)는 폭은 상기 평판 비아(100)의 폭(w)과 동일하고 두께(t2)는 평판 비아(100)의 두께(t1) 보다 큰 평판패드로 제공된다.
예를 들면, 상기 절연체(B)는 유전막(I)에 의해 분리되고 수직방향으로 적층되는 다수의 배선(C)을 포함하고, 상기 접속패드(200)와 상기 평판 비아(100)가 상기 회로배선(C)과 동일한 도전물질로 최상부 및 최하부 배선(C)을 덮도록 형성하는 경우, 절연체(B)의 상면(B1) 및 하면(B2)에서 상기 접속패드(200)의 두께(t2)는 최상부 및 최하부 회로배선(C)의 두께만큼 더 증가하여 평판 비아(100)의 두께(t1)보다 더 크게 제공될 수 있다.
이때, 상기 접속라인(300)의 두께는 접속패드(200)와 동일하게 형성함으로써 접속라인과 접속패드의 경계영역에서 형상의 차이로 인한 임피던스 편차를 최소화 한다.
바람직하게는, 차동 신호라인(L)의 두께와 접속라인(300) 및 접속패드(200)의 두께를 동일하게 형성함으로써 차동 신호라인(L)과 차동 비아 구조물(500)의 특성 임피던스 편차를 최소화할 수 있다.
특히, 상기 접속라인(300), 접속패드(200) 및 평판비아(100)의 폭이 차동 신호라인(L)의 폭과 동일하게 형성하여 상기 전송신호와 상보신호의 전송경로를 따른 형상변형을 최소화할 수 있다. 이에 따라, 차동 비아 구조물(500)과 차동 신호라인(L) 사이의 특성 임피던스 편차를 더욱 줄일 수 있다.
이때, 상기 평판 비아(100)와 접속패드(200)의 두께차이로 인한 임피던스 변화량은 상기 접속패드(200)와 패드 연결라인(311,321)의 접속위치를 조절함으로써 최소화 될 수 있다. 즉, 상기 평판 비아(100)와 접속패드(200)의 두께차이로 인한 임피던스 변화량은 상기 제2 이격거리(d2)의 조절에 의해 최소화 될 수 있다.
도 4a 및 도 4b는 도 1에 도시된 차동 비아 구조물의 제2 변형례를 나타내는 도면이다. 도 4a는 도 2a에 대응하는 단면도이며 도 4b는 도 2b에 대응하는 평면도이다.
도 4a 및 도 4b를 참조하면, 상기 접속 패드(200)는 폭 및 두께가 상기 평판 비아(100)의 폭 및 두께와 동일한 평판패드로 제공된다.
예를 들면, 상기 절연체(B)는 유전막(I)에 의해 분리되고 수직방향으로 적층되는 다수의 배선(C)을 포함하고, 상기 접속패드(200)와 상기 평판 비아(100)가 최상부 및 최하부 유전막(I)을 덮도록 형성하는 경우, 상기 접속패드(200)와 평판 비아(100)는 모두 유전막 상에 형성되므로 동일한 두께(t)를 갖게 된다. 즉, 상기 접속패드(200)의 제2 두께(t2)와 평판 비아(100)의 제1 두께(t1)는 동일하게 되어 단일한 두께(t)를 갖게 된다.
이때, 상기 접속라인(300)의 두께는 접속패드(200)와 동일하게 형성함으로써 접속라인과 접속패드의 경계영역에서 형상의 차이로 인한 임피던스 편차를 최소화 한다.
바람직하게는, 차동 신호라인(L)의 두께와 접속라인(300) 및 접속패드(200)의 두께를 동일하게 형성함으로써 차동 신호라인(L)과 차동 비아 구조물(500)의 특성 임피던스 편차를 최소화할 수 있다.
특히, 상기 접속라인(300), 접속패드(200) 및 평판비아(100)의 폭과 두께를 차동 신호라인(L)의 폭 및 두께와 동일하게 형성하여 상기 전송신호와 상보신호의 전송경로를 따른 형상변형을 극소화할 수 있다. 이에 따라, 차동 비아 구조물(500)과 차동 신호라인(L) 사이의 특성 임피던스 편차를 현저하게 줄일 수 있다.
이 경우, 상기 평판 비아(100)와 접속패드(200) 및 접속라인(300)과 차동 신호라인(L)이 동일한 폭과 두께를 갖도록 배치되므로, 제1 내지 제3 이격거리(d1,d2,d3)가 서로 동일하게 배치되어 차동 신호라인(L)과 차동 비아 구조물(500) 사이의 간격을 동일한 차동 이격거리(d)로 구성할 수 있다. 이에 따라, 차동 신호라인(L)과 차동 비아 구조물(500) 사이의 특성 임피던스 편차를 극소화할 수 있다.
도 5는 본 발명의 일실시예에 따라 도 1에 도시된 차동 비아 구조물을 구비하는 회로기판을 나타내는 사시도이다. 도 6a는 도 5에 도시된 회로기판을 I-I' 방향을 따라 절단한 단면도이며, 도 6b는 도 5에 도시된 회로기판의 평면도이다.
도 5, 6a 및 6b를 참조하면, 본 발명의 일실시예에 의한 회로기판(1000)은 서로 대칭적으로 위치하는 제1 면(610) 및 제2 면(620)을 관통하고 서로 대면하는 한 쌍의 평면부(LS)와 한 쌍의 곡면부(CS)를 구비하는 장방형 관통 홀(H)을 구비하는 절연성 몸체(600), 상기 제1 및 제2 면(610,620)에 각각 배치되고, 입력신호를 전송하는 전송신호 라인(710)과 상기 입력신호에 대한 기준신호(reference signal)를 전송하는 기준신호 라인(720)을 구비하는 적어도 하나의 커플 신호라인(700), 및 평판형상을 갖고 제1 이격거리(d1)만큼 이격되어 서로 대면하도록 상기 관통 홀(H)의 평면부(LS)에 배치되어 상기 전송신호 라인(710) 및 상기 기준신호 라인(720)을 각각 전기적으로 연결하는 한 쌍의 제1 및 제2 평판(110,120)으로 구성되는 평판 비아(100)를 구비하는 커플 비아 구조물(800)을 포함한다.
일실시예로서, 상기 절연성 몸체(600)는 강화 유리섬유, 에폭시 수지 및 감광성 폴리머와 같은 절연물질로 구성되고 상면(610) 및/또는 하면(620)에 박막의 회로패턴이 구비된다. 상기 회로패턴은 상기 회로기판(1000)에 접속하는 반도체 칩(미도시)과 전기적 데이터를 교환하는 데이터 전송패턴, 상기 반도체 칩으로 구동파워를 전송하는 구동 패턴 및 상기 반도체 칩을 전기적으로 접지하는 접지패턴 등을 포함할 수 있다.
본 실시예의 경우, 상기 회로기판(1000)은 다양한 회로패턴이 인쇄된 표면에는 격자형상을 갖도록 다수의 칩 실장영역들이 구비된 인쇄회로기판(PCB)을 포함한다. 각 칩 실장영역에는 반도체 칩이 접합되는 다수의 접속패드가 배치된다. 그러나, 인쇄 회로기판뿐만 아니라 회로패턴을 구비하고 접속하는 전자소자들 사이의 신호전송을 위한 기판이라면 다양한 회로기판에 본 발명이 응용될 수 있다. 예를 들면, 상기 회로기판(1000)은 상기 몸체(600)의 상면 및 하면에 각각 유전막으로 구분되는 다수의 배선이 배치되는 실리콘 온 인슐레이터(silicon on insulator, SOI) 기판을 포함할 수도 있다.
특히, 상기 회로패턴은 상기 몸체(600)의 상면(610) 또는 하면(620)에 단층 또는 다층으로 형성될 수 있으며, 상기 몸체(600)의 표면을 따라 다양한 형상으로 연장하는 신호라인과 서로 다른 층에 배치된 상기 신호라인들을 서로 연결하는 비아 구조물을 구비한다.
이때, 상기 신호라인들 중의 적어도 일부는 입력신호를 전송하는 전송신호 라인(710)과 상기 입력신호에 대한 기준신호를 전송하는 기준신호 라인(720)으로 구성되는 한 쌍의 커플 신호라인(700)으로 구성된다. 상기 기준신호는 상기 입력신호의 위상과 상보적인 위상을 갖는 상보 신호, 반도체 입과 같이 상기 절연성 몸체에 접속하는 전자소자에 대한 구동신호 및 상기 전자소자에 대한 접지신호 중의 어느 하나를 포함할 수 있다.
특히, 기준신호 라인(720)으로 상기 입력신호에 대하여 상보적인 상보신호가 전송되는 경우 상기 기준신호 라인(720)으로 상보신호 라인으로 기능하고, 상기 커플 신호라인(700)은 차동 신호라인으로 기능하게 된다. 이에 따라, 입력신호와 이의 상보신호가 동시에 진행하는 경우 서로 반대인 위상차에 의해 주위환경에 의해 발생되는 자연 노이즈(normal mode noise)를 서로 상쇄함으로써 신호 무결성(signal integrity)을 높일 수 있다.
상기 커플 신호 라인(700)은 몸체(600)의 상면에 배치되는 상부 커플라인(UCL)과 하면(620)에 배치되는 하부 커플라인(LCL)으로 구성되고, 상기 상부 및 하부 커플라인(UCL,LCL)은 커플 비아 구조물(800)에 의해 서로 연결된다.
상기 상부 커플라인(UCL)은 제3 이격거리(d3) 만큼 이격된 상부 전송신호 라인(711)과 상부 기준신호 라인(721)으로 구성되고, 하부 커플라인(LCL)은 상기 제3 이격거리(d3) 만큼 이격된 하부 전송신호 라인(721) 및 하부 기준신호 라인(722)으로 구성된다. 이에 따라 상기 커플 신호라인(700)은 상기 몸체(600)의 표면에서 제3 이격거리(d3)만큼 이격된 한 쌍의 전송신호 라인(710) 및 기준신호 라인(720)으로 구성된다.
상부 및 하부 커플신호 라인(UCL, LCL)은 몸체(600)의 상면 및 하면이 연결되는 관통 홀(H)과 인접하도록 배치되고 상기 관통 홀(H)을 관통하여 배치되는 커플 비아 구조물(800)과 각각 연결된다.
이때, 후술하는 바와 같이 상부 전송신호 라인(711)은 상기 커플 비아 구조물(800)의 제1 평판(110)을 통하여 하부 전송신호 라인(721)과 연결되고 상부 기준신호 라인(721)은 상기 커플 비아 구조물(800)의 제2 평판(120)을 통하여 하부 기준신호 라인(722)과 연결된다.
상부 및 하부 커플라인(UCL,LCL)의 단부와 인접한 영역에 상기 몸체(600)를 관통하는 관통 홀(H)이 구비된다.
일실시예로서, 상기 관통 홀(H)은 서로 대면하는 한 쌍의 평면부(LS)와 한 쌍의 곡면부(CS)를 구비하여 측부가 굴곡진 장방형 실린더 형상으로 제공된다. 상기 관통 홀(H)은 상부 차동라인(UDL)이 배치된 상면(610)과 하부 차동라인(LDL)이 배치된 하면(620)을 연결하도록 상기 몸체(600)를 관통한다.
이에 따라, 상기 관통 홀(H)은 서로 연결하고자하는 상부 및 하부 차동라인(UDL,LDL) 사이의 수직거리에 대응하는 깊이를 갖고, 상기 평면부(LS) 및 곡면부(CS)도 상기 관통 홀의 깊이에 대응하는 높이(h)를 갖는다.
본 실시예의 경우, 상기 평면부(LS)는 상기 관통 홀(H)의 깊이에 대응하는 높이(h)와 상기 커플 비아 구조물(500)의 특성 임피던스 조건에 부합하는 폭(w)을 갖는 평면형 벽체로 제공되고, 상기 곡면부(CS)는 서로 대면하는 한 쌍의 평면부(LS) 사이의 이격거리와 같은 직경(D)을 갖는 반원형 벽체로 제공된다.
상기 곡면부(CS)는 평면부(LS) 사이의 이격거리보다 더 큰 직경(D)을 가질 수도 있음은 자명하다. 후술하는 바와 같이 상기 곡면부(CS)는 상기 평면부(LS)의 양 단부를 관통하는 한 쌍의 제2 콘택 홀(H2)에 의해 형성되며,한 쌍의 제2 콘택 홀(H2) 사이의 중심거리에 의해 상기 평판비아(100)의비아 폭(w)이 결정된다. 따라서, 곡면부(CS)의 직경(D)이 한 쌍의 평면부(LS)사이의 이격거리보다 큰 경우에는 상기 중심거리를 조절하여 적절한 비아 폭(w)을 설정할 수 있다.
따라서, 상기 관통 홀(H)은 상기 평면부(LS)의 폭 방향을 따라 양 단부에 배치된 한 쌍의 반원형 벽체와 상기 반원형 벽체의 직경을 따라 양 단부에 배치된 한 쌍의 평면형 벽체로 한정된 라운드형 개방 육면체(rounded open rectangle)로 구성된다.
상기 커플 비아 구조물(800)은 상기 라운드형 개방 육면체 형상을 갖는 관통 홀(H)을 관통하고 상기 몸체(600)의 상면(610) 및 하면(620)에 개별적으로 배치되는 한 쌍의 비아 구조물로 구성되어 상기 전송신호 라인(710) 및 기준신호 라인(720)을 각각 서로 연결한다.
본 실시예의 경우, 상기 커플 비아 구조물(800)은 도 1 내지 도 4b에 도시된 차동 비아 구조물(500)과 실질적으로 동일한 구성을 갖는다. 이하에서는 상기 차동 비아 구조물(500)과 커플 비아 구조물(800)의 동일한 구성요소에 대해서는 동일한 참조부호로 표시한다.
예를 들면, 상기 커플 비아 구조물(800)은 상기 컨택 홀(H)의 서로 대면하는 평면부(LS)에 구비된 평판 비아(100)와 상기 평판 비아(100)와 연결되고 상기 몸체(600)의 상면(610) 및 하면(620)에 각각 배치되는 접속패드(200) 및 접속라인(300)으로 구성된다.
상기 평판 비아(100)는 평판형상을 갖고 제1 이격거리(d1)만큼 이격되어 서로 대면하도록 상기 관통 홀(H)의 평면부(LS)에 배치되어 상기 전송신호 라인(710) 및 상기 기준신호 라인(720)을 각각 전기적으로 연결하는 한 쌍의 제1 및 제2 평판(110,120)을 구비한다.
특히, 서로 대면하는 상기 컨택 홀(H)의 평면부(LS)는 고면부(CS)의 직경(D)에 대응하는 거리만큼 이격되고 상기 제1 및 제2 평판(110,120)은 각 평면부(LS)로부터 제1 두께(t1)를 갖도록 배치된다. 이에 따라, 상기 제1 및 제2 평판(110,120)의 두께(t1)와 제1 이격거리(d1)의 합은 상기 곡면부(CS)의 직경(D)과 실질적으로 동일하게 구성된다.
상기 접속패드(200)는 상기 상면 및 하면610,620)에 상기 평판비아(100)와 일체로 제공되고, 상기 제1 평판(110)과 접속하는 제1 콘택(210) 및 상기 제2 평판(120)과 접속하고 상기 제1 콘택(110)과 분리되는 제2 콘택(210)을 구비한다.
상기 제1 및 제2 콘택(210,220)은 상면 및 하면으로부터 제2 두께(t2)를 갖고 상기 제1 및 제2 평판(110,210)의 상단 및 하단을 각각 덮도록 배치된다. 제2 두께(t2)는 제1 두께(t1)와 동일하거나 상이하게 구성될 수 있다.
상기 접속라인(300)은 상면 및 하면(610,620)에 배치되고 상기 제1 콘택(210)으로부터 연장하는 제1 연결라인(310) 및 상기 제2 콘택(220)으로부터 연장하며 상기 제1 연결라인(310)과 제2 이격거리(d2)만큼 이격되는 제2 연결라인(320)을 구비한다. 상기 접속라인(300)은 접속패드(200)와 일체로 형성되거나 개별적으로 형성되어 서로 연결될 수 있다.
상기 전송신호 라인(710)은 제1 연결라인(310)과 연결되고 기준신호 라인(720)은 제2 연결라인(320)과 연결된다. 이에 따라, 상기 전송신호 라인(710) 및 기준신호 라인(720)은 커플 비아 구조물(800)을 통하여 상기 몸체(600)를 관통하여 각각 연결된다.
특히, 회로패턴이 상기 몸체(600)의 상면(610) 또는 하면(620)에 다층으로 형성될 수 있으며, 상기 몸체(600)의 표면을 따라 다양한 형상으로 연장하는 신호라인과 서로 다른 층에 배치된 상기 신호라인들을 서로 연결하는 비아 구조물을 구비한다.
특히, 상기 몸체(600)가 유전막에 의해 구분되는 다층 배선을 구비하는 경우 상기 콘택 패드(200)와 평판비아(100)는 서로 다른 두께를 가질 수 있다.
예를 들면, 도 3a 및 도 3b에 도시된 바와 같이 상기 접속패드(200)가 다층 배선을 구비하는 상기 몸체(600)의 최상부 배선 및 최하부 배선을 덮도록 배치되는 경우 상기 접속패드(200)는 평판비아(100)보다 더 큰 두께를 가질 수 있다.
이때, 상기 접속라인(300)도 상기 접속패드(200)와 동일한 두께를 갖고 일체로 배치될 수 있다. 뿐만 아니라, 상기 접속라인(300이)은 상기 커플 신호라인(700)과 동일한 폭과 두께를 갖고 연결된다. 이에 따라, 상기 제1 콘택은 상기 신호라인과 동일한 폭을 갖고 상기 제2 콘택은 상기 기준라인과 동일한 폭을 갖도록 배치될 수 있다.
따라서, 상기 커플 비아 구조물(800)의 폭이 커플 신호라인(700)의 폭과 동일하게 구성함으로써 특성 임피던스 편차를 최소화할 수 있다.
뿐만 아니라, 도 4a 및 도 4b에 도시된 바와 같이 상기 접속패드(200)는 평판비아(100)는 동일한 두께를 가질 수도 있다.
이때, 접속라인(300)과 접속패드(200)가 동일한 두께와 폭을 갖도록 구비되고 상기 접속라인(300)은 상기 커플 신호라인(700)과 동일한 두께와 폭을 갖도록 제공되는 경우, 상기 커플 신호라인(700), 상기 접속라인(300), 상기 접속패드(200) 및 상기 평판 비아(100)는 서로 동일한 폭과 두께를 가질 수 있다.
특히, 상기 커플 신호라인(700)과 커플 비아 구조물(800)이 동일한 두께와 폭을 갖는 경우, 전송신호 라인 및 상기 기준신호 라인의 간격인 제3 이격거리(d3)와 접속라인(300) 사이의 간격인 제2 이격거리(d2) 및 상기 평판 비아(100) 사이의 간격인 제1 이격거리(d1)을 서로 동일하게 유지하여 상기 커플 신호라인(700), 상기 접속라인(300) 및 상기 평판 비아(100)를 는 일렬로 배치할 수도 있다.
이에 따라, 상부 및 하부 커플 신호라인(UCL,LCL)을 연결하는 커플 비아 구조물(800)의 형상변형을 상기 커플 신호라인(700)의 형상특성에 가장 근사화시킴으로써 커플 비아 구조물(800)에서의 신호전달 과정에서의 신호왜곡을 극소화 시킬 수 있다.
상술한 바와 같은 회로기판에 의하면, 상기 평판비아(100)의 폭(w)과 높이(h) 및 제1 이격거리(d1), 상기 접속패드(200)의 길이(b) 및 상기 접속라인(300)의 형상과 제2 이격거리(d2)를 조절함으로써 커플 비아 구조물(800)의 특성 임피던스를 상기 커플 신호라인(700)의 특성 임피던스에 근사시킬 수 있다. 따라서, 상기 회로기판(1000)에서 상기 커플 신호라인(700)과 커플 비아 구조물(800) 사이의 임피던스 부정합을 최소화함으로써 회로기판(1000)을 따라 전송되는 신호의 왜곡을 최소화 할 수 있다.
또한, 커플 비아 구조물(800)의 특성 임피던스 결정인자(parameter)를 길이, 폭 높이와 같은 선형인자로 단순화함으로써 특성 임피던스의 변화 폭(variation range)을 확장할 수 있다. 이에 따라, 다양한 범위의 특성 임피던스를 갖는 커플 신호라인(700)에 대하여 임피던스 편차가 최소화된 커플 비아 구조물(800)을 용이하게 설계할 수 있다.
상기한 바와 같은 회로기판(1000)은 2회의 관통공정고 도금공정에 의해 제조될 수 있다.
도 7은 본 발명의 일실시예에 따라 도 5에 도시된 회로기판을 제조하는 방법을 나타내는 흐름도이다. 도 8a 내지 도 8f는 도 5에 도시된 회로기판을 제조하는 단계를 나타내는 공정도면들이다. 도 8a 내지 도 8f에서 <a> 도면은 평면도이며, <b> 도면은 대응하는 <a> 도면을 A-A' 방향을 따라 절단한 단면도이다.
도 5 및 도 7을 참조하면, 상기 상면(610) 및 하면(620)에 각각 배치되고 전송신호 라인(710)과 기준신호 라인(720)으로 구성되는 커플 신호라인(700)을 구비하는 몸체(600)를 덮는 시드막(801)을 형성한다(단계 S100).
예를 들면, 상기 몸체(600)는 절연물질로 구성된 벌크형 절연체(bulk type insulator, BI)의 상면 및 하면에 배치된 도전성 배선인 회로패턴(C)과 상기 회로패턴(C)을 덮는 절연막(I)이 수직방향을 따라 교대로 적층된 다층 구조물로 제공된다.
도시되지는 않았지만, 상기 회로패턴(C)은 상기 절연막(I) 상에 추가적으로 배치될 수 있으며 추가 배치된 회로패턴은 또 다른 절연막에 의해 덮이도록 구성되어 다층의 절연막에 의해 절연되는 다층의 회로패턴을 구비한다.
동일한 층에 배치된 상기 회로패턴(C)은 회로기판의 사용목적에 따라 패터닝되어 다수의 배선라인으로 형성된다.
특히, 상기 배선라인 중의 적어도 일부는 입력신호를 전송하는 전송신호 라인(710)과 상기 입력신호에 대한 기준신호를 전송하는 기준신호 라인(720)으로 구성되는 한 쌍의 커플 신호라인(700)으로 구성된다. 상기 기준신호는 상기 입력신호의 위상과 상보적인 위상을 갖는 상보 신호, 반도체 입과 같이 상기 절연성 몸체에 접속하는 전자소자에 대한 구동신호 및 상기 전자소자에 대한 접지신호 중의 어느 하나를 포함할 수 있다.
상기 커플 신호라인(700)은 상기 전송신호와 기준신호의 특성에 따라 신호 무결성을 개선할 수 있는 차동 신호라인으로 구비될 수 있다.
도 8a 에 도시된 바와 같이, 상기 커플 신호라인(700)을 구비하는 몸체(600)를 비아공정 챔버(미도시)로 로딩하고 상기 몸체(600)의 표면을 덮는 시드막(601)을 형성한다. 예를 들면, 구리와 같은 저저항 금속물질을 증착하거나 성장시켜 몸체(600)의 포면을 덮는 상기 시드막(601)을 형성할 수 있다. 상기 시드막(601)은 몸체(600)의 상면(610)과 하면(620)을 모두 덮도록 형성된다.
본 실시예의 경우, 상기 몸체(600)는 절연막(I)이 상기 회로패턴(C)을 덮고 있으므로 상기 시드막(601)을 형성하는 것을 개시하고 있지만, 상기 회로패턴(C) 상에 비아 구조물을 형성하는 경우에는 시드막 없이 비아 공정을 수행할 수도 있음은 자명하다.
상기 커플 신호라인의 특성 임피던스에 근사한 특성 임피던스를 갖도록 커플 비아 구조물(800)의 형상 인자를 결정한다(단계 S200).
예를 들면, 상기 비아공정 장치는 상기 공정 챔버(미도시)와 별개로 구비된 제어부(미도시)를 포함하고, 상기 제어부로 입력된 커플 신호라인(700)의 특성 임피던스를 기준으로 상기 커플 비아 구조물(800)의 형상 모델을 자동으로 결정한다.
본 실시예의 경우, 상기 제어부는 상기 커플 비아 구조물(800)을 구성하는 평판 비아(100), 접속패드(200) 및 접속라인(300)의 형상 인자들을 조합하여 자동으로 상기 커플 신호라인(700)의 특성 임피던스와 최소 편차를 갖는 최적 형상 인자를 검출한다.
이에 따라, 상기 평판 비아(100)의 형상 특성인자인 폭(w), 높이(h), 제1 두께(t1) 및 제1 이격거리(d1)와 상기 접속패드(200)의 형상 인자인 길이(b)와 제2 두께(t2)에 대한 최적 형상 인자를 결정한다. 또한, 상기 접속라인(300)의 두께와 제2 이격거리(d2)에 대한 최적 형상 인자를 결정한다.
특히, 상기 커플 신호라인(700)과 커플 비아 구조물(800)의 두께를 동일하게 형성함으로써 두께 변화로 인한 임피던스 편차를 제거할 수 있다.
이어서, 시드막(601)이 형성된 상기 몸체(600)에 대하여 제1 관통공정 및 선형 이송공정을 순차적으로 연속 수행하여 상기 몸체(600)를 관통하고 서로 대면하는 한 쌍의 평면부(LS)와 예비 곡면부(PCS)를 구비하는 제1 관통 홀(H1)을 형성한다(단계 S300).
도 8b에 도시된 바와 같이, 레이저 드릴링 장치나 레이저 밀링장치와 같은 관통장치(P)를 이용하여 상기 몸체(600)에 제1 관통공정(10)을 수행한다. 예를 들면, 레이저 드릴링 장치를 몸체의 상면(610)으로부터 하방으로 관통시켜 일정한 직경(PD)을 갖는 제1 예비 관통홀(PH1)을 형성한다.
이어서, 도 8c에 도시된 바와 같이, 몸체(600)를 관통한 상기 관통장치(P)를 일정한 방향을 따라 선형으로 이송하는 선형 이송공정(20)을 수행하여 제1 관통 홀(H1)을 형성한다.
일정한 길이만큼 관통장치(P)를 선형 이송하면, 제1 예비 관통홀(PH1)과 동일한 형상을 갖는 제2 예비 관통 홀(PH2)이 선형 이송공정(20)의 종말점에서 형성되고 제1 및 제2 예비 관통 홀(PH1,PH2) 사이의 몸체(600)는 선형으로 제거된다.
이에 따라, 상기 제1 관통 홀(H1)의 양 단부에는 제1 및 제2 예비 관통 홀(PH1,PH2)의 곡면형상 측벽이 서로 대면하도록 배치되어 예비 곡면부(PCS)가 형성되고 상기 선형 이송공정이 수행된 영역에는 평면형상의 측벽이 서로 대면하도록 배치되어 평면부(LS)가 형성된다.
따라서, 상기 평면부(LS)는 제1 및 제2 예비 관통 홀(PH1,PH2)의 직경(PD)만큼의 간격으로 이격되고, 상기 예비 곡면부(PCS)는 상기 선형 이송공정(20)의 길이(L)와 제1 및 제2 예비 관통 홀(PH1,PH2)의 직경(PD)의 합만큼 이격되어 배치된다.
이어서, 상기 제1 관통 홀(H1)의 측면을 덮고 상기 몸체(600)의 상면과 하면(610,620)을 덮는 도전막(CL)을 형성한다(단계 S400).
도 8d에 도시한 바와 같이, 상기 시드막(601)을 시드로 이용하는 도금공정에 의해 상기 상면 및 하면(610,620)과 제1 관통 홀(H1)의 예비 곡면부(PCS)와 평면부(LS)의 측벽을 덮을 수 있는 도전막(CL)을 형성한다.
본 실시예에서는 상기 도전막(CL)은 구리와 같은 저저항 금속막으로 형성된다.
이때, 상기 도전막(CL)은 제1 두께(t1)를 갖도록 형성되어 상기 평면부(LS)를 덮는 도전막(CL)은 제1 이격거리(d1)만큼 이격되어 배치된다.
상기 평면부(LS)는 제1 예비 관통홀(PH1)의 직경(PD)에 대응하는 간격을 가지므로, 상기 도전막(CL)의 간격은 제1 예비 관통홀(PH1)의 직경(PD)과 제1 두께(t1)에 의해 결정된다.
따라서, 상기 제어부는 커플 신호라인(700)과의 임피던스 편차가 최소가 되는 최적 제1 이격거리(d1)를 갖도록 상기 제1 및 제2 예비 관통 홀(PH1,PH2)의 직경(PD)과 상기 도전막(CL)의 제1 두께(t1)를 결정하게 된다. 이에 따라, 상기 도전막(CL)은 임피던스 편차가 최소화된 최적 제1 이격거리(d1)를 갖도록 상기 제1 관통 홀(H1)의 내부에 형성된다.
이어서, 상기 제1 관통 홀(H1)의 양 단부에 수행하는 제2 관통공정(30)에 의해 상기 제1 이격거리(d1)보다 큰 직경(D)을 갖고 중심거리(CD)만큼 이격된 한 쌍의 실린더 형 제2 관통 홀(H2)을 형성하여, 상기 도전막(CL)을 상기 중심거리(CD)보다 작은 비아 폭(w)을 갖고 상기 제1 이격거리(d1)만큼 이격된 제1 및 제2 평판(110, 120))으로 분리하여 상기 몸체(600)를 관통하여 상기 커플 신호라인(700)을 전기적으로 연결하는 평판 비아(100)로 형성한다(S500).
도 8e에 도시된 바와 같이, 상기 중심거리만큼 이격된 한 쌍의 관통장치(P)를 이용하여 상기 몸체(600)에 대하여 제2 관통공정(30)을 수행한다. 이에 따라, 장방형을 갖는 상기 제1 관통 홀(H)의 양 단부에 상기 제1 이격거리(d1)보다 큰 직경(D)을 갖는 한 쌍의 실린더형 제2 관통 홀(H2)을 형성한다. 이에 따라, 상기 몸체(600)에는 상기 제1 및 제2 관통 홀(H1,H2)로 구성되고 서로 대면하는 한 쌍의 평면부(LS)와 한 쌍의 곡면부(CS)를 구비하는 장방형의 관통 홀(H)이 형성된다.
이때, 상기 제2 관통 홀(H2)은 제1 및 제2 예비 관통 홀(PH1,PH2)의 직경(PD)보다 크거나 같은 직경(D)을 갖도록 형성한다. 이에 따라, 상기 제1 관통 홀(H1)의 예비 곡면부(PCS)에 형성된 도전막(CL)을 제거한다.
또한, 상기 제1 관통 홀(H1)의 평면부(LS)를 덮는 도전막(CL)의 양 측부는 상기 제2 관통 홀(H2)에 의해 부분적으로 제거되어 제1 두께(t1)를 갖고 양 측에 관통 곡면(100p)을 구비하는 한 쌍의 제1 및 제2 도전 평판(110, 120)으로 형성된다.
이때, 상기 제1 및 제2 평판(110,120)의 양 측부는 상기 제2 관통 홀(H2)에 의해 부분적으로 제거되어 상기 중심거리(CD)보다 작은 비아 폭(w)을 갖도록 형성된다. 이에 따라, 상기 비아 폭(w)은 상기 제2 관통 홀(H2)의 중심거리(CD)와 직경(D)을 조절함으로써 변경할 수 있다.
한 쌍의 제2 관통 홀(H2)의 직경(D)이 제1 및 제2 예비 관통 홀(PH)의 직경(PD)보다 충분히 큰 경우에는 제2 관통 홀(H2)의 중심거리(CD)가 큰 경우에도 최적 비아 폭(w)을 설정할 수 있으며, 제2 관통 홀(H2)의 직경(D)이 제1 및 제2 예비 관통 홀(PH)의 직경(PD)과 동일한 경우에는 상기 비아 폭(w)은 제2 관통 홀(H2)의 중심거리(CD)보다 상기 관통곡면(100p)의 정사영의 길이만큼 짧게 형성된다.
이에 따라, 상기 제1 관통 홀(H1)의 평면부(LS)에 형성된 도전막(CL)은 제2 관통 홀(H2)에 의해 부분적으로 제거되어 상기 제1 이격거리(d1)만큼 이격되고 상기 비아 폭(w)과 관통 홀(H1)의 깊이에 대응하는 높이(h)를 갖는 한 쌍의 제1 및 제2 평판(110,120)으로 형성된다.
즉, 서로 대면하는 한 쌍의 곡면부(CS)와 한 쌍의 평면부(LS)를 구비하는 관통 홀(H)의 내부에 제1 두께(t1)를 갖고 상기 제1 이격거리(d1)만큼 이격된 한 쌍의 평판으로 구성되는 평판 비아(100)를 형성한다.
상기 제1 이격거리(d1)는 상기 제1 및 제2 예비 관통홀(PH)의 직경(PD)에 의해 결정되고, 상기 비아 폭(w)은 상기 도전막(CL)의 제1 두께(t1)와 한 쌍의 제2 관통 홀(H2)의 직경(D) 및 중심거리(CD)에 의해 결정된다.
제2 커플 신호라인(700)의 특성 임피던스에 근접한 커플 비아 구조물(800)의 형상 인자로서 최적 제1 이격거리(d1) 및 비아 폭(w)을 결정하고, 상기 최적 제1 이격거리(d1)와 비아 폭(w)을 형성하도록 상기 제어부는 제1 및 제2 예비 관통홀(PH)의 직경(PD)과 한 쌍의 제2 관통 홀(H2)의 직경(D) 및 중심거리(CD)를 결정하고 상기 제1 및 제2 관통공정(10,30)을 수행한다.
이어서, 상기 몸체(600)의 상면 및 하면(610,620)으로부터 상기 도전막(CL)을 부분적으로 제거하여, 상기 제1 평판(110)과 접속하는 제1 콘택(210) 및 상기 제2 평판(120)과 접속하고 상기 제1 콘택(210)과 분리되는 제2 콘택(220)을 구비하는 접속패드(200)와 상기 제1 콘택(210)으로부터 연장하는 제1 연결라인(310) 및 상기 제2 콘택(220)으로부터 연장하며 상기 제1 연결라인(310)과 제2 이격거리(d2)만큼 이격되는 제2 연결라인(320)을 구비하는 접속라인(330)을 형성한다(단계 S600).
도 8f에 도시된 바와 같이, 상기 몸체의 상면과 하면(610,620)을 덮는 도전막(CL)을 패턴닝하여 평판비아(100)와 접속하는 접속 콘택(200) 및 상기 접속 콘택(200)으로부터 연장하는 접속라인(300)을 형성한다.
먼저, 상면(610) 및 하면(620)으로부터 도전막(CL)을 패터닝하여 소정의 길이(b)와 비아 폭(w)과 동일한 폭을 갖는 제1 콘택 및 제2 콘택(210,200)을 형성한다. 이때, 상기 도전막(CL)은 평판비아(100)와 일체로 형성되므로 제1 및 제2 콘택은 (210,220)은 제1 및 제2 평판(110,120)의 상면을 덮도록 형성된다.
이때, 상기 접속패드(200)의 두께(t2)는 평판비아(100)의 두께(t1)보다 같거나 더 크게 형성될 수 있다. 본 실시예와 같이 절연막(I)의 상부에 형성되는 경우에는 제1 및 제2 두께(t1,t2)는 시드막(601)의 두께만큼의 차이를 갖게 되며 시드막 없이 증착공정을 수행하는 경우에는 실질적으로 동일한 두께를 가질 수 있다.
이와 달리, 상기 회로배선(C)을 시드막으로 이용하는 경우에는 접속패드(200)을 형성하기 위한 패터닝 과정에서 회로배선(C)까지 동시에 제거하여 접속 콘택(200)으로 이용할 수 있다. 이 경우에는, 제2 두께(t2)는 제1 두께(t1)보다 회로배선(C)의 두께만큼 더 클 수 있다.
이에 따라, 상기 접속패드(200)은 일정한 두께를 갖고 비아 폭(w)과 길이(b)를 갖는 장방형 도전평판으로 형성된다.
이어서, 상기 도전라인(CL)에 대한 패터닝 과정을 연속적으로 수행하여 상기 접속패드(200)으로부터 연장하는 접속라인(300)을 형성한다.
제1 콘택(210)으로부터 연장하는 패드 연결라인(311) 및 상기 패드 연결라인(311)과 전송신호 라인(710)을 연결하는 신호 연결라인(312)을 구비하는 제1 연결라인(310) 및 제2 콘택(220)으로부터 연장하는 패드 연결라인(312) 및 패드 연결라인(312)과 기준신호 라인(720)을 연결하는 신호 연결라인(322)을 구비하는 제2 연결라인(320)을 형성한다.
이때, 상기 각 패드 연결라인(311,321)과 접속 콘택(200)의 접속 위치(contact position)는 상기 제어부에 의해 상기 커플 비아 구조물(800)과 커플 신호라인(700)의 특성 임피던스 편차가 최소화 되는 위치로 자동으로 결정된다. 즉, 상기 연결라인(300) 사이의 간격인 제2 이격거리(d2)는 커플 신호라인(700)과 커플 비아 구조물(800) 사이의 특성 임피던스 편차를 최소화되도록 제어부에 의해 결정되고, 상기 연결라인(300)을 형성하는 패터닝 공정은 제2 이격거리(d2) 만큼의 간격을 갖도록 상기 연결라인(300)을 형성하게 된다.
이에 따라, 몸체(600)의 상면과 하면(610,620)에 각각 제3 이격거리(d3)를 갖는 전송신호 라인(710)과 기준신호 라인(720)으로 구성된 커플 신호라인(700)을 서로 연결하는 커플 비아 구조물(800)은 자동으로 특성 임피던스 편차를 최소화 할 수 있는 형상으로 형성될 수 있다.
커플 비아 구조물(800)의 형상에 따라 상기 평판비아(100), 상기 접속패드(200) 및 상기 접속라인(300)의 폭을 상기 커플 신호라인(700)의 폭과 동일하게 형성할 수도 있다. 뿐만 아니라, 연결라인(300)의 간격인 상기 제2 이격거리(d2)를 평판 비아(100)의 간격인 상기 제1 이격거리(d1)와 동일하게 형성함으로써 상부 커플라인(UCL)과 하부 커플라인(LCL)이 실질적인 형상변화 없이 상기 몸체(600)의 상면과 하면(610,620) 사이에서 서로 연결될 수 있다.
상술한 바와 같은 회로기판의 제조방법에 의하면, 상기 커플 비아 구조물(800)을 구성하는 평판 비아(100), 접속패드(200) 및 접속라인(300)을 이격거리를 조절할 수 있는 평판 구조물로 형성하여 커플 비아 구조물(800)의 특성 임피던스 결정인자를 단순화 시킬 수 있다. 이에 따라, 커플 비아 구조물(800)에 대한 특성 임피던스의 변화 폭(variation range)을 확장함으로써 다양한 범위의 특성 임피던스를 갖는 커플 신호라인(700)에 대하여 임피던스 편차가 최소화된 커플 비아 구조물(800)을 용이하게 제작할 수 있다.
본 발명의 회로기판은 패키지 기판, 멀티칩 모듈용 기판, 일반적이 마더 보드 등에 사용될 수 있다. 특히, 고속 메모리 모듈용 기판이나 CPU용 메인보드 및 네트워크 장비용 기판과 같이 고속동작을 하는 시스템 보드에 사용되어 시스템의 신호왜곡 현상을 현저하게 방지할 수 있다.
상술한 바와 같은 회로기판 및 이의 제조방법에 의하면, 평판비아(100)의 폭(w)과 높이(h) 및 제1 이격거리(d1), 상기 접속패드(200)의 길이(b) 및 상기 접속라인(300)의 형상과 제2 이격거리(d2)를 조절함으로써 차동 비아 구조물과 같은 커플 비아 구조물(800)의 특성 임피던스를 차동 신호라인과 같은 커플 신호라인(700)의 특성 임피던스에 근사시킬 수 있다. 따라서, 회로기판(1000)에서 커플 신호라인(700)과 커플 비아 구조물(800) 사이의 임피던스 편차를 최소화함으로써 회로기판(1000)을 따라 전송되는 신호의 왜곡을 최소화 할 수 있다.
또한, 커플 비아 구조물(800)을 구성하는 평판 비아(100), 접속패드(200) 및 접속라인(300)을 이격거리를 조절할 수 있는 단순한 형태의 평판 구조물로 형성하여 커플 비아 구조물(800)의 특성 임피던스 결정인자를 단순화 시킬 수 있다. 이에 따라, 커플 비아 구조물(800)에 대한 특성 임피던스의 변화 폭(variation range)을 확장함으로써 다양한 범위의 특성 임피던스를 갖는 커플 신호라인(700)에 대하여 임피던스 편차가 최소화된 커플 비아 구조물(800)을 용이하게 제작할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (20)
- 제1 이격거리만큼 이격되어 서로 대면하고 절연체를 관통하는 한 쌍의 제1 및 제2 평판을 구비하는 평판 비아;
상기 절연체의 상면 및 하면에 상기 평판비아와 일체로 제공되고, 상기 제1 평판과 접속하는 제1 콘택 및 상기 제2 평판과 접속하고 상기 제1 콘택과 분리되는 제2 콘택을 구비하는 접속패드; 및
상기 절연체의 상면 및 하면에 배치되고 상기 제1 콘택으로부터 연장하는 제1 연결라인 및 상기 제2 콘택으로부터 연장하며 상기 제1 연결라인과 제2 이격거리만큼 이격되는 제2 연결라인을 구비하는 접속라인을 포함하고, 상기 접속라인은 입력신호를 전송하는 전송신호 라인 및 상기 입력신호의 상보신호를 전송하는 상보신호 라인을 구비하는 차동 신호라인과 연결되어 상기 절연체의 상면 및 하면에 위치하는 상기 차동 신호라인을 연결하는 차동 비아 구조물. - 제1항에 있어서, 상기 접속 패드는 상기 평판 비아와 동일한 폭과 상기 평판 비아보다 큰 두께를 갖는 평판패드를 포함하는 차동 비아 구조물.
- 제2항에 있어서, 상기 접속라인은 상기 접속패드와 동일한 두께를 갖고 일체로 제공되는 차동 비아 구조물.
- 제3항에 있어서, 상기 제1 연결라인은 상기 전송신호 라인과 동일한 폭과 두께를 갖고 서로 연결되고, 상기 제2 연결라인은 상기 상보신호 라인과 동일한 폭과 두께를 갖고 서로 연결되는 차동 비아 구조물.
- 제1항에 있어서, 상기 접속 패드는 상기 평판 비아와 동일한 폭과 두께를 갖는 평판패드를 포함하고, 상기 접속라인은 상기 접속패드와 동일한 두께를 갖고 일체로 제공되는 차동 비아 구조물.
- 제5항에 있어서, 상기 제1 연결라인은 상기 전송신호 라인과 동일한 폭과 두께를 갖고 서로 연결되고, 상기 제2 연결라인은 상기 상보신호 라인과 동일한 폭과 두께를 갖고 서로 연결되어, 상기 차동 신호라인, 상기 접속라인, 상기 접속패드 및 상기 평판 비아는 서로 동일한 폭과 두께를 갖는 차동 비아 구조물.
- 서로 대칭적으로 위치하는 제1 면 및 제2 면을 관통하고 서로 대면하는 한 쌍의 평면부와 한 쌍의 곡면부를 구비하는 관통 홀을 구비하는 몸체;
상기 제1 및 제2 면에 각각 배치되고, 입력신호를 전송하는 전송신호 라인과 상기 입력신호에 대한 기준신호(reference signal)를 전송하는 기준신호 라인을 구비하는 적어도 하나의 커플 신호라인; 및
평판형상을 갖고 제1 이격거리만큼 이격되어 서로 대면하도록 상기 관통 홀의 평면부에 배치되어 상기 전송신호 라인 및 상기 기준신호 라인을 각각 전기적으로 연결하는 한 쌍의 제1 및 제2 평판으로 구성되는 평판 비아를 구비하는 커플 비아 구조물(via structure)을 포함하는 회로기판. - 제7항에 있어서, 상기 커플 비아 구조물은,
상기 제1 및 제2 면에 상기 평판비아와 일체로 제공되고, 상기 제1 평판과 접속하는 제1 콘택 및 상기 제2 평판과 접속하고 상기 제1 콘택과 분리되는 제2 콘택을 구비하는 접속패드; 및
상기 제1 및 제2 면에 배치되고 상기 제1 콘택으로부터 연장하는 제1 연결라인 및 상기 제2 콘택으로부터 연장하며 상기 제1 연결라인과 제2 이격거리만큼 이격되는 제2 연결라인을 구비하는 접속라인을 더 포함하는 회로기판. - 제8항에 있어서, 상기 접속패드는 상기 몸체 상에 배치되어 상기 평판 비아와 동일한 폭을 갖고 상기 평판 비아보다 큰 두께를 갖는 평판패드를 포함하는 회로기판.
- 제9항에 있어서, 상기 접속라인은 상기 접속패드와 동일한 두께를 갖고 일체로 제공되는 회로기판.
- 제10항에 있어서, 상기 접속라인 및 상기 커플 신호라인은 동일한 폭과 두께를 갖고 서로 연결되어, 상기 제1 연결라인은 상기 전송신호 라인과 동일한 폭을 갖고 상기 제2 연결라인은 상기 기준신호 라인과 동일한 폭을 갖는 회로기판.
- 제8항에 있어서, 상기 접속패드는 상기 평판 비아와 동일한 폭과 두께를 갖는 평판패드를 포함하는 회로기판.
- 제12항에 있어서, 상기 접속라인은 상기 커플 신호라인과 동일한 폭과 두께를 갖고 서로 연결되어, 상기 커플 신호라인, 상기 접속라인, 상기 접속패드 및 상기 평판 비아는 서로 동일한 폭과 두께를 갖는 회로기판.
- 제12항에 있어서, 상기 전송신호 라인 및 상기 기준신호 라인은 상기 제1 이격거리만큼 이격되고 상기 제2 이격거리도 상기 제1 이격거리와 동일하여 상기 커플 신호라인, 상기 접속라인 및 상기 평판 비아는 일렬로 배치되는 회로기판.
- 제7항에 있어서, 상기 평면부는 상기 관통 홀의 깊이에 대응하는 높이와 일정한 폭을 갖는 평면형 벽체를 포함하고 상기 곡면부는 상기 한 쌍의 평면부 사이의 이격거리보다 큰 직경을 갖는 반원형 벽체를 포함하는 회로기판.
- 제7항에 있어서, 상기 기준신호는 상기 입력신호의 위상과 상보적인 위상을 갖는 상보 신호, 상기 몸체에 접속하는 전자소자에 대한 구동신호 및 상기 전자소자에 대한 접지신호 중의 어느 하나를 포함하는 회로기판.
- 대칭적인 제1 면 및 제2 면에 각각 배치되고 한 쌍의 전송신호 라인과 기준신호 라인으로 구성되는 커플 신호라인을 구비하는 몸체의 표면을 덮는 시드막을 형성하고;
제1 관통공정 및 선형 이송공정을 순차적으로 연속 수행하여 상기 몸체를 관통하고 서로 대면하는 한 쌍의 평면부와 한 쌍의 예비 곡면부를 구비하는 제1 관통 홀을 형성하고;
제1 거리만큼 이격되도록 상기 제1 관통 홀의 측면을 덮고 상기 제1 및 제2 면을 덮는 도전막을 형성하고; 그리고
상기 제1 관통 홀의 양 단부에 수행하는 제2 관통공정에 의해 상기 제1 이격거리보다 큰 직경을 갖고 중심거리만큼 이격된 한 쌍의 실린더 형 제2 관통 홀을 형성하여, 상기 도전막을 상기 중심거리보다 작은 비아 폭을 갖고 상기 제1 이격거리만큼 이격된 제1 및 제2 평판으로 분리하여 상기 몸체를 관통하여 상기 커플 신호라인을 전기적으로 연결하는 평판 비아를 형성하는 회로기판의 제조방법. - 제17항에 있어서, 상기 제1 및 제2 관통공정은 관통장치를 이용하여 상기 몸체를 관통하고, 상기 선형 이송공정은 상기 몸체를 관통한 상기 관통장치를 일방향을 따라 선형으로 이동하는 회로기판의 제조방법.
- 제17항에 있어서, 상기 한 쌍의 평판 비아를 형성한 후,
상기 제1 면 및 제2 면으로부터 상기 도전막을 부분적으로 제거하여, 상기 제1 평판과 접속하는 제1 콘택 및 상기 제2 평판과 접속하고 상기 제1 콘택과 분리되는 제2 콘택을 구비하는 접속패드와 상기 제1 콘택으로부터 연장하는 제1 연결라인 및 상기 제2 콘택으로부터 연장하며 상기 제1 연결라인과 제2 이격거리만큼 이격되는 제2 연결라인을 구비하는 접속라인을 더 형성하는 회로기판의 제조방법. - 제19항에 있어서, 상기 제1 관통 홀을 형성하기 전에,
상기 평판 비아의 특성 임피던스와 상기 커플 신호라인의 특성 임피던스의 편차를 최소화 하는 상기 평판비아, 상기 접속 패드 및 상기 접속 라인의 형상 인자를 자동으로 수득하는 회로기판의 제조방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170173158A KR102475701B1 (ko) | 2017-12-15 | 2017-12-15 | 차동 비아 구조물, 이를 구비하는 회로기판 및 이의 제조방법 |
US16/131,508 US10561013B2 (en) | 2017-12-15 | 2018-09-14 | Coupled via structure, circuit board having the coupled via structure |
CN201811517029.1A CN109936914B (zh) | 2017-12-15 | 2018-12-12 | 联接过孔结构、具有其的电路板和制造该电路板的方法 |
US16/787,381 US10887980B2 (en) | 2017-12-15 | 2020-02-11 | Coupled via structure, circuit board having the coupled via structure and method of manufacturing the circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170173158A KR102475701B1 (ko) | 2017-12-15 | 2017-12-15 | 차동 비아 구조물, 이를 구비하는 회로기판 및 이의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190072090A KR20190072090A (ko) | 2019-06-25 |
KR102475701B1 true KR102475701B1 (ko) | 2022-12-09 |
Family
ID=66814882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170173158A KR102475701B1 (ko) | 2017-12-15 | 2017-12-15 | 차동 비아 구조물, 이를 구비하는 회로기판 및 이의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10561013B2 (ko) |
KR (1) | KR102475701B1 (ko) |
CN (1) | CN109936914B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111447732A (zh) * | 2020-05-22 | 2020-07-24 | 浪潮电子信息产业股份有限公司 | 一种pcb差分对走线的阻抗匹配方法 |
US11921390B2 (en) * | 2020-10-22 | 2024-03-05 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
CN114236709A (zh) * | 2021-12-13 | 2022-03-25 | 中国电子科技集团公司第五十五研究所 | 一种面通孔结构的陶瓷封装高速外壳 |
CN114649705B (zh) * | 2022-05-18 | 2022-08-09 | 深圳市兴万联电子有限公司 | 高速连接器 |
US11832383B1 (en) * | 2022-07-13 | 2023-11-28 | Western Digital Technologies, Inc. | Shared vias for differential pair trace routing |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004084421A2 (en) | 2003-03-14 | 2004-09-30 | Molex Incorporated | Grouped element transmission channel link with pedestal aspects |
WO2005069428A1 (en) | 2003-12-24 | 2005-07-28 | Molex Incorporated | Transmission line having a transforming impedance |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6388208B1 (en) * | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
US6983433B1 (en) | 2003-02-13 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Differential line pair impedance adjustment tool |
TWI249978B (en) | 2004-05-11 | 2006-02-21 | Via Tech Inc | Circuit substrate and manufacturing method of plated through slot thereof |
CN1753597A (zh) | 2004-09-22 | 2006-03-29 | 鸿富锦精密工业(深圳)有限公司 | 可实现阻抗控制的两层印制电路板 |
US7347284B2 (en) | 2004-10-20 | 2008-03-25 | Halliburton Energy Services, Inc. | Apparatus and method for hard rock sidewall coring of a borehole |
US7521806B2 (en) * | 2005-06-14 | 2009-04-21 | John Trezza | Chip spanning connection |
US7781886B2 (en) * | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
US20060278996A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Active packaging |
KR100725363B1 (ko) | 2005-07-25 | 2007-06-07 | 삼성전자주식회사 | 회로 기판 및 그 제조 방법 |
US20070193775A1 (en) | 2006-02-17 | 2007-08-23 | Micron Technology, Inc. | Impedance matching via structure for high-speed printed circuit boards and method of determining same |
TWI278262B (en) * | 2006-02-20 | 2007-04-01 | Via Tech Inc | Differential signal transmission structure, wiring board and chip package |
WO2007102597A1 (en) * | 2006-03-03 | 2007-09-13 | Nec Corporation | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate |
US8466371B2 (en) * | 2007-11-09 | 2013-06-18 | Erick Spory | Printed circuit board interconnecting structure with compliant cantilever interposers |
US20140326495A1 (en) | 2011-08-25 | 2014-11-06 | Amphenol Corporation | High performance printed circuit board |
CN102724807A (zh) * | 2012-06-08 | 2012-10-10 | 加弘科技咨询(上海)有限公司 | 印刷电路板 |
US9198293B2 (en) | 2013-01-16 | 2015-11-24 | Intel Corporation | Non-cylindrical conducting shapes in multilayer laminated substrate cores |
US9544992B2 (en) | 2013-01-29 | 2017-01-10 | Fci Americas Technology Llc | PCB having offset differential signal routing |
US9560741B2 (en) | 2013-10-10 | 2017-01-31 | Curtiss-Wright Controls, Inc. | Circuit board via configurations for high frequency signaling |
US9276549B1 (en) | 2014-09-12 | 2016-03-01 | ScienBiziP Consulting(Shenzhen)Co., Ltd. | Via system of printed circuit board and method of making same |
-
2017
- 2017-12-15 KR KR1020170173158A patent/KR102475701B1/ko active IP Right Grant
-
2018
- 2018-09-14 US US16/131,508 patent/US10561013B2/en active Active
- 2018-12-12 CN CN201811517029.1A patent/CN109936914B/zh active Active
-
2020
- 2020-02-11 US US16/787,381 patent/US10887980B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004084421A2 (en) | 2003-03-14 | 2004-09-30 | Molex Incorporated | Grouped element transmission channel link with pedestal aspects |
WO2005069428A1 (en) | 2003-12-24 | 2005-07-28 | Molex Incorporated | Transmission line having a transforming impedance |
Also Published As
Publication number | Publication date |
---|---|
US20190191547A1 (en) | 2019-06-20 |
US10561013B2 (en) | 2020-02-11 |
CN109936914A (zh) | 2019-06-25 |
US10887980B2 (en) | 2021-01-05 |
US20200178386A1 (en) | 2020-06-04 |
CN109936914B (zh) | 2024-06-11 |
KR20190072090A (ko) | 2019-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102475701B1 (ko) | 차동 비아 구조물, 이를 구비하는 회로기판 및 이의 제조방법 | |
US7663064B2 (en) | High-speed flex printed circuit and method of manufacturing | |
US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
JP3732927B2 (ja) | 多層配線基板 | |
US7349196B2 (en) | Composite distributed dielectric structure | |
US7382629B2 (en) | Circuit substrate and method of manufacturing plated through slot thereon | |
US20070294890A1 (en) | Printed circuit boards and the like with improved signal integrity for differential signal pairs | |
US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
EP1721496A2 (en) | Preferential ground and via exit structures for printed circuit boards | |
JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
US20080023804A1 (en) | High-speed electrical interconnects and method of manufacturing | |
JP2005191518A (ja) | 斜行バイアが形成された印刷回路基板およびパッケージ | |
CN110622306B (zh) | 低串扰垂直连接接口 | |
US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
US7088200B2 (en) | Method and structure to control common mode impedance in fan-out regions | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JPH11150371A (ja) | 多層回路基板 | |
US8743557B2 (en) | Printed wiring board | |
US20200113041A1 (en) | Impedance control using anti-pad geometries | |
US9960471B2 (en) | Transmission line | |
US20230319985A1 (en) | Loading Pads for Impedance Management in Printed Circuit Board | |
CN113678574A (zh) | 一种共模抑制的封装装置和印制电路板 | |
US20040104044A1 (en) | [printed circuit board design] | |
KR101983266B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
CN116896813A (zh) | 印刷电路板中用于阻抗管理的负载焊盘 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |