CN115135034B - 一种pcb板差分过孔阻抗容性补偿优化方法及pcb板 - Google Patents
一种pcb板差分过孔阻抗容性补偿优化方法及pcb板 Download PDFInfo
- Publication number
- CN115135034B CN115135034B CN202210758017.8A CN202210758017A CN115135034B CN 115135034 B CN115135034 B CN 115135034B CN 202210758017 A CN202210758017 A CN 202210758017A CN 115135034 B CN115135034 B CN 115135034B
- Authority
- CN
- China
- Prior art keywords
- copper sheet
- peripheral
- differential via
- via hole
- peripheral copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 295
- 229910052802 copper Inorganic materials 0.000 claims abstract description 295
- 239000010949 copper Substances 0.000 claims abstract description 295
- 230000002093 peripheral effect Effects 0.000 claims abstract description 255
- 230000003071 parasitic effect Effects 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 238000004088 simulation Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
Abstract
本发明提出了一种PCB板差分过孔阻抗容性补偿优化方法,包括:在PCB板的第一层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第一外围铜皮,在PCB板的第一层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第二外围铜皮,第一外围铜皮、第二外围铜皮相对分离设置;在PCB板的第二层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第三外围铜皮,在PCB板的第二层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第四外围铜皮,第三外围铜皮、第四外围铜皮相对分离设置,本发明还提出了一种PCB板,提高了PCB板差分过孔阻抗容性补偿优化的可靠性,减小与传输线之间的阻抗不连续问题。
Description
技术领域
本发明涉及PCB板领域,尤其是涉及一种PCB板差分过孔阻抗容性补偿优化方法及PCB板。
背景技术
随着信息技术的不断发展,对服务器性能要求也会越来越高,这就需要不断提高处理器的运算处理速度来处理更多的数据。伴随着CPU(central processing unit,中央处理器)不断的迭代升级,信号速率只会越来越高,而互连传输线在单板内部作为处理器与其他外围器件互连的桥梁,这就对互连传输通道提出了更高的要求,给互连设计带来了更大的挑战。
影响传输线通道性能“好坏”的因素之一便是阻抗。随着处理器的不断升级,信号频率越来越高,这就要求信号上升时间更短。同时为了更低的功耗芯片工作电压也会更低,而在此时由阻抗不连续引起的反射问题会给信号带来致命影响,例如由反射造成的信号回沟现象会引起误触发等。
为了消除反射所引起的问题,这就需要使互连通道阻抗尽量连续。信号孔作为多层PCB板(Printed Circuit Board,印刷电路板)信号换层不可或缺的一个元素,必须存在。可伴随信号孔的引入势必会带来阻抗不连续问题,那么如何减少信号孔阻抗突变便成为高速设计中重要的一步。尤其在低DK值(介电常数)板材,高厚度单板条件下,受限于加工因素高速信号差分孔阻抗优化更加困难。
现有技术中,高速差分孔阻抗优化,一般是通过调整差分过孔P与N之间间距、调整反焊盘大小及形状等来达到调整过孔阻抗的目的。
但是,在低DK值、厚度较大单板PCB板的情况下,由于过孔寄生电容的减少、寄生电感的增加会导致过孔整体阻抗偏高,高于传输线很多,有较大的阻抗不连续。虽然通过减少差分过孔P、N间距,缩小反焊盘尺寸能减小阻抗,但受制于板厂加工基线,两者并不能一味的减小。尤其是,在遇到低DK值较大板厚的情况下,通过调整前两者来减小过孔阻抗后,仍与传输线有较大偏差,不满足要求,不利于提高PCB板差分过孔阻抗容性补偿优化的可靠性。
发明内容
本发明为了解决现有技术中存在的问题,创新提出了一种PCB板差分过孔阻抗容性补偿优化方法及PCB板,有效解决由于现有技术造成PCB板差分过孔阻抗容性补偿优化的可靠性不高的问题,有效地提高了PCB板差分过孔阻抗容性补偿优化的可靠性。
本发明第一方面提供了一种PCB板差分过孔阻抗容性补偿优化方法,包括:
根据PCB板的厚度分别确定第一铜皮组所在的第一层数以及第二铜皮组所在的第二层数;
在PCB板的第一层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第一外围铜皮,在PCB板的第一层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第二外围铜皮,所述第一外围铜皮、第二外围铜皮相对分离设置,共同组成第一铜皮组;
在PCB板的第二层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第三外围铜皮,在PCB板的第二层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第四外围铜皮,所述第三外围铜皮、第四外围铜皮相对分离设置,共同组成第二铜皮组;所述第一铜皮组与第二铜皮组用于通过增加过孔寄生电容减小差分过孔阻抗。
可选地,第一层数为PCB中第一厚度位置对应的非介质层,第二层数为PCB中第二厚度位置对应的非介质层。
进一步地,第一厚度位置为PCB板厚度的1/3位置,第二厚度位置为PCB板厚度的2/3位置。
可选地,第一层数或第二层数为信号层、电源层或GND层。
可选地,所述第一外围铜皮的尺寸与第二外围铜皮的尺寸对应相同,且第一外围铜皮与第二外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称;所述第三外围铜皮的尺寸与第四外围铜皮的尺寸对应相同,且第三外围铜皮与第四外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称。
进一步地,所述第一外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,所述第二外围铜皮的厚度与第二差分过孔的焊盘厚度对应相同,所述第三外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,所述第四外围铜皮的厚度与第二差分过孔的焊盘厚度对应相同,且第一外围铜皮的厚度、第二外围铜皮的厚度、第三外围铜皮的厚度、第四外围铜皮的厚度均相同。
可选地,所述第一外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,所述第二外围铜皮的长度与第二差分过孔的焊盘直径对应相同,所述第三外围铜皮的长度与第一差分过孔的焊盘直径对应相同,所述第四外围铜皮的长度与第二差分过孔的焊盘直径对应相同,且第一外围铜皮的长度、第二外围铜皮的长度、第三外围铜皮的长度、第四外围铜皮的长度均相同。
可选地,所述第一外围铜皮的宽度不小于第一差分过孔的焊盘半径,所述第二外围铜皮的宽度不小于第二差分过孔的焊盘半径,所述第三外围铜皮的宽度不小于第一差分过孔的焊盘半径,所述第四外围铜皮的宽度不小于第二差分过孔的焊盘半径,且第一外围铜皮的宽度、第二外围铜皮的宽度、第三外围铜皮的宽度、第四外围铜皮的宽度均相同。
可选地,PCB板为介电常数值不大于预设介电常数阈值且厚度不小于预设厚度阈值的单板PCB板。
本发明第二方面提供了一种PCB板,应用本发明第一方面所述的一种PCB板差分过孔阻抗容性补偿优化方法基础上形成的PCB板,包括:
PCB板的第一层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第一外围铜皮,PCB板的第一层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第二外围铜皮,所述第一外围铜皮、第二外围铜皮相对分离设置,共同组成第一铜皮组;
PCB板的第二层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第三外围铜皮,PCB板的第二层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第四外围铜皮,所述第三外围铜皮、第四外围铜皮相对分离设置,共同组成第二铜皮组;所述第一铜皮组与第二铜皮组用于通过增加过孔寄生电容减小差分过孔阻抗。
本发明采用的技术方案包括以下技术效果:
1、本发明通过在PCB板的第一层数中设置第一铜皮组,在PCB板的第二层数中设置第二铜皮组,通过增加过孔寄生电容来达到减小差分过孔阻抗,有效解决由于现有技术造成PCB板差分过孔阻抗容性补偿优化的可靠性不高的问题,有效地提高了PCB板差分过孔阻抗容性补偿优化的可靠性,进而减小与传输线之间的阻抗不连续问题。
2、本发明技术方案中第一层数为PCB中第一厚度位置对应的非介质层,第二层数为PCB中第二厚度位置对应的非介质层;第一厚度位置为PCB板厚度的1/3位置,第二厚度位置为PCB板厚度的2/3位置,通过仿真结果发现这样设置优化效果最好,进一步地提高了PCB板差分过孔阻抗容性补偿优化的可靠性。
应当理解的是以上的一般描述以及后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
为了更清楚说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见的,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明方案中实施例一方法的流程示意图;
图2为本发明方案中实施例一方法中铜皮组的结构示意图;
图3为本发明方案中实施例一方法中第一铜皮组(结构一)以及第二铜皮组(结构二)在单板PCB板中位置示意图;
图4为本发明方案中实施例一方法中第一铜皮组(结构一)以及第二铜皮组(结构二)的俯视示意图;
图5为本发明方案中实施例一方法中第一铜皮组(结构一)以及第二铜皮组(结构二)的侧视示意图;
图6为本发明方案中实施例一方法中的仿真结果示意图。
具体实施方式
为能清楚说明本方案的技术特点,下面通过具体实施方式,并结合其附图,对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例一
如图1-图6所示,本发明提供了一种PCB板差分过孔阻抗容性补偿优化方法,包括:
S1,根据PCB板的厚度分别确定第一铜皮组所在的第一层数以及第二铜皮组所在的第二层数;
S2,在PCB板的第一层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第一外围铜皮,在PCB板的第一层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第二外围铜皮,所述第一外围铜皮、第二外围铜皮相对分离设置,共同组成第一铜皮组;
S3,在PCB板的第二层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第三外围铜皮,在PCB板的第二层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第四外围铜皮,所述第三外围铜皮、第四外围铜皮相对分离设置,共同组成第二铜皮组;所述第一铜皮组与第二铜皮组用于通过增加过孔寄生电容减小差分过孔阻抗。
单板基材介电常数比较低的情况下,根据电容决定公式可知,在其它条件一致的情况下ε(相对介电常数)越低,电容的寄生电容越小,同时由于PCB板较厚,过孔长度会比较长,因此会存在较大的寄生电感。根据特征阻抗公式可知高速信号差分过孔会有比较大的阻抗。而过孔长度是不能改变的,另外由于趋肤效应的影响,在高频条件下,通过改变孔径来改变阻抗作用便不是那么明显,因此通过减少过孔寄生电感来减小阻抗不是那么容易。那么便只有通过增加过孔寄生电容来达到减小差分过孔阻抗。
如图2所示,本发明的主要思路便是通过增加差分孔的寄生电容来达到降低差分孔阻抗的目的,具体是通过在单板PCB板内部差分过孔P、N之间增加铜皮组,来增大差分过孔P与N、P与上下层GND、N与上下层GND之间的寄生电容,从而使过孔阻抗降低以达到目标阻抗要求,进而减小与传输线之间的阻抗不连续问题。
其中,在步骤S1中,第一层数为PCB中第一厚度位置对应的非介质层,第二层数为PCB中第二厚度位置对应的非介质层,第一厚度位置为PCB板厚度的1/3位置,第二厚度位置为PCB板厚度的2/3位置;第一层数或第二层数为信号层、电源层或GND层。
本发明技术方案以18层单板PCB板为例(不限于18层)提出一种在低DK值、高板厚情况下降低差分过孔阻抗的方案,该背板单板厚度为2.7mm。如图3所示,具体方案是通过在单板PCB板板厚三分之一位置(06层)与三分之二位置(12层)的信号层(以信号层为例,也可以是电源层或GND层)增加两个结构(铜皮组)来达到降低阻抗的目的,即结构1(第一铜皮组)、结构2(第二铜皮组)。在PCB板的第一层数中第一差分过孔的焊盘(即第一差分过孔在第一层数中的焊盘)靠近第二差分过孔一侧的外围接触设置第一外围铜皮,在PCB板的第一层数中第二差分过孔的焊盘(即第二差分过孔在第一层数中的焊盘)靠近第一差分过孔的外围接触设置第二外围铜皮,所述第一外围铜皮、第二外围铜皮相对分离设置,共同组成第一铜皮组;
在PCB板的第二层数中第一差分过孔的焊盘(即第一差分过孔在第二层数中的焊盘)靠近第二差分过孔一侧的外围接触设置第三外围铜皮,在PCB板的第二层数中第二差分过孔的焊盘(即第二差分过孔在第二层数中的焊盘)靠近第一差分过孔的外围接触设置第四外围铜皮,所述第三外围铜皮、第四外围铜皮相对分离设置,共同组成第二铜皮组。
具体地,如图4所示,第一外围铜皮的尺寸与第二外围铜皮的尺寸对应相同,且第一外围铜皮与第二外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称;第三外围铜皮的尺寸与第四外围铜皮的尺寸对应相同,且第三外围铜皮与第四外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称。
第一外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,第二外围铜皮的厚度与第二差分过孔的焊盘厚度对应相同,第三外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,第四外围铜皮的厚度与第二差分过孔的焊盘厚度对应相同,且第一外围铜皮的厚度、第二外围铜皮的厚度、第三外围铜皮的厚度、第四外围铜皮的厚度均相同。
第一外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,第二外围铜皮的长度与第二差分过孔的焊盘直径对应相同,第三外围铜皮的长度与第一差分过孔的焊盘直径对应相同,第四外围铜皮的长度与第二差分过孔的焊盘直径对应相同,且第一外围铜皮的长度、第二外围铜皮的长度、第三外围铜皮的长度、第四外围铜皮的长度均相同。
第一外围铜皮的宽度不小于第一差分过孔的焊盘半径,第二外围铜皮的宽度不小于第二差分过孔的焊盘半径,第三外围铜皮的宽度不小于第一差分过孔的焊盘半径,第四外围铜皮的宽度不小于第二差分过孔的焊盘半径,且第一外围铜皮的宽度、第二外围铜皮的宽度、第三外围铜皮的宽度、第四外围铜皮的宽度均相同。
图4、图5中各字母含义:P表示差分信号Dp过孔的走线层焊盘(深色);N表示差分信号Dn过孔的走线层焊盘(深色);A表示第一铜皮组的Dp侧铜皮结构(第一外围铜皮);B表示结构1的Dn侧铜皮结构(第二外围铜皮);Y1是结构1中第一外围铜皮的宽度尺寸,Y2是结构1中第二外围铜皮的宽度尺寸,且Y1=Y2;S1为结构1中第一外围铜皮与第二外围铜皮的间距;S2为两差分过孔Dp、Dn在信号层的焊盘中心间距;X为差分过孔焊盘P、N直径尺寸,结构1中第一外围铜皮长度、第二外围铜皮长度与焊盘直径一致。图4中T表示铜皮厚度信息。尺寸信息见下表:
表1.第一铜皮组(第二铜皮组)具体尺寸信息
代号 | 尺寸/mil |
X | 18 |
S1 | 4.5 |
S2 | 31.5 |
Y1 | 13.5 |
Y2 | 13.5 |
T | 1.2 |
表中各数据信息是本实施例中的结构尺寸信息,应用到其它单板中可以根据实际过孔尺寸信息、铜厚、以及仿真结果来进行调整。
通过本实施例优化差分过孔阻抗以后可满足阻抗范围要求,阻抗仿真结果如下图6所示,图中上方阴影区域为阻抗超过要求的区域,阻抗线1为未优化的仿真结果,阻抗很大已经超出要求范围,此时过孔的反焊盘尺寸为28mil,差分孔间距为31.5mil。曲线2为通过本发明专利实施例优化后的仿真结果,过孔阻抗优化效果非常明显。
需要说明的是本发明技术方案中的PCB板为介电常数值不大于预设介电常数阈值且厚度不小于预设厚度阈值的单板PCB板。其中,预设介电常数(DK值)阈值不大于2.85,预设厚度阈值为不小于2.7mm,也可以根据实际情况进行调整,本发明在此不做限制。另外,本发明技术方案中虽然主要是针对低DK值、高厚度单板PCB板进行说明,但是并不限于仅针对低DK值、高厚度单板PCB板,也可以是其他类型的单板PCB板,只是对于低DK值、高厚度单板PCB板进行阻抗容性补偿优化效果更明显。
本发明通过在PCB板的第一层数中设置第一铜皮组,在PCB板的第二层数中设置第二铜皮组,通过增加过孔寄生电容来达到减小差分过孔阻抗,有效解决由于现有技术造成PCB板差分过孔阻抗容性补偿优化的可靠性不高的问题,有效地提高了PCB板差分过孔阻抗容性补偿优化的可靠性,进而减小与传输线之间的阻抗不连续问题。
本发明技术方案中第一层数为PCB中第一厚度位置对应的非介质层,第二层数为PCB中第二厚度位置对应的非介质层;第一厚度位置为PCB板厚度的1/3位置,第二厚度位置为PCB板厚度的2/3位置,通过仿真结果发现这样设置优化效果最好,进一步地提高了PCB板差分过孔阻抗容性补偿优化的可靠性。
实施例二
如图2-图6所示,本发明技术方案还提供了一种PCB板,应用实施例一中的一种PCB板差分过孔阻抗容性补偿优化方法基础上形成的PCB板,包括:
PCB板的第一层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第一外围铜皮,PCB板的第一层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第二外围铜皮,所述第一外围铜皮、第二外围铜皮相对分离设置,共同组成第一铜皮组;
PCB板的第二层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第三外围铜皮,PCB板的第二层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第四外围铜皮,所述第三外围铜皮、第四外围铜皮相对分离设置,共同组成第二铜皮组;所述第一铜皮组与第二铜皮组用于通过增加过孔寄生电容减小差分过孔阻抗。
本发明的主要思路便是通过增加差分孔的寄生电容来达到降低差分孔阻抗的目的,具体是通过在单板PCB板内部差分过孔P、N之间增加铜皮组,来增大差分过孔P与N、P与上下层GND、N与上下层GND之间的寄生电容,从而使过孔阻抗降低以达到目标阻抗要求,进而减小与传输线之间的阻抗不连续问题。
其中,第一层数为PCB中第一厚度位置对应的非介质层,第二层数为PCB中第二厚度位置对应的非介质层,第一厚度位置为PCB板厚度的1/3位置,第二厚度位置为PCB板厚度的2/3位置;第一层数或第二层数为信号层、电源层或GND层。
本发明技术方案以18层单板PCB板为例(不限于18层)提出一种在低DK值、高板厚情况下降低差分过孔阻抗的方案,该背板单板厚度为2.7mm。如图3所示,具体方案是通过在单板PCB板板厚三分之一位置(06层)与三分之二位置(12层)的信号层(以信号层为例,也可以是电源层或GND层)增加两个结构(铜皮组)来达到降低阻抗的目的,即结构1(第一铜皮组)、结构2(第二铜皮组)。
具体地,如图4所示,第一外围铜皮的尺寸与第二外围铜皮的尺寸对应相同,且第一外围铜皮与第二外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称;第三外围铜皮的尺寸与第四外围铜皮的尺寸对应相同,且第三外围铜皮与第四外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称。
第一外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,第二外围铜皮的厚度与第二差分过孔的焊盘厚度对应相同,第三外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,第四外围铜皮的厚度与第二差分过孔的焊盘厚度对应相同,且第一外围铜皮的厚度、第二外围铜皮的厚度、第三外围铜皮的厚度、第四外围铜皮的厚度均相同。
第一外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,第二外围铜皮的长度与第二差分过孔的焊盘直径对应相同,第三外围铜皮的长度与第一差分过孔的焊盘直径对应相同,第四外围铜皮的长度与第二差分过孔的焊盘直径对应相同,且第一外围铜皮的长度、第二外围铜皮的长度、第三外围铜皮的长度、第四外围铜皮的长度均相同。
第一外围铜皮的宽度不小于第一差分过孔的焊盘半径,第二外围铜皮的宽度不小于第二差分过孔的焊盘半径,第三外围铜皮的宽度不小于第一差分过孔的焊盘半径,第四外围铜皮的宽度不小于第二差分过孔的焊盘半径,且第一外围铜皮的宽度、第二外围铜皮的宽度、第三外围铜皮的宽度、第四外围铜皮的宽度均相同。
图4、图5中各字母含义:P表示差分信号Dp过孔的走线层焊盘(深色);N表示差分信号Dn过孔的走线层焊盘(深色);A表示第一铜皮组的Dp侧铜皮结构(第一外围铜皮);B表示结构1的Dn侧铜皮结构(第二外围铜皮);Y1是结构1中第一外围铜皮的宽度尺寸,Y2是结构1中第二外围铜皮的宽度尺寸,且Y1=Y2;S1为结构1中第一外围铜皮与第二外围铜皮的间距;S2为两差分过孔Dp、Dn在信号层的焊盘中心间距;X为差分过孔焊盘P、N直径尺寸,结构1中第一外围铜皮长度、第二外围铜皮长度与焊盘直径一致。图4中T表示铜皮厚度信息。尺寸信息见下表:
表1.第一铜皮组(第二铜皮组)具体尺寸信息
代号 | 尺寸/mil |
X | 18 |
S1 | 4.5 |
S2 | 31.5 |
Y1 | 13.5 |
Y2 | 13.5 |
T | 1.2 |
表中各数据信息是本实施例中的结构尺寸信息,应用到其它单板中可以根据实际过孔尺寸信息、铜厚、以及仿真结果来进行调整。
通过本实施例优化差分过孔阻抗以后可满足阻抗范围要求,阻抗仿真结果如下图6所示,图中上方阴影区域为阻抗超过要求的区域,阻抗线1为未优化的仿真结果,阻抗很大已经超出要求范围,此时过孔的反焊盘尺寸为28mil,差分孔间距为31.5mil。曲线2为通过本发明专利实施例优化后的仿真结果,过孔阻抗优化效果非常明显。
需要说明的是本发明技术方案中的PCB板为介电常数值不大于预设介电常数阈值且厚度不小于预设厚度阈值的单板PCB板。其中,预设介电常数(DK值)阈值不大于2.85,预设厚度阈值为不小于2.7mm,也可以根据实际情况进行调整,本发明在此不做限制。另外,本发明技术方案中虽然主要是针对低DK值、高厚度单板PCB板进行说明,但是并不限于仅针对低DK值、高厚度单板PCB板,也可以是其他类型的单板PCB板,只是对于低DK值、高厚度单板PCB板进行阻抗容性补偿优化效果更明显。
本发明通过在PCB板的第一层数中设置第一铜皮组,在PCB板的第二层数中设置第二铜皮组,通过增加过孔寄生电容来达到减小差分过孔阻抗,有效解决由于现有技术造成PCB板差分过孔阻抗容性补偿优化的可靠性不高的问题,有效地提高了PCB板差分过孔阻抗容性补偿优化的可靠性,进而减小与传输线之间的阻抗不连续问题。
本发明技术方案中第一层数为PCB中第一厚度位置对应的非介质层,第二层数为PCB中第二厚度位置对应的非介质层;第一厚度位置为PCB板厚度的1/3位置,第二厚度位置为PCB板厚度的2/3位置,通过仿真结果发现这样设置优化效果最好,进一步地提高了PCB板差分过孔阻抗容性补偿优化的可靠性。
上述虽然结合附图对本发明的具体实施方式进行了描述,但并非对本发明保护范围的限制,所属领域技术人员应该明白,在本发明的技术方案的基础上,本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (7)
1.一种PCB板差分过孔阻抗容性补偿优化方法,其特征是,包括:
根据PCB板的厚度分别确定第一铜皮组所在的第一层数以及第二铜皮组所在的第二层数;
在PCB板的第一层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第一外围铜皮,在PCB板的第一层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第二外围铜皮,所述第一外围铜皮、第二外围铜皮相对分离设置,共同组成第一铜皮组;
在PCB板的第二层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第三外围铜皮,在PCB板的第二层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第四外围铜皮,所述第三外围铜皮、第四外围铜皮相对分离设置,共同组成第二铜皮组;所述第一铜皮组与第二铜皮组用于通过增加过孔寄生电容减小差分过孔阻抗;
所述第一外围铜皮的尺寸与第二外围铜皮的尺寸对应相同,且第一外围铜皮与第二外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称;所述第三外围铜皮的尺寸与第四外围铜皮的尺寸对应相同,且第三外围铜皮与第四外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称;
所述第一外围铜皮的长度与第一差分过孔的焊盘直径对应相同,所述第二外围铜皮的长度与第二差分过孔的焊盘直径对应相同,所述第三外围铜皮的长度与第一差分过孔的焊盘直径对应相同,所述第四外围铜皮的长度与第二差分过孔的焊盘直径对应相同,且第一外围铜皮的长度、第二外围铜皮的长度、第三外围铜皮的长度、第四外围铜皮的长度均相同;
所述第一外围铜皮的宽度不小于第一差分过孔的焊盘半径,所述第二外围铜皮的宽度不小于第二差分过孔的焊盘半径,所述第三外围铜皮的宽度不小于第一差分过孔的焊盘半径,所述第四外围铜皮的宽度不小于第二差分过孔的焊盘半径,且第一外围铜皮的宽度、第二外围铜皮的宽度、第三外围铜皮的宽度、第四外围铜皮的宽度均相同。
2.根据权利要求1所述的一种PCB板差分过孔阻抗容性补偿优化方法,其特征是,第一层数为PCB中第一厚度位置对应的非介质层,第二层数为PCB中第二厚度位置对应的非介质层。
3.根据权利要求2所述的一种PCB板差分过孔阻抗容性补偿优化方法,其特征是,第一厚度位置为PCB板厚度的1/3位置,第二厚度位置为PCB板厚度的2/3位置。
4.根据权利要求2所述的一种PCB板差分过孔阻抗容性补偿优化方法,其特征是,第一层数或第二层数为信号层、电源层或GND层。
5.根据权利要求1所述的一种PCB板差分过孔阻抗容性补偿优化方法,其特征是,所述第一外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,所述第二外围铜皮的厚度与第二差分过孔的焊盘厚度对应相同,所述第三外围铜皮的厚度与第一差分过孔的焊盘厚度对应相同,所述第四外围铜皮的厚度与第二差分过孔的焊盘厚度对应相同,且第一外围铜皮的厚度、第二外围铜皮的厚度、第三外围铜皮的厚度、第四外围铜皮的厚度均相同。
6.根据权利要求1-4任意一项所述的一种PCB板差分过孔阻抗容性补偿优化方法,其特征是,PCB板为介电常数值不大于预设介电常数阈值且厚度不小于预设厚度阈值的单板PCB板。
7.一种PCB板,其特征是,应用权利要求1-6任意一项所述的一种PCB板差分过孔阻抗容性补偿优化方法基础上形成的PCB板,包括:
PCB板的第一层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第一外围铜皮,PCB板的第一层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第二外围铜皮,所述第一外围铜皮、第二外围铜皮相对分离设置,共同组成第一铜皮组;
PCB板的第二层数中第一差分过孔的焊盘靠近第二差分过孔一侧的外围接触设置第三外围铜皮,PCB板的第二层数中第二差分过孔的焊盘靠近第一差分过孔的外围接触设置第四外围铜皮,所述第三外围铜皮、第四外围铜皮相对分离设置,共同组成第二铜皮组;所述第一铜皮组与第二铜皮组用于通过增加过孔寄生电容减小差分过孔阻抗;
所述第一外围铜皮的尺寸与第二外围铜皮的尺寸对应相同,且第一外围铜皮与第二外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称;所述第三外围铜皮的尺寸与第四外围铜皮的尺寸对应相同,且第三外围铜皮与第四外围铜皮关于第一差分过孔的焊盘圆心与第二差分过孔的焊盘圆心的中间位置轴对称;
所述第一外围铜皮的长度与第一差分过孔的焊盘直径对应相同,所述第二外围铜皮的长度与第二差分过孔的焊盘直径对应相同,所述第三外围铜皮的长度与第一差分过孔的焊盘直径对应相同,所述第四外围铜皮的长度与第二差分过孔的焊盘直径对应相同,且第一外围铜皮的长度、第二外围铜皮的长度、第三外围铜皮的长度、第四外围铜皮的长度均相同;
所述第一外围铜皮的宽度不小于第一差分过孔的焊盘半径,所述第二外围铜皮的宽度不小于第二差分过孔的焊盘半径,所述第三外围铜皮的宽度不小于第一差分过孔的焊盘半径,所述第四外围铜皮的宽度不小于第二差分过孔的焊盘半径,且第一外围铜皮的宽度、第二外围铜皮的宽度、第三外围铜皮的宽度、第四外围铜皮的宽度均相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210758017.8A CN115135034B (zh) | 2022-06-30 | 2022-06-30 | 一种pcb板差分过孔阻抗容性补偿优化方法及pcb板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210758017.8A CN115135034B (zh) | 2022-06-30 | 2022-06-30 | 一种pcb板差分过孔阻抗容性补偿优化方法及pcb板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115135034A CN115135034A (zh) | 2022-09-30 |
CN115135034B true CN115135034B (zh) | 2024-01-16 |
Family
ID=83382216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210758017.8A Active CN115135034B (zh) | 2022-06-30 | 2022-06-30 | 一种pcb板差分过孔阻抗容性补偿优化方法及pcb板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115135034B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205961559U (zh) * | 2016-07-06 | 2017-02-15 | 北京小鸟看看科技有限公司 | 具有差分信号线的印制电路板、印制装配板及电子设备 |
CN109195317A (zh) * | 2018-10-15 | 2019-01-11 | 武汉精立电子技术有限公司 | 可优化阻抗方案的pcb板 |
CN113613388A (zh) * | 2021-06-11 | 2021-11-05 | 浪潮电子信息产业股份有限公司 | 优化过孔反焊盘走线的方法、电路板、设备和存储介质 |
CN114080090A (zh) * | 2020-08-20 | 2022-02-22 | 深圳天邦达科技有限公司 | 一种防止pcb板传输线阻抗突变结构 |
WO2022089155A1 (zh) * | 2020-10-27 | 2022-05-05 | 南京中兴软件有限责任公司 | 一种印制电路板及其制造方法 |
-
2022
- 2022-06-30 CN CN202210758017.8A patent/CN115135034B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205961559U (zh) * | 2016-07-06 | 2017-02-15 | 北京小鸟看看科技有限公司 | 具有差分信号线的印制电路板、印制装配板及电子设备 |
CN109195317A (zh) * | 2018-10-15 | 2019-01-11 | 武汉精立电子技术有限公司 | 可优化阻抗方案的pcb板 |
CN114080090A (zh) * | 2020-08-20 | 2022-02-22 | 深圳天邦达科技有限公司 | 一种防止pcb板传输线阻抗突变结构 |
WO2022089155A1 (zh) * | 2020-10-27 | 2022-05-05 | 南京中兴软件有限责任公司 | 一种印制电路板及其制造方法 |
CN114501771A (zh) * | 2020-10-27 | 2022-05-13 | 南京中兴软件有限责任公司 | 一种印制电路板及其制造方法 |
CN113613388A (zh) * | 2021-06-11 | 2021-11-05 | 浪潮电子信息产业股份有限公司 | 优化过孔反焊盘走线的方法、电路板、设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115135034A (zh) | 2022-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9519308B2 (en) | Printed circuit board, design method thereof and mainboard of terminal product | |
JP4668277B2 (ja) | プリント回路基板の信号層遷移を改善するための装置及び方法 | |
JP3455498B2 (ja) | プリント基板および情報処理装置 | |
US8022309B2 (en) | Flexible printed circuit board | |
US20130220690A1 (en) | Printed circuit board for mobile platforms | |
US10485095B2 (en) | Printed circuit board design for high speed application | |
JP2006310421A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
CN115135034B (zh) | 一种pcb板差分过孔阻抗容性补偿优化方法及pcb板 | |
KR20090109812A (ko) | 반도체 집적 회로 모듈 및 이를 구비하는 pcb 장치 | |
US8581110B2 (en) | Printed circuit board and method of manufacturing the same | |
US7508680B2 (en) | Adjustable-inductance filter, tape distribution substrate comprising the filter, and display panel assembly comprising the tape distribution substrate | |
US20050094465A1 (en) | Printed circuit board memory module with embedded passive components | |
CN211240263U (zh) | 一种软硬结合板及包括其的电子设备 | |
WO2007098946A1 (en) | Signal routing in a multilayered printed circuit board | |
US20220217851A1 (en) | Multilayer Circuit Board | |
US7671282B2 (en) | Structure of a circuit board for improving the performance of routing traces | |
CN215301033U (zh) | 一种金手指接口多层fpc | |
CN220383292U (zh) | Pcb板和电子设备 | |
KR100910457B1 (ko) | 내장형 박막 캐패시터 | |
CN113873746B (zh) | 一种印刷电路板和印刷电路板的设计方法 | |
JP2006080162A (ja) | プリント配線基板 | |
CN218634401U (zh) | 一种印制电路板过孔结构和电子装置 | |
TW200527455A (en) | Method and apparatus of non-symmetrical electrode of build-in capacitor | |
US8283574B2 (en) | Printed circuit board with compound via | |
WO2024045975A1 (zh) | 印刷电路板、电子设备及印刷电路板制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |