CN115775791B - 高速电路的芯片互联结构 - Google Patents

Abstract

本公开是关于一种高速电路的芯片互联结构。芯片互联结构包括PCB板、AC电容、第一芯片、第二芯片、第一盘中孔、第二盘中孔和第三盘中孔。第一盘中孔设置于第一芯片处。第二盘中孔设置于AC电容处。第三盘中孔设置于第二芯片处。其中，第一芯片通过第一盘中孔中的沉铜与底层的走线电连接，进而与AC电容电连接。第二芯片通过第三盘中孔中的沉铜与底层的走线电连接，进而与AC电容电连接。本公开的芯片互联结构中位于第二芯片处的第三盘中孔为通孔，即第三盘中孔中不再因为走线的分布而导致第三盘中孔处存在残桩，进而省去了因为残桩所需要的背钻工艺，进而一方面减少了芯片互联结构的成型工序，另一方面也避免了因背钻工艺导致的成本大幅增加。

Description

高速电路的芯片互联结构

技术领域

本公开涉及高速电路技术领域，尤其涉及一种高速电路的芯片互联结构。

背景技术

如果电路板上信号的传播延迟大于一半数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应，这样的电路就是高速电路。高速电路中的芯片互联往往需要用到AC耦合电容，以在高速电路中提供直流偏压和过流的保护，并可以改善噪声容限，使两颗芯片之间能够更好的通信。

在低速电路设计中，AC耦合电容可以等效成理想电容。而在高速电路中，由于寄生电感的存在以及板材造成的阻抗不连续性，实际上AC耦合电容不能看作是理想电容。本领域的技术人员从AC耦合电容的稳定性以及芯片封装方便的角度考虑，将连接的两颗芯片设置在PCB板材的top层，AC耦合电容设置于PCB板材的bottom层，具体的，两颗芯片之间通过三个盘中孔实现电连接，其中，芯片首先通过第一个盘中孔中的沉铜从PCB板材的top层走线到bottom层，然后在bottom层走线到第二个盘中孔中的AC耦合电容处，然后再从PCB板材的bottom层通过第二个盘中孔中的沉铜走到PCB板材的中间层，并在中间层走线到第三个盘中孔中，最后通过第三个盘中孔中的沉铜与另一个芯片连接。

从上述两颗芯片的互联结构可知，在第二个盘中孔中，PCB板材的中间层到top层为stub(即沉铜残桩)；以及在第三个盘中孔中，PCB板材的中间层到bottom层为stub(即沉铜残桩)，stub会影响高速电路中芯片连接信号的完整性，以及容易造成高速信号的反射、散射和延迟等，尤其是stub的长度越长，其对高速电路的影响也就越大，换言之，stub的长度越小，高速电路的信号也就越好；一般来说，以PCB板材的层数N(N≥10)作为标准，当stub的层数低于三层时，其对高速电路的影响是可以容忍的。在上述芯片的连接结构中，第二个盘中孔中的stub层数与第三个盘中孔中的stub层数之和为N-1，这就使得第二个盘中孔和第三个盘中孔中的至少一个stub需要通过背钻工艺来减少长度；但使用背钻工艺一方面增加了芯片的互联结构的成型工序，另一方面背钻工艺成本高昂。

发明内容

本公开提供一种高速电路的芯片互联结构，以解决相关技术中的至少部分问题。

根据本公开的第一方面提出一种高速电路的芯片互联结构，包括PCB板、AC电容、第一芯片和第二芯片；所述PCB板包括顶层、底层和位于所述顶层和底层之间的若干中间层；所述第一芯片和第二芯片设置于所述顶层；所述AC电容设置于所述底层；所述芯片互联结构还包括依次排布于所述PCB板的第一盘中孔、第二盘中孔和第三盘中孔；所述第一盘中孔设置于所述第一芯片处；所述第二盘中孔设置于所述AC电容处；所述第三盘中孔设置于所述第二芯片处；

其中，所述第一芯片通过所述第一盘中孔中的沉铜与所述底层的走线电连接，进而与所述AC电容电连接；

所述第二芯片通过所述第三盘中孔中的沉铜与所述底层的走线电连接，进而与所述AC电容电连接。

可选的，所述芯片互联结构还包括位于所述第二盘中孔和所述第三盘中孔之间的过孔；所述过孔的沉铜通过所述底层的走线与所述第三盘中孔的沉铜电连接

可选的，所述若干中间层包括第一中间层；所述第一中间层与所述顶层之间的间隔不超过一层所述中间层的厚度；所述第二盘中孔的沉铜通过所述第一中间层的走线与所述过孔的沉铜电连接。

可选的，所述芯片互联结构还包括设置于所述过孔顶部的第一残桩；所述第一残桩的厚度不超过顶层和两层中间层的总厚度。

可选的，所述第一残桩的厚度与所述顶层相等。

可选的，所述芯片互联结构还包括设置于所述第二盘中孔顶部的第二残桩；所述第二残桩的厚度不超过顶层和两层中间层的总厚度。

可选的，所述第二残桩的厚度与所述顶层相等。

可选的，所述第一残桩的厚度和所述第二残桩的厚度相等。

可选的，所述第一盘中孔为通孔。

可选的，所述第三盘中孔为通孔。

本公开的实施例提供的技术方案可以包括以下有益效果：

相比于原有的芯片互联结构，本公开的芯片互联结构中位于第二芯片处的第三盘中孔为通孔，即第三盘中孔中不再因为走线的分布而导致第三盘中孔处存在残桩，进而省去了因为残桩所需要的背钻工艺，进而一方面减少了芯片互联结构的成型工序，另一方面也避免了因背钻工艺导致的成本大幅增加。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。

图1是本公开一示例性实施例中一种高速电路的芯片互联结构的结构示意图。

附图标记说明：10、PCB板；11、AC电容；12、第一芯片；13、第二芯片；100、顶层；101、底层；14、第一盘中孔；15、第二盘中孔；16、第三盘中孔；17、过孔；18、第一残桩；19、第二残桩；102、第一中间层；20、BGA球；21、走线。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

在本公开使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内设有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。

在本公开使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。在本公开和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

如图1所示，本公开提出一种高速电路的芯片互联结构，包括PCB板10、AC电容11、第一芯片12和第二芯片13。本公开中的高速电路可以是PCIe电路，也可以是流量大于1G的网络电路；本公开并不对此进行限制。

PCB板10是第一芯片12和第二芯片13的支撑体，是第一芯片12和第二芯片13相互连接的载体。本公开中的PCB板10应用于高速电路领域，一般来说，PCB板10的版层数N≥10。本公开中的PCB板10包括顶层100、底层101和位于顶层100和底层101之间的若干中间层；第一芯片12和第二芯片13设置于顶层100；AC电容11设置于底层101。如此设置方便第一芯片12和第二芯片13通过BGA球20封装在PCB板10上，以及能够使得AC电容11达到比较理想的状态。

本公开中的芯片互联结构还包括依次排布于PCB板10的第一盘中孔14、第二盘中孔15和第三盘中孔16。

第一盘中孔14设置于第一芯片12处；这样通过盘中孔工艺，能够借助第一芯片12处的焊盘直接从PCB板10的顶层100打孔到底层101，方便第一盘中孔14的成型；

第二盘中孔15设置于AC电容11处；这样通过盘中孔工艺，能够借助AC电容11处的焊盘直接从PCB板10的底层101打孔到顶层100，方便第二盘中孔15的成型；

第三盘中孔16设置于第二芯片13处；这样通过盘中孔工艺，能够借助第二芯片13处的焊盘直接从PCB板10的顶层100打孔到底层101，方便第三盘中孔16的成型；

第一芯片12通过第一盘中孔14中的沉铜与底层101的走线21电连接，进而与AC电容11电连接；

第二芯片13通过第三盘中孔16中的沉铜与底层101的走线21电连接，进而与AC电容11电连接。

这样，相比于原有的芯片互联结构，本公开中位于第二芯片13处的第三盘中孔16为通孔，即第三盘中孔16中不再因为走线21的分布而导致第三盘中孔16处存在残桩，进而省去了因为残桩所需要的背钻工艺，进而一方面减少了芯片互联结构的成型工序，另一方面也避免了因背钻工艺导致的成本大幅增加。

在一些实施方式中，芯片互联结构还包括位于第二盘中孔15和第三盘中孔16之间的过孔17；过孔17的沉铜通过底层101的走线21与第三盘中孔16的沉铜电连接。通过在第二盘中孔15和第三盘中孔16之间设置过孔17，改善了芯片互联结构的走线21分布，使得芯片互联结构中的两个必然会存在的残桩能够位于PCB板10的同一侧，进而再通过控制残桩的长度或者层数，使得残桩对高速电路的影响在能够接受的范围内，从而达到省去背钻工艺的目的。

在一些实施方式中，芯片互联结构还包括设置于过孔17的第一残桩18；考虑到过孔17的沉铜需要通过底层101的走线21与第三盘中孔16的沉铜电连接，本公开中的第一残桩18位于过孔17的顶部，且第一残桩18的厚度不超过顶层100和两层中间层的总厚度。通过如此设置，能够使得第一残桩18对高速电路的影响在能够接受的范围内，从而达到省去背钻工艺的目的。

作为一种可选的实施方式，第一残桩18的厚度和顶层100的厚度大致相等。通过这样设置，能够进一步的降低第一残桩18对高速电路的影响，进而提升高速电路中芯片互联的信号完整性。

在一些实施方式中，本公开中的芯片互联结构还包括设置于第二盘中孔15的第二残桩19，由于AC电容11位于第二盘中孔15的底部，因此本公开中的第二残桩19位于第二盘中孔15的顶部，且第二残桩19的厚度不超过顶层100和两层中间层的总厚度。通过如此设置，能够使得第二残桩19对高速电路的影响在能够接受的范围内，从而达到省去背钻工艺的目的。

作为一种可选的实施方式，第二残桩19的厚度和顶层100的厚度大致相等。通过这样设置，能够进一步的降低第一残桩18对高速电路的影响，进而提升高速电路中芯片互联的信号完整性。

在一些实施方式中，若干中间层包括第一中间层102；第一中间层102与顶层100之间的间隔不超过一层中间层的厚度；第二盘中孔15的沉铜通过第一中间层102的走线21与过孔17的沉铜电连接。通过如此设置，一方面使得第三盘中孔16中的第一残桩18和第二盘中孔15中的第二残桩19成型在PCB板10的同一侧，且第一残桩18的厚度和第二残桩19的厚度相等，进而才能够使得第一残桩18的厚度和第二残桩19的厚度均能够控制在不需要背钻工艺进行打孔的范围内；另一方面，使得第一残桩18和第二残桩19对高速电路的影响在能够接受的范围内，从而达到省去背钻工艺的目的。

作为一种可选的实施方式，第一中间层102与顶层100直接接触，也就是说，第一中间层102与顶层100之间的间隔厚度为零。通过这样设置，能够进一步的降低第一残桩18对高速电路的影响，进而提升高速电路中芯片互联的信号完整性。

在一些实施方式中，第一盘中孔14为通孔。通过如此设置，方便第一芯片12通过第一盘中孔14中的沉铜与底层101的走线21电连接，进而与AC电容11电连接。

在一些实施方式中，第三盘中孔16为通孔。通过如此设置，方便第二芯片13通过第三盘中孔16中的沉铜与底层101的走线21电连接，进而与AC电容11电连接。

本领域技术人员在考虑说明书及实践这里公开的技术方案后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (7)

1.一种高速电路的芯片互联结构，包括PCB板、AC电容、第一芯片和第二芯片；所述PCB板包括顶层、底层和位于所述顶层和底层之间的若干中间层；所述第一芯片和所述第二芯片设置于所述顶层；所述AC电容设置于所述底层；

其特征在于，

所述芯片互联结构还包括依次排布于所述PCB板的第一盘中孔、第二盘中孔和第三盘中孔；

所述第一盘中孔设置于所述第一芯片处；

所述第二盘中孔设置于所述AC电容处；

所述第三盘中孔设置于所述第二芯片处；

其中，所述第一芯片通过所述第一盘中孔中的沉铜与所述底层的走线电连接，进而与所述AC电容电连接；

所述第二芯片通过所述第三盘中孔中的沉铜与所述底层的走线电连接，进而与所述AC电容电连接；

所述芯片互联结构还包括位于所述第二盘中孔和所述第三盘中孔之间的过孔；所述过孔的沉铜通过所述底层的走线与所述第三盘中孔的沉铜电连接；

所述若干中间层包括第一中间层；所述第一中间层与所述顶层之间的间隔不超过一层所述中间层的厚度；所述第二盘中孔的沉铜通过所述第一中间层的走线与所述过孔的沉铜电连接；

所述芯片互联结构还包括设置于所述过孔顶部的第一残桩；所述第一残桩的厚度不超过所述顶层和两层中间层的总厚度。

2.根据权利要求1所述的芯片互联结构，其特征在于，所述第一残桩的厚度与所述顶层相等。

3.根据权利要求1所述的芯片互联结构，其特征在于，所述芯片互联结构还包括设置于所述第二盘中孔顶部的第二残桩；所述第二残桩的厚度不超过顶层和两层中间层的总厚度。

4.根据权利要求3所述的芯片互联结构，其特征在于，所述第二残桩的厚度与所述顶层相等。

5.根据权利要求3所述的芯片互联结构，其特征在于，所述第一残桩的厚度和所述第二残桩的厚度相等。

6.根据权利要求1所述的芯片互联结构，其特征在于，所述第一盘中孔为通孔。

7.根据权利要求1所述的芯片互联结构，其特征在于，所述第三盘中孔为通孔。