JPS61131498A - 終端回路配線構造 - Google Patents

終端回路配線構造

Info

Publication number
JPS61131498A
JPS61131498A JP59253562A JP25356284A JPS61131498A JP S61131498 A JPS61131498 A JP S61131498A JP 59253562 A JP59253562 A JP 59253562A JP 25356284 A JP25356284 A JP 25356284A JP S61131498 A JPS61131498 A JP S61131498A
Authority
JP
Japan
Prior art keywords
termination circuit
circuit
termination
wiring structure
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59253562A
Other languages
English (en)
Other versions
JPH0227836B2 (ja
Inventor
西原　幹雄
清 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59253562A priority Critical patent/JPS61131498A/ja
Priority to AU51938/86A priority patent/AU580828B2/en
Priority to KR1019860700477A priority patent/KR900005305B1/ko
Priority to BR8507078A priority patent/BR8507078A/pt
Priority to DE8585906087T priority patent/DE3585445D1/de
Priority to PCT/JP1985/000661 priority patent/WO1986003365A1/ja
Priority to EP85906087A priority patent/EP0204004B1/en
Publication of JPS61131498A publication Critical patent/JPS61131498A/ja
Priority to US07/124,418 priority patent/US4785141A/en
Publication of JPH0227836B2 publication Critical patent/JPH0227836B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕　　□ 本発明は多層プリント基板に搭載された集積回路（以下
ＬＳＩと呼ぶ）と終端回路間の配線構造の改良に係り、
特に多層プリント基板の基板内信号層における配線量を
減少させてプリント基板の品質と性能を向上するための
終端回路配線構造に関する。
最近は多数のＬＳＩが搭載されたプリント基板が増加し
つつある。これら各ＬＳＩにはそれぞれに対応する終端
回路が実装されるので基板内の回路配線は著しい輻幀ぶ
りを示すことになる。
本発明は上記基板内信号層の回路配線の内、終端回路用
の配線だけをプリント基板中で最も部品実装面に近い引
き出し層へ移動することによって基板内信号層の回路配
線量を減少させるように・したものである。
〔従来の技術〕
第２図は従来の終端回路配線構造を説明するための図で
あって、（ａ）は要部平面図、（ｂｌは要部側断面図で
ある。　　　□ 第２図（ａｌおよび（ｂｌに示されているのは鰻も一般
的な従来の終端回路配線構造の例であって、本例の場合
は一般回路用スルーホール５と終端回路用スルーホール
５′とを接続するための回路配線パターン６が基板内層
部の信号層に設けられた構造になっている。第２図（ｂ
ｌにおいて１１はＬＳＩ間の一般回路配線パターンであ
る。
そして多層プリント基板１０上に実装されたＬＳＩ２の
信号端子２°と終端回路１の端子１゛とを接続するのに
、リードパターン３．ブラインドスルーホール？、引！
出り、パターン９．ポンディングパッド４．一般回路用
スルーホール５１回路配線パターン６、終端回路用スル
ーホール５゛等多数の導体が用いられている。
このため該基板１０の信号層に第１図中）に示すような
一般回路用スルーホール５と終端回路用スルーホール５
゛とを接続するための回路配線パターン６が存在すると
下記の問題点が発生する。
■終端回路１とＬＳＩ　　２間の導体インピーダンスが
高くなる。
■信号層内における回路相互間の干渉度が増す。
さらに上記構造においては各ＬＳＩ　　２の配線量が増
加するにつれ、それに必要な終端回路１への回路配線量
も必然的に増加するため基板内信号層における回路配線
が益々輻較するといった悪循環を起こす。
〔発明が解決しようとする問題点〕
本発明は上記の問題点、即ち多層プリント基板内の信号
層における回路配線量の増加を抑制するためになされた
ものである。
〔問題点を解決するための手段〕
上記問題点は、スルーホールを介して電気的に接続され
るＬＳＩ　と終端回路とが搭載されて成る多層プリント
基板において、前記終端回路及び前記ＬＳＩと前記スル
ーホール間を電気的に接続する回路配線が前記多層プリ
ント基板の最も表面層に近い引き出し層に設けられた固
定パターンによって代替される構成としたことを特徴と
する終端回路配線構造によって解決される。
〔作用〕
本発明は多層プリント基板の終端回路配線パターンの配
設位置を基板内信号層から最も基板表面に近い引き出し
層へ移行することによって、ＬＳＩ間の回路配線が集中
する信号層内の回路輻峻を緩和するようにしたものであ
る。
（実施例〕 以下本発明の実施例を図面によって詳述する。
第１図は本発明による終端回路配線構造の一実施例を説
明するための図であって、（ａｌは要部平面図、（ｂ）
は要部側断面図である。
但し全図を通じて同一符号は同一対象物を示すものとす
る。
第１図（ａｌおよび偽）に示す如く本発明の終端回路配
線構造は、多層プリント基板１０の部品実装面に最も近
い引き出し層内にブラインドスルーホール７を介して終
端回路１とスルーホール５とを電気的に接続する固定パ
ターン８が設けられた構造になっている。
つまり本発明の終端回路配線構造においては、第２図の
従来例で述べた回路配線パターン６が配設位置を信号層
から引き出し層へ移動して固定パターン８として新設さ
れた点に特徴がある。
このため信号層においては終端回路ｌへの配線が無くな
るためＬＳＩ　２等の一般回路が従来より有効的に信号
層において配線されることになる。
なお前記ブラインドスルーホール７はプリント基板１０
の表裏両面には貫通せず、各リードパターン３及びポン
ディングパッド４と回路パターン８及び引き出しパター
ン９間のみを電気的に接続するように構成された“短足
型”の特殊スルーホールであるため、他の表裏貫通型ス
ルーホール５との干渉が回避できる上信号層の“余剰ス
ペース”が有効活用できるといった利点がある。
〔発明の効果〕
以上説明したように本発明の終端回路配線構造は、多層
プリント基板の表面に最も近い引き出し層に従来は信号
層←設けられていた終端回路用の配線パターンを移動す
ることによって、該プリント基板の信号配線密度を著し
く向上し得るといった効果大なるものである。
【図面の簡単な説明】
第１図は本発明による終端回路配線構造の一実施例を説
明するための図であって、（ａ）は要部平面図、（ｂ）
は要部側断面図、 第２図は従来の終端回路配線構造を説明するための図で
あって、（ａｌは要部平面図、（ｂｌは要部側断面図で
ある。 図中、■は終端回路、１゛は終端回路の端子、２はＬＳ
Ｉ　、２’は信号端子、３はリードパターン、４はポン
ディングパッド、５は一般回路用スルーホール、５“は
終端回路用スルーホール、６は信号層における回路配線
パターン、７はブラインドスルーホール、８は引き出し
層における固定パターン、９は引き出しパターン、１０
は多層プリント基板、１１はＬＳＩ間の一般回路配線を
それぞれ示す。 第１図 （Ｑｌ

Claims (2)

    【特許請求の範囲】
  1. （１）スルーホールを介して電気的に接続される集積回
    路と終端回路とが搭載されて成る多層プリント基板であ
    って、前記集積回路及び前記終端回路と前記スルーホー
    ル間を電気的に接続する回路配線パターンが、前記プリ
    ント基板の内層部中最も部品実装面に近い引き出し層内
    に設けた固定パターンによって代替されるよう構成され
    てなることを特徴とする終端回路配線構造。
  2. （２）上記固定パターンと上記多層プリント基板の部品
    実装面に形成された導体パターン間が前記プリント基板
    の表裏両面に貫通しないブラインドスルーホールによっ
    て電気的に接続される構成としたことを特徴とする特許
    請求の範囲第（１）項記載の終端回路配線構造。
JP59253562A 1984-11-29 1984-11-29 終端回路配線構造 Granted JPS61131498A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP59253562A JPS61131498A (ja) 1984-11-29 1984-11-29 終端回路配線構造
AU51938/86A AU580828B2 (en) 1984-11-29 1985-11-28 Multilayered circuit board connecting integrating circuit to termination circuit.
KR1019860700477A KR900005305B1 (ko) 1984-11-29 1985-11-28 종단 회로의 배선 구조
BR8507078A BR8507078A (pt) 1984-11-29 1985-11-28 Estrutura de fiacao de circuito de terminacao
DE8585906087T DE3585445D1 (de) 1984-11-29 1985-11-28 Verkabelungsstruktur eines schaltungsterminals.
PCT/JP1985/000661 WO1986003365A1 (en) 1984-11-29 1985-11-28 Wiring structure of a terminal circuit
EP85906087A EP0204004B1 (en) 1984-11-29 1985-11-28 Wiring structure of a terminal circuit
US07/124,418 US4785141A (en) 1984-11-29 1987-11-18 Wiring structure of termination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59253562A JPS61131498A (ja) 1984-11-29 1984-11-29 終端回路配線構造

Publications (2)

Publication Number Publication Date
JPS61131498A true JPS61131498A (ja) 1986-06-19
JPH0227836B2 JPH0227836B2 (ja) 1990-06-20

Family

ID=17253090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59253562A Granted JPS61131498A (ja) 1984-11-29 1984-11-29 終端回路配線構造

Country Status (8)

Country Link
US (1) US4785141A (ja)
EP (1) EP0204004B1 (ja)
JP (1) JPS61131498A (ja)
KR (1) KR900005305B1 (ja)
AU (1) AU580828B2 (ja)
BR (1) BR8507078A (ja)
DE (1) DE3585445D1 (ja)
WO (1) WO1986003365A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02199897A (ja) * 1988-11-30 1990-08-08 Hughes Aircraft Co 単層スルーホールを有する多層印刷配線板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63195772U (ja) * 1987-06-05 1988-12-16
DE8903913U1 (ja) * 1989-03-30 1989-05-18 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
JPH04109838U (ja) * 1991-03-08 1992-09-24 オークマ株式会社 パレツト交換装置におけるパレツト把持装置
US5117331A (en) * 1991-05-16 1992-05-26 Compaq Computer Corporation Bus control signal routing and termination
US5175515A (en) * 1991-06-21 1992-12-29 Compaq Computer Corporation Signal routing technique for electronic systems
US5414219A (en) * 1994-04-22 1995-05-09 At&T Corp. Printed circuit board circuit control device
US7269028B2 (en) * 1997-10-16 2007-09-11 Celestica, Inc. Trace-pad interface for improved signal quality
US10716210B2 (en) * 2015-09-15 2020-07-14 Hewlett Packard Enterprise Development Lp Printed circuit board including through-hole vias

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3243498A (en) * 1964-12-24 1966-03-29 Ibm Method for making circuit connections to internal layers of a multilayer circuit card and circuit card produced thereby
FR2241946B1 (ja) * 1973-08-24 1976-11-19 Honeywell Bull Soc Ind
JPS53129863A (en) * 1977-04-19 1978-11-13 Fujitsu Ltd Multilayer printed board
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
FR2555011B1 (fr) * 1983-11-15 1986-01-24 Thomson Csf Carte imprimee a empreintes
JPS60136294A (ja) * 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
US4562513A (en) * 1984-05-21 1985-12-31 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
US4546413A (en) * 1984-06-29 1985-10-08 International Business Machines Corporation Engineering change facility on both major surfaces of chip module
JPS61131497A (ja) * 1984-11-29 1986-06-19 富士通株式会社 多層プリント基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02199897A (ja) * 1988-11-30 1990-08-08 Hughes Aircraft Co 単層スルーホールを有する多層印刷配線板

Also Published As

Publication number Publication date
BR8507078A (pt) 1987-03-31
AU580828B2 (en) 1989-02-02
JPH0227836B2 (ja) 1990-06-20
KR880700614A (ko) 1988-03-15
EP0204004A4 (en) 1987-07-30
WO1986003365A1 (en) 1986-06-05
AU5193886A (en) 1986-06-18
EP0204004B1 (en) 1992-02-26
DE3585445D1 (de) 1992-04-02
KR900005305B1 (ko) 1990-07-27
US4785141A (en) 1988-11-15
EP0204004A1 (en) 1986-12-10

Similar Documents

Publication Publication Date Title
US6618266B2 (en) Method for high-density, low-via-count, decoupling capacitor placement
JPS63211692A (ja) 両面配線基板
JPS61131498A (ja) 終端回路配線構造
JPS61290794A (ja) 配線基板
JPS6240460Y2 (ja)
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
JPH07302963A (ja) 表面実装用プリント配線板
JPS6286894A (ja) 印刷配線基板
JPH0534139Y2 (ja)
JPS6010799A (ja) 電子回路装置
JPS6168871A (ja) フレキシブル印刷配線板
JPS62274695A (ja) 多層配線基板
JPS5987895A (ja) 多層プリント基板
JPS582091A (ja) 印刷配線基板
JPS63179595A (ja) 表面実装用プリント配線板
JPS60113995A (ja) 多層プリント配線基板
JPS6020598A (ja) 高周波用多層導体基板
JPS58147194A (ja) 積層回路基板
JPS60127798A (ja) 多層プリント配線基板
JPS63228578A (ja) 電子部品の基板搭載方法
JPH04349698A (ja) 高速回路用多層配線板
JPS6163081A (ja) 電子回路部品およびその実装方法
JPS5920675U (ja) 印刷配線板の積層構造
JPS58202584A (ja) 電子部品の実装構造
JPS5987892A (ja) 印刷配線板