JPS63179595A - 表面実装用プリント配線板 - Google Patents

表面実装用プリント配線板

Info

Publication number
JPS63179595A
JPS63179595A JP1171987A JP1171987A JPS63179595A JP S63179595 A JPS63179595 A JP S63179595A JP 1171987 A JP1171987 A JP 1171987A JP 1171987 A JP1171987 A JP 1171987A JP S63179595 A JPS63179595 A JP S63179595A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
surface mount
board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1171987A
Other languages
English (en)
Inventor
幹夫 森
樋口 孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1171987A priority Critical patent/JPS63179595A/ja
Publication of JPS63179595A publication Critical patent/JPS63179595A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はプリント配線板に関し、特に表面実装部品を搭
載するためのバットを有する表面実装用プリント配線板
に関するものである。
(従来の技術) 一般に、表面実装部品等の電子部品にあっては、これを
基板に実装するための数多くの端子を有しているが、こ
れらの端子の内には種々な理由によって使用されないも
のが存在している。例えば、表面実装部品に通常形成さ
れている端子名でノンコネクシコンと−8ねれる端子(
以下これを単にNG端子(22)あるいは使用されない
端子(22)と言う)は、通常の端子としての役割を有
せず回路設計I−どこにも使用されないものである。現
在使用されている通常の表面実装部品には、第5図に示
すように、このNG端子(22)が数個存在している。
また、表面実装部品にあっては、所謂端子としての役割
はあるが1回路設計上使用しない端子も存在する0例え
ば、ゲート用表面実装部品の端子などである。
一方、このような表面実装部品か搭載されるプリント配
線板側にあっては、表面実装部品を搭載するためのバ・
ンドか、表面実装部品の各端子に対応して形成されてい
た。すなわち、プリント配線板に形成されているバット
の内、」−述の表面実装部品のNG端子(22)に対応
する部分の各パッドは実際上向等使用されないのに、y
S4図に示すように、従来のプリント配、線板(30)
上には表面実装部品(20)の各端子(21)(22)
に対応して全てのパッド(31)(32)が整然と形成
されているのである。ここで例示した第4図にあっては
、各パット(31)(:12)と実線で示した配線(3
4)は当該基板の表面側に位置するものであり、破線で
示した配線(コ4)は基板の裏側に位置するものである
この第4図に示したように、パッド(31)(32)を
整然と設けた場合に8ける配線パターン(コ4)は。
各パッド(:ll)(32)によって囲まれた内部を利
用して配線しようとすると、パット(31)から出た配
線(コ4)はスルーホール(33)を介して裏面と導通
し、当該パッド(31)の配線(34)はその外部へ迂
回した状態で配線しなければならないことになる。また
、各パッド(31)(32)によって囲まれた内部を通
過するのみの配線(34)は、基板の表面でのパット(
31)(12)、hの通過はできないから、基板にスル
ーホール(33)を形成して基板の裏面にて配線しなけ
ればならないから、当該プリント配線板(コ0)にあっ
てはft54図に示したような非効率的な配線パターン
(コ4)、すなわち高密度配線を実現する上で大きなg
!害を有した配線パターンとなるのである。
しかも、と記のような使用しないパッド(コ2)の存在
は、近年のプリント配線板上に搭載されるべき表面実装
部品(20)の数の増加(両面実装化の流れ)、部品が
itされる基板の縮小化の流れに逆行するものであり、
このような使用しないパット(コ2)の存在は基板上の
配線(34)引き回しを極めて困難にしているものであ
る。このような使用しないパッド(コ2)の存在を許容
しながら前述の高密度実装を果そうとすると、基板の外
形を大きくする、基板の多層化を図るなどという高コス
トになる弊害も生じているのである。
(発明か解決しようとする問題点) 本発明は以りのような実状に鑑みてなされたちのてあり
、その解決しようとする問題点は1表面実装部品(20
)を搭載するプリント配線板の配線効率の悪さと、それ
に伴なう基板外形の拡大、多層化に起因する高コスト化
である。
そし゛C1本発明の目的とするところは、1;述した従
来技術の問題点を除去するために、表面実装部品(20
)の使用されない端子に対応するパッドを基板上に形成
せず、その部分に積極的に導体回路を形成し、この導体
回路と前記未使用端子間に絶縁層を介することにより、
基板の表面実装部品(20)のためのパッド間の配線引
き回し−Eでの有効利用を図り、配線効率の向上、それ
に伴なう基板の縮小化、非多層化、さらにスルーホール
の減少による基板の高信頼性を確保することのできる表
面実装用プリント配線板を提供することにある。
(問題点を解決するための手段) 以りの問題点を解決するために本発明か採ったL段は、
実施例に対応する第1図〜第3図を参照して説明すると
、 「プリント配線板(10)上であって、表面実装部品(
20)の使用されない端子(22)が対向する部分に、
表面実装部品(20)を搭載するためのパッド(11)
てはない導体回路(12)を形成するとともに、この導
体回路(12)と使用されない端子(22)間に絶縁層
(13)を介して表面実装部品(20)を実装したこと
を特徴とするプリント配線板(01)Jである。
すなわち、このプリント配線板(lO)にあっては、そ
の基板における表面実装部品(20)の使用されない端
子(22)が対向する部分にパットC1m)を形成しな
いようにして、これに代えて表面実装部品(20)を搭
載するためのパット(11)ではない導体回路(12)
を当該プリント配線板(10)の基板とに積極的に形成
することによって、各パッド(11)にょうて囲まれた
空間(R)内を有効に利用てきるようにしたものである
。勿論、この表面実装部品(20)を搭載するためのパ
ッド(11)ではない導体回路(12)なの部分の上に
は、他の部分との電気的接触を起さないように絶縁層(
13)によって被覆する必要はある。
(発明の作用) 本発明が以上のような手段を採ることによって以下のよ
うな作用がある。
本発明に係るプリント配線板(lO)にあっては、その
基板においける表面実装部品(20)の使用されない端
子(22)か対向する部分にパッド(11)を形成しな
いようにしたから、当然のことながらこの部分にかわり
のもの、すなわち本発明にあっては必要とされる導体回
路(12)を形成することが可能となっており、実際−
ヒ3本の導体回路(12)が形成されているのである。
これにより、本発明に係るプリント配線板(10)にあ
−λては、各バット(U)によって囲まれた空間(11
,)内を利用して各導体回路(12)を引き回すことか
口f偉となっており、第4図に示した従来のプリント配
線板(30)のように、各配線をスルーホールC33)
%−介して形成する必要が全くないのである。
また、このように、表面実装部品(20)の使用されな
い端子(22)か対向する基板の部分に導体回路(12
)を形成してから、そのトな絶縁層(13)によって被
覆するようにしたから、当、V部分に形成されている各
導体回路(12)に他の部分1例えば表面実装部品(2
0)の使用されない端子(22)等が載置されたとして
も何等の問題ともなり得ない。
次に1本発明を、「A面し示した具体的実施例に従って
詳細に説明する。
(実施例) まず、本発明の理解のために、従来のプリント配線板(
30)の構成について、第4図を参照して先に説明する
。この第4図に3いて、斜線で示したパッドは表面実装
部品(20)の使用されない端子(22)に対応する使
用されないバット(32)である。
この使用されないパッド(32)が存在することによっ
て、このプリント配線板(30)に3いては、あるパッ
ド(31)から基板の表面側でしかも各バット(31)
によって囲まれた空間(R)内に配線された導体回路(
34)は、簡単には引き回すことができないものである
。すなわち、空間(R)内に配線された導体回路(34
)を当該空間(R)内から外に出そうとする場合には、
各バット(3I)と干渉させる訳にはいかないので、ど
うしてもスルーホール(3コ)を利用して引き回さなけ
ればならないものなのであ゛ る。また、空間(R)の
外部から当該室M1(R)内を通って再たび空間(R)
の外部に配線しようとすると、基板の表面側で配線しよ
うとすればパッド(31)または使用されないバット(
32)を2個分の上を通過しなければ、ならないので、
これを回避しようとすればスルーホール(33)を2個
以、E形成しなければならないのである。
これに対して本発明に係るプリント配線板(lO)にあ
っては次のようにしである。すなわち、第11′A及び
第2図に示すように、当該プリント配線板(10)の表
面実装部品(20)における各使用されない端子(22
)に対応する箇所にはパッドは形成していないのである
。その代わり、このパッドを形成しない部分に導体回路
(12)を積極的に形成し、その表面を絶縁層(13)
を形成したのである。この第1・図に示したプリント配
線板(10)にあっては、比較のために上記の従来のプ
リント配線板(30)に形成した各導体回路(34)と
対応する位置に導体回路(12)を形成してみた。
この本発明に係るプリント配線板(10)にあっては、
各パッド(11)に接続された導体回路(12)はその
まま空間(R)内を通り、この空間(l()内から当該
プリント配線板(lO)の基板表面をそのまま通って外
部に引き出されているのである。また、空間(R)の外
部から来た導体回路(12)は、パッドが形成されてい
ない部分を通って空間(R)内に入り、この空間(R)
内から再び別のパッドが形成されていない部分を通って
空間(R)内から外に出ているのである。従って、従来
のプリント配線板(30)にあっては必要とされた各ス
ルーホール(33)は当該プリント配線板(10)にあ
っては全く必要ではないのである。
また、このプリント配線板(lO)のパッドが形成され
ていない部分には、第3図に示すように、各導体回路(
12)を形成した後に絶縁層(13)が形成され、この
絶縁層(13)によって当該部分の各導体回路(12)
は被覆されて絶縁されている。すなわち、各パッド(1
1)に対応する部分には絶縁層(通常ソルダーレジスト
の場合が多い)は形成されず。
第3図に示した各導体回路(12)上部分にはソルダー
レジストである絶縁層(13)が形成されるのである。
これによって、各導体回路(12)と表面実装部品(2
0)の使用されない端子(22)との電気的接触、すな
わち短絡を防いでいるのである。なお、第2図の点線で
囲んだ部分は絶縁層(13)、すなわちソルダーレジス
トがかけられない部分を示している。
(発明の効果) 以ヒ詳述した通り、本発明に係るプリント配線板(10
)にありでは1.E記実施例にて例示した如く、 「プリント配線板(101i:であって、表面実装部品
(20)の使用されない端子(22)が対向する部分に
、表面実装部品(20)を搭載するためのパラIく(1
1)ではない導体回路(12)を形成するとともに、こ
の導体回路(12)と使用されない端子(22)間に絶
縁層(13)を介して表面実装部品(20)を実装した
こと」 にその構J&hの特徴かあり、これにより、基板の表面
ケ装部品(20)のためのパッド間の配線引き回し1−
ての有効利用を図り、配線効率の向上、それに伴なう基
板の縮小化、非多層化、さらにスルーホールの減少によ
る基板の高信頼性を確保することのてきる表面実装用プ
リント配線板(lO)を提供することができるのである
すなわち、このプリント配線板(1口)によれば、各バ
ット(11)によって囲まれた空間(R)を有効に利用
することができるとともに、スルーホールを介さずに各
導体回路(12)を形成できるから、基板の配線密度を
向上させることができるのである。
また、スルーホールを殆ど必要としないから、その製造
が容易であるとともに、当該基板の導通の信頼性を向ト
させることができるものである。
また、本発明に係るプリント配線板(1G)を製造する
にあたっては、各配線パターンの設計時に。
表面実装部品(20)の使用されない端子(22)に対
応する基板の部分に導体回路(12)を形成するのみで
よく、従来の設備をそのまま使用することができて、プ
リント配線板(10)のコス1−を低減することがてき
るものである。
4、図111の筒中な説明 第11−i4は本発明に係るプリント配線板の部分拡大
f面図、第2図は第1図の■−■線部の部分拡大を面図
、第3図は同側面図、第4図は従来のプリント配線板の
部分拡大平面図、第5図は表面実装部品の一例を示す拡
大平面図である。
符   号   の   説   明 lO・・・プリント配線板、 11−・・パッド、12
・・・導体回路、t3−・・絶縁層、 2G−・・表面
実装部品、21・・・端子。
22・・・使用されない端子、3G−(従来の)プリン
ト配線板、:ll−・・パッド、32−・・使用されな
いバット、33・・・スルーホール、34・・・導体回
路、R・・・空間。

Claims (1)

    【特許請求の範囲】
  1.  プリント配線板上であって、表面実装部品の使用され
    ない端子が対向する部分に、前記表面実装部品を搭載す
    るためのパッドではない導体回路を形成するとともに、
    この導体回路と前記使用されない端子間に絶縁層を介し
    て前記表面実装部品を実装したことを特徴とするプリン
    ト配線板。
JP1171987A 1987-01-20 1987-01-20 表面実装用プリント配線板 Pending JPS63179595A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1171987A JPS63179595A (ja) 1987-01-20 1987-01-20 表面実装用プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1171987A JPS63179595A (ja) 1987-01-20 1987-01-20 表面実装用プリント配線板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4622395A Division JPH07302963A (ja) 1995-02-10 1995-02-10 表面実装用プリント配線板

Publications (1)

Publication Number Publication Date
JPS63179595A true JPS63179595A (ja) 1988-07-23

Family

ID=11785850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1171987A Pending JPS63179595A (ja) 1987-01-20 1987-01-20 表面実装用プリント配線板

Country Status (1)

Country Link
JP (1) JPS63179595A (ja)

Similar Documents

Publication Publication Date Title
JPH09214097A (ja) プリント回路基板
EP0204004B1 (en) Wiring structure of a terminal circuit
JPH0338737B2 (ja)
JPS63179595A (ja) 表面実装用プリント配線板
JPH0231800Y2 (ja)
JPH0462801A (ja) チップ型電子部品
JP2646710B2 (ja) Sop型smdの両面実装プリント板
JPH07302963A (ja) 表面実装用プリント配線板
JPH06216477A (ja) 配線基板及びこれを用いた電子回路装置
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
JPS6214717Y2 (ja)
JPS60140782A (ja) チツプ部品実装プリント基板
JPS5953468U (ja) デ−タカ−ド
JPH08779Y2 (ja) 多層プリント板
JPS6240460Y2 (ja)
JP2614034B2 (ja) プリント配線板
JP2522585Y2 (ja) ドーナツ型ジヤンパ線ユニツト
JPH0138920Y2 (ja)
JP2919010B2 (ja) 半導体集積回路実装構造
JPS62208691A (ja) 両面実装型混成集積回路
JPH04268787A (ja) 複合回路基板
JPH03263841A (ja) 電子部品搭載用基板
JPS61189695A (ja) 多層プリント板の配線パタ−ン構造
JPS5986285A (ja) プリント基板接続装置
JPS61183956A (ja) モジユ−ル基板