JPS5987895A - 多層プリント基板 - Google Patents
多層プリント基板Info
- Publication number
- JPS5987895A JPS5987895A JP19824982A JP19824982A JPS5987895A JP S5987895 A JPS5987895 A JP S5987895A JP 19824982 A JP19824982 A JP 19824982A JP 19824982 A JP19824982 A JP 19824982A JP S5987895 A JPS5987895 A JP S5987895A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- multilayer printed
- circuit board
- shield electrode
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋８） 発明の技術分野
本発明は多層プリント基板に係り、特にその印刷配線間
の漏話を防止するシールド電極の構造に関する。
の漏話を防止するシールド電極の構造に関する。
ｌｂ） 技術の背景
近年印刷回路は半導体集積回路（ＩＣ）や大規模半導体
築積回路（ＬＳＩ）の実用化に一律い、広範にわたって
電子装置に利用されてきたが、電子計算機等の急速な発
展と共に部品の高密度実装が要求されるようになり、プ
リンＩ・基板の高精度化。
築積回路（ＬＳＩ）の実用化に一律い、広範にわたって
電子装置に利用されてきたが、電子計算機等の急速な発
展と共に部品の高密度実装が要求されるようになり、プ
リンＩ・基板の高精度化。
超多層化が緊要となってきている。
（Ｃ１従来技術と問題点
従来の多層プリント基板は、銅張りしたガラス繊維入エ
ポキシ板等よりなる積Ｍ坂の銅張を選択的にエツチング
して印刷回路を形成してプリント積層板となし、必要数
の該プリン！・積層板を半硬化した熱硬化樹脂板を各層
間に挟んで重ね、加熱圧着した後、眉間の導通を得るべ
き位置にドリル加工で貫通孔をあけ、該貫通孔の側壁に
銅等の金属無電解メッキ、即ちスルーポールメッキを行
なうという一連の工程により製造されている。
ポキシ板等よりなる積Ｍ坂の銅張を選択的にエツチング
して印刷回路を形成してプリント積層板となし、必要数
の該プリン！・積層板を半硬化した熱硬化樹脂板を各層
間に挟んで重ね、加熱圧着した後、眉間の導通を得るべ
き位置にドリル加工で貫通孔をあけ、該貫通孔の側壁に
銅等の金属無電解メッキ、即ちスルーポールメッキを行
なうという一連の工程により製造されている。
第１図は前記多層プリント基板の一例の一部を、
−各積層板を離して概念的に示した要部の斜視図で。
−各積層板を離して概念的に示した要部の斜視図で。
表面層ｌと第１内層２と第２内層３のみを図示しである
。
。
多層プリント基板には多種多様の構造があるが。
第１図に示した例は電子計算機等に多用されているグリ
ッドパターンの信号配線を具備する多層プリント基板の
一部を示したものである。
ッドパターンの信号配線を具備する多層プリント基板の
一部を示したものである。
表面層１には電子部品などを搭載出来るスルーボールに
接続するパッド４が一定のピッチ（通例２．５４ｍｍ）
でグリッド状に配設されている。第１内層２と第２内屓
３にはそれぞれ横（Ｘ）方向信号配線５および縦（Ｙ）
方向信号配線６が配設されていると同時に、前記表面層
１のバット”４に対応り、 タ位Ｗ、にパッド４が同様
に設けられている。前記信号配線５．６はともに３本が
一層となって配設されている。
接続するパッド４が一定のピッチ（通例２．５４ｍｍ）
でグリッド状に配設されている。第１内層２と第２内屓
３にはそれぞれ横（Ｘ）方向信号配線５および縦（Ｙ）
方向信号配線６が配設されていると同時に、前記表面層
１のバット”４に対応り、 タ位Ｗ、にパッド４が同様
に設けられている。前記信号配線５．６はともに３本が
一層となって配設されている。
さて１例えば表面ｔｉｌｌのパッド４Ａと４Ｂを接続す
る場合を考えてみよう。予め第１内層２の表面上のパッ
ド４Ａ、４ＣとＸ方向信号配線５の一本を引出しパター
ン７＾、７Ｃとでそれぞれ接続しておく。同様に第２内
層３のパターン４Ｂ、 ４ＣとＹ方向信号配線６とを引
出しパターン８Ｂ、８Ｇとでそれぞれ接続する。
る場合を考えてみよう。予め第１内層２の表面上のパッ
ド４Ａ、４ＣとＸ方向信号配線５の一本を引出しパター
ン７＾、７Ｃとでそれぞれ接続しておく。同様に第２内
層３のパターン４Ｂ、 ４ＣとＹ方向信号配線６とを引
出しパターン８Ｂ、８Ｇとでそれぞれ接続する。
以上のパターンを形成した後、各積層板を正確に位置合
わせした上で半硬化の熱硬化樹廁板を介して積層し熱圧
着を加えて一体に接合する。次いで９表面層ｌのパッド
４Ａ、４Ｂ、４Ｃの位置でスルーポール９Ａ、９Ｂ、９
ｃ （位置のみ図示）を穿孔しスルーボー、ルメッキを
施して各積層板間の導通をとれば。
わせした上で半硬化の熱硬化樹廁板を介して積層し熱圧
着を加えて一体に接合する。次いで９表面層ｌのパッド
４Ａ、４Ｂ、４Ｃの位置でスルーポール９Ａ、９Ｂ、９
ｃ （位置のみ図示）を穿孔しスルーボー、ルメッキを
施して各積層板間の導通をとれば。
表面層ｌのパッド４Ａと４Ｂとが電気的に接続されるこ
とは図を見れば明らかである。
とは図を見れば明らかである。
ところが前述のように電子計算機の高速化に伴う高密度
実装の進展に連れて、印刷回路の接近して平行に配設さ
れた信号配線間の間隔が益々小さくなり、線間の漏話を
誘発し当該回路の誤動作を招くという問題が発生して来
た。
実装の進展に連れて、印刷回路の接近して平行に配設さ
れた信号配線間の間隔が益々小さくなり、線間の漏話を
誘発し当該回路の誤動作を招くという問題が発生して来
た。
前記漏話を防止するには従来は前記信号配線の一部を接
地線として使用しているが、これは高密度実装に逆行す
ることで望ましくない。また現在製作され”ζいる印刷
回路の配線の間にシールド電極を形成することは細密過
ぎて困難で経済的でない。簡易に製作可能なシールド電
極が待望されていた。
地線として使用しているが、これは高密度実装に逆行す
ることで望ましくない。また現在製作され”ζいる印刷
回路の配線の間にシールド電極を形成することは細密過
ぎて困難で経済的でない。簡易に製作可能なシールド電
極が待望されていた。
（ｄｌ 発明の目的
本発明は前述の点に鑑みなされたもので、プリント積層
板上に新たにシールド電極を一層設けて前記の信号配線
間の漏話を減殺しようとするものである。
板上に新たにシールド電極を一層設けて前記の信号配線
間の漏話を減殺しようとするものである。
ｔｅｌ 発明の構成
上記の発明の目的は２表面に配設された印刷回路と裏面
に配設されたシールド電極とを備えるプリント板を熱硬
化性合成樹脂材を介して積層し熱圧着して一体的に形成
してなる多層プリント基板の構成において、該シールド
電極に凸部を具備し該凸部は対向する他のプリント板上
の印刷回路の印刷配線間の空間を前記印刷配線を半ば包
囲するように占有することを特徴とする多層プリント基
板により容易に達成される。
に配設されたシールド電極とを備えるプリント板を熱硬
化性合成樹脂材を介して積層し熱圧着して一体的に形成
してなる多層プリント基板の構成において、該シールド
電極に凸部を具備し該凸部は対向する他のプリント板上
の印刷回路の印刷配線間の空間を前記印刷配線を半ば包
囲するように占有することを特徴とする多層プリント基
板により容易に達成される。
（ｆｌ 発明の実施例
以下本発明の実施例につき図面を参照して説明する。第
２図は本発明に基づき改良された構造の多層プリント基
板の一実施例を示す部分断面図である。
２図は本発明に基づき改良された構造の多層プリント基
板の一実施例を示す部分断面図である。
図に見るように第１内１ｖ１２の信号配線５２反対側の
表面に新にシールド電極１０を配設する°。前述したよ
うに信号配線５．６は銅張り板をエツチングして形成さ
れるがその厚さは例えば０．０３５ｍｍ程度である。信
号配線の寸法の一例を挙げれば１幅は０．１４ｍｍ、間
隔は０ 、２０ｍｍ程度である。これに対し前記シール
ド電極ｌＯの厚さは例えば０．０５０ｍＴｒｌとし前記
信号配線６の間に図に示すように前記シールド電極１０
の凸部１１をエツチング法により形成する。
表面に新にシールド電極１０を配設する°。前述したよ
うに信号配線５．６は銅張り板をエツチングして形成さ
れるがその厚さは例えば０．０３５ｍｍ程度である。信
号配線の寸法の一例を挙げれば１幅は０．１４ｍｍ、間
隔は０ 、２０ｍｍ程度である。これに対し前記シール
ド電極ｌＯの厚さは例えば０．０５０ｍＴｒｌとし前記
信号配線６の間に図に示すように前記シールド電極１０
の凸部１１をエツチング法により形成する。
其のエツチングの藻さは０，０３５ｎ＋ｍとする。その
後半硬化した熱硬化性合成樹脂板をプリント積層板の間
に挾んで熱圧着をすれば、第２図にみるように前記シー
ルド電極ｌＯの凸部１１は信号配線６の間に入り込んだ
形となりプリント積層板の第１内層２と第２内層３とは
熱硬化性合成樹脂層１２を介して一体的に接合して多層
プリント基板を完成する。
後半硬化した熱硬化性合成樹脂板をプリント積層板の間
に挾んで熱圧着をすれば、第２図にみるように前記シー
ルド電極ｌＯの凸部１１は信号配線６の間に入り込んだ
形となりプリント積層板の第１内層２と第２内層３とは
熱硬化性合成樹脂層１２を介して一体的に接合して多層
プリント基板を完成する。
シールド電極１０の凸部１１は信号配線６の間の空間を
完全に占有して該信号配線６の線間を遮蔽することは出
来ないが、その線間容量結合を相当程度弱めることが出
来るので、前述の信号配線間の漏話を絶滅することは容
易である。
完全に占有して該信号配線６の線間を遮蔽することは出
来ないが、その線間容量結合を相当程度弱めることが出
来るので、前述の信号配線間の漏話を絶滅することは容
易である。
各プリント積層板相互間の漏話に関しては殆ど完全な遮
蔽効果があることは自明であって特に説明を要しない。
蔽効果があることは自明であって特に説明を要しない。
なお既に説明したように、プリント積層板間の接続はス
ルーボール内のメッキ層を通じて行われるので、前記シ
ールド電極１０の前記スルーボールの配設位置に該当す
る箇所に前記スルーボールより大きい内径の孔を設けて
おくＪ要がある。
ルーボール内のメッキ層を通じて行われるので、前記シ
ールド電極１０の前記スルーボールの配設位置に該当す
る箇所に前記スルーボールより大きい内径の孔を設けて
おくＪ要がある。
Ｔｇｌ 発明の効果
以上の説明から明らかなように、多層プリン１一基板に
凸部を有するシールド電極を印刷回路配設面に対向して
設け、該凸部を前記の対向して存在する印刷回路の信号
配線の間に前記シールド電極の凸部を介在させて該信号
配線を部分的に包囲することにより、前記信号配線間の
漏話を軽減し。
凸部を有するシールド電極を印刷回路配設面に対向して
設け、該凸部を前記の対向して存在する印刷回路の信号
配線の間に前記シールド電極の凸部を介在させて該信号
配線を部分的に包囲することにより、前記信号配線間の
漏話を軽減し。
多層プリント基板に搭載した回路の誤動作を防止出来る
という効果がある。
という効果がある。
第１図は多層プリント基板の一部を各積層板を離して概
念的に示した要部の斜視図、第２図は本発明に基づき信
号配線間の容量結合を肘めるシールド電極を具備した多
層プリント基鈑の一実施例を示す概念的な部分断面図で
ある。 図において、１は表面ｌｉｔ、 ２． ３は内層、４
はパッド、５，６は信号配線、７．８は引出しパターン
、９はスルーホール、 １０はシールド電極、１１は
シールド電極の凸部、１２は熱硬化性合成樹脂層をそれ
ぞれ示す。
念的に示した要部の斜視図、第２図は本発明に基づき信
号配線間の容量結合を肘めるシールド電極を具備した多
層プリント基鈑の一実施例を示す概念的な部分断面図で
ある。 図において、１は表面ｌｉｔ、 ２． ３は内層、４
はパッド、５，６は信号配線、７．８は引出しパターン
、９はスルーホール、 １０はシールド電極、１１は
シールド電極の凸部、１２は熱硬化性合成樹脂層をそれ
ぞれ示す。
Claims (1)
- 表面に配設された印刷回路と裏面に配設されたシールド
電極とを備えるプリント板を熱硬化性合成樹脂材を介し
て積１藷し熱圧着して一体的に形成してなる多層ブリー
ント基板の構成において、該シールド電極に凸部を具備
し該凸部は対向する他のプリント板上の印刷回路の印刷
配線間の空間を前記印刷配線を半ば包囲するように占有
することを特徴とする多層プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19824982A JPS5987895A (ja) | 1982-11-10 | 1982-11-10 | 多層プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19824982A JPS5987895A (ja) | 1982-11-10 | 1982-11-10 | 多層プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5987895A true JPS5987895A (ja) | 1984-05-21 |
Family
ID=16387981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19824982A Pending JPS5987895A (ja) | 1982-11-10 | 1982-11-10 | 多層プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5987895A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0605399A2 (en) * | 1992-04-20 | 1994-07-06 | Sumitomo Electric Industries, Limited | Multilayered wiring board and method for manufacturing the same |
| JP2019110250A (ja) * | 2017-12-19 | 2019-07-04 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
1982
- 1982-11-10 JP JP19824982A patent/JPS5987895A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0605399A2 (en) * | 1992-04-20 | 1994-07-06 | Sumitomo Electric Industries, Limited | Multilayered wiring board and method for manufacturing the same |
| EP0605399A3 (en) * | 1992-04-20 | 1995-04-19 | Sumitomo Electric Industries | Multilayer circuit board and its manufacturing method. |
| JP2019110250A (ja) * | 2017-12-19 | 2019-07-04 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8351215B2 (en) | Method of manufacturing a chip embedded printed circuit board | |
| US7377033B2 (en) | Method of making circuitized substrate with split conductive layer and information handling system utilizing same | |
| US20040212075A1 (en) | Semiconductor device including a wiring board with a three-dimensional wiring pattern | |
| US20020158335A1 (en) | High performance, low cost microelectronic circuit package with interposer | |
| JP2017123459A (ja) | プリント回路基板 | |
| JP6226167B2 (ja) | 多層配線板 | |
| JPS63211692A (ja) | 両面配線基板 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| US20090178273A1 (en) | Method of making circuitized assembly including a plurality of circuitized substrates | |
| JP2005150730A (ja) | 配線性が高いマイクロビア基板 | |
| US20220408554A1 (en) | Circuit board structure | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JPS5987895A (ja) | 多層プリント基板 | |
| JPS61131498A (ja) | 終端回路配線構造 | |
| KR20090102119A (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| JPS5987896A (ja) | 多層プリント基板 | |
| JPH01175296A (ja) | 多層印刷配線板装置 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
| JP2517315B2 (ja) | 電子回路パッケ―ジ | |
| JPS5969996A (ja) | 多層プリント基板 | |
| JP4560920B2 (ja) | 半導体装置用基板 | |
| JPH0513559B2 (ja) |