JPS58147194A - 積層回路基板 - Google Patents
積層回路基板Info
- Publication number
- JPS58147194A JPS58147194A JP3001782A JP3001782A JPS58147194A JP S58147194 A JPS58147194 A JP S58147194A JP 3001782 A JP3001782 A JP 3001782A JP 3001782 A JP3001782 A JP 3001782A JP S58147194 A JPS58147194 A JP S58147194A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit boards
- wiring pattern
- wiring
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（り３３発明技術分野
本発明は回路基板間の信号の遅れを短縮すべく回路基板
間の接続長を短縮させた積層回路基板に関する。
間の接続長を短縮させた積層回路基板に関する。
（２）９発明の背景
従来、データ処理装置はスイッチング素子を塔載した回
路基板を複数用いて構成されている。そして、回路基板
間の接続は従来、回路基板の縁部に接続端子を設け、そ
の接続端子間をケーブルで接続することで実現されてい
る。その接続長による遅延は回路基板に塔載されるスイ
ッチング素子の高速化が推進されればされるｔｌとスイ
ッチング素子のスイッチング速度に対し、て相対的に長
いものとなってしまう傾向を有する。
路基板を複数用いて構成されている。そして、回路基板
間の接続は従来、回路基板の縁部に接続端子を設け、そ
の接続端子間をケーブルで接続することで実現されてい
る。その接続長による遅延は回路基板に塔載されるスイ
ッチング素子の高速化が推進されればされるｔｌとスイ
ッチング素子のスイッチング速度に対し、て相対的に長
いものとなってしまう傾向を有する。
（３）、従来技術と問題点
従って、従来のように回路基板間の接Ｖ、を、上述の如
く回路基板の縁部に接続端子を設け、これにコネクタを
接続しケーブルを介して他の回路基板の接続端子まで延
長させ、その接続端子にコネクタを接続し、て行う場合
には、その信号伝送路で生ずる信号の遅れが相対的に大
きくなり、スイッチング素子での信号遅れがデータ処理
時間に及ぼす度合よりも、大きな比重を持つようになっ
て来ている。
く回路基板の縁部に接続端子を設け、これにコネクタを
接続しケーブルを介して他の回路基板の接続端子まで延
長させ、その接続端子にコネクタを接続し、て行う場合
には、その信号伝送路で生ずる信号の遅れが相対的に大
きくなり、スイッチング素子での信号遅れがデータ処理
時間に及ぼす度合よりも、大きな比重を持つようになっ
て来ている。
（４）０発明の目的
本発明は上述のような従来技術の遭遇している技術的課
題の解決を図るぺ〈創案されたもので、その目的は、回
路基板間の接続長を大幅に短縮して、その接続路での信
号遅れがデータ処塩時１％ＩＫ与える影響を格段に緩和
した積層回路基板を提供すること［６る。
題の解決を図るぺ〈創案されたもので、その目的は、回
路基板間の接続長を大幅に短縮して、その接続路での信
号遅れがデータ処塩時１％ＩＫ与える影響を格段に緩和
した積層回路基板を提供すること［６る。
（５）８発明の構成
そして、この目的は、スイッチング素子等の接続される
一側面に形成された配線パターンの所要箇所に配線孔が
形成され、該配線孔を介して上記所要箇所が他側面に形
成された配線パターンに！ｌｉｔ！される少なくと４２
枚の回路基板の上記他□側面の配線パターンの対応箇所
にハンダバンプを設け、これらハンダバンプを溶着し、
少なくとも２枚の上記回路基板を電気的に接続するとと
Ｋよって達成される。
一側面に形成された配線パターンの所要箇所に配線孔が
形成され、該配線孔を介して上記所要箇所が他側面に形
成された配線パターンに！ｌｉｔ！される少なくと４２
枚の回路基板の上記他□側面の配線パターンの対応箇所
にハンダバンプを設け、これらハンダバンプを溶着し、
少なくとも２枚の上記回路基板を電気的に接続するとと
Ｋよって達成される。
（６）９発明の実施例
以下、添付図面を参照して本発明の詳細な説明する。
添付図面において、１は回路基板で、その一側面２に複
数の素子、例えばスイッチング素子３が塔載されると共
に、これら素子間に一側面配線バターフ４が形成されて
いる。そのパターン４の所要箇所に配線孔（バイアホー
ル、そルーホール）５が形成され、この配線孔５を介し
て配線パターン４は同一回路基板ｌの他側面配線パター
ン６（そのパターン及び番号ともに図には現われないが
、後述の他の回路基板７の他側面を参照されたい。）の
−側端と接続されている。配線パターン６の他側端と回
路基板１と積層される他の回路基板７の配線パターン６
の対応する他側端とには、夫々ハンダバンプ８が形成さ
れる。
数の素子、例えばスイッチング素子３が塔載されると共
に、これら素子間に一側面配線バターフ４が形成されて
いる。そのパターン４の所要箇所に配線孔（バイアホー
ル、そルーホール）５が形成され、この配線孔５を介し
て配線パターン４は同一回路基板ｌの他側面配線パター
ン６（そのパターン及び番号ともに図には現われないが
、後述の他の回路基板７の他側面を参照されたい。）の
−側端と接続されている。配線パターン６の他側端と回
路基板１と積層される他の回路基板７の配線パターン６
の対応する他側端とには、夫々ハンダバンプ８が形成さ
れる。
上述のように形成される少なくとも２枚の回路基板はそ
の夫々のハンダバンプの位置合わせを施行してから、夫
々のハンダバンプの溶着を生ぜしめて回路基板１のｍ個
面配線パターンと回路基板７のｍ個面配線パターンとの
電気的接続を形成する。
の夫々のハンダバンプの位置合わせを施行してから、夫
々のハンダバンプの溶着を生ぜしめて回路基板１のｍ個
面配線パターンと回路基板７のｍ個面配線パターンとの
電気的接続を形成する。
従って、回路基板間の接続長は大幅に短縮する。これに
より、回路基板間の信号伝送路での信号遅れは従来のよ
うにデータ処理時間に有意義に加味しなけれはならない
＃１どの値ではなくなり、データ処理速度の向上に寄与
する。
より、回路基板間の信号伝送路での信号遅れは従来のよ
うにデータ処理時間に有意義に加味しなけれはならない
＃１どの値ではなくなり、データ処理速度の向上に寄与
する。
上記実施例においては、２枚の回路基板について説明し
たが、上述の回路基板１及び７の一側面にもハンダバン
プを設けるようにし、このハンダバンプと第３及び第４
の回路基板の他側面のハンダバンプとを溶着して回路基
板の積層体を形成することも出来る。
たが、上述の回路基板１及び７の一側面にもハンダバン
プを設けるようにし、このハンダバンプと第３及び第４
の回路基板の他側面のハンダバンプとを溶着して回路基
板の積層体を形成することも出来る。
（７）１発明の効果
以上の説明から明らかなように、本発明によれば、回路
基板間の電気的接続は回路基板に形成されたハンダバン
ブ間の溶着で得られるから、その接続長は格段に短縮す
る。従って、そこでの信号の遅れはデータ処理時間に比
し僅かとなり、データ処理速度の向上に役立つ。
基板間の電気的接続は回路基板に形成されたハンダバン
ブ間の溶着で得られるから、その接続長は格段に短縮す
る。従って、そこでの信号の遅れはデータ処理時間に比
し僅かとなり、データ処理速度の向上に役立つ。
添付図面は本発明の実施例を示す図である。
図中、１．７は回路基板、３は素子、４はｍ個面配線パ
ターン、６は他側面配線パターン、８はハンダバンプで
ある。 特許 出 願 人 富士通株式会社
ターン、６は他側面配線パターン、８はハンダバンプで
ある。 特許 出 願 人 富士通株式会社
Claims (1)
- 一側面に形成された配線パターンの所要箇所に配線孔が
形成され、該配線孔を介し７て上記所要箇所が他側面に
形成された配線パターンに接続される少なくとも２枚の
回路基板の上記他側面の配線パターンの対応箇所に７・
ンダノ（ンプを設け、これらＩ・ンダバンプを溶着し、
少なくとも２枚の上記回路基板を電気的に接続して成る
ことを！命とする積層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001782A JPS58147194A (ja) | 1982-02-26 | 1982-02-26 | 積層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001782A JPS58147194A (ja) | 1982-02-26 | 1982-02-26 | 積層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147194A true JPS58147194A (ja) | 1983-09-01 |
Family
ID=12292075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001782A Pending JPS58147194A (ja) | 1982-02-26 | 1982-02-26 | 積層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147194A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158363U (ja) * | 1983-04-07 | 1984-10-24 | 富士通株式会社 | 多層印刷配線板 |
| JPS60144262U (ja) * | 1984-03-01 | 1985-09-25 | 東京プリント工業株式会社 | ジヤンパ−用の配線パタ−ンを備えたプリント配線板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494701A (ja) * | 1972-04-28 | 1974-01-16 |
-
1982
- 1982-02-26 JP JP3001782A patent/JPS58147194A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494701A (ja) * | 1972-04-28 | 1974-01-16 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158363U (ja) * | 1983-04-07 | 1984-10-24 | 富士通株式会社 | 多層印刷配線板 |
| JPS60144262U (ja) * | 1984-03-01 | 1985-09-25 | 東京プリント工業株式会社 | ジヤンパ−用の配線パタ−ンを備えたプリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030137817A1 (en) | Electrical connection system for two printed circuit boards mounted on opposite sides of a mid-plane printed circuit board at angles to each other | |
| JP3343719B2 (ja) | ケーブル用ライトアングルコネクタ | |
| JPS58147194A (ja) | 積層回路基板 | |
| JPS61131498A (ja) | 終端回路配線構造 | |
| JP2000195586A (ja) | カ―ドコネクタ用回路基板 | |
| JPH05102621A (ja) | 導電パターン | |
| JPH02159791A (ja) | 電子部品の面実装方法 | |
| JPH09237951A (ja) | プリント基板の接続構造 | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| KR200157441Y1 (ko) | 점퍼용칩 | |
| JPH0413849Y2 (ja) | ||
| JPS60236297A (ja) | 多層プリント配線基板 | |
| JPS5920979A (ja) | プリント板の接続構造 | |
| JPS63236393A (ja) | プリント基板のパタ−ン形成方法 | |
| JPS5986285A (ja) | プリント基板接続装置 | |
| JPH04137798A (ja) | フレキシブルプリント基板のシールド構造 | |
| JPS63128692A (ja) | 印刷配線板装置 | |
| JPS5992554A (ja) | 半導体装置 | |
| JPS60160686A (ja) | プリント基板およびその製造方法 | |
| JPH08125319A (ja) | 回路基板 | |
| JPS59152761U (ja) | 回路基板相互の配線パタ−ン接続構造 | |
| JPH04179156A (ja) | メモリパッケージ | |
| JPS6354238B2 (ja) | ||
| JPH0237682A (ja) | プラグインコネクタ | |
| JPH0467584A (ja) | 基板実装用コネクタ |