CN106847705A - 将芯片封装pcb的方法及芯片封装结构 - Google Patents
将芯片封装pcb的方法及芯片封装结构 Download PDFInfo
- Publication number
- CN106847705A CN106847705A CN201610837665.7A CN201610837665A CN106847705A CN 106847705 A CN106847705 A CN 106847705A CN 201610837665 A CN201610837665 A CN 201610837665A CN 106847705 A CN106847705 A CN 106847705A
- Authority
- CN
- China
- Prior art keywords
- disk
- mesopore
- pad
- solder
- disk mesopore
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000005476 soldering Methods 0.000 claims abstract description 15
- 238000007639 printing Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 239000006071 cream Substances 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 230000007480 spreading Effects 0.000 claims description 4
- 238000003892 spreading Methods 0.000 claims description 4
- 238000013459 approach Methods 0.000 abstract description 6
- 238000005538 encapsulation Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 4
- 238000003466 welding Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 230000006872 improvement Effects 0.000 description 9
- 229910000831 Steel Inorganic materials 0.000 description 7
- 239000010959 steel Substances 0.000 description 7
- 238000003491 array Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000005520 electrodynamics Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明提出了一种将芯片封装于PCB的方法及芯片封装结构，该方法包括：在PCB基板的第一面上形成焊盘，所述焊盘上设置有多个贯穿所述PCB基板的盘中孔，所述盘中孔包括第一盘中孔和第二盘中孔；对所述第一盘中孔进行塞孔处理；在所述焊盘上印刷焊料，将QFN芯片贴放于所述焊料上，并通过对所述焊料回流焊以使所述QFN芯片封装于所述焊盘。本发明设计了一种将芯片封装于PCB的新方法且在PCB基板上增加了新的结构特征，以使QFN芯片在封装过程中具有充足有效的气体逃逸途径，解决了当前QFN芯片在回流焊后焊接面积不足、空洞过大的加工问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种将芯片封装PCB的方法及芯片封装结构。
背景技术
QFN是一种方形扁平无引脚封装，外观呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周为实现电气连结的导电焊盘。
与传统翼型引脚的SOIC(Small Outline Integrated Circuit Package，小外形集成电路封装)、TSOP(Thin Small Outline Package，薄型小尺寸封装)封装相比，QFN封装内部引脚与焊盘之间的导电路径缩短，自感系数及阻抗均降低，芯片整体尺寸也明显减小，所以非常适合对尺寸、重量和电性能都有要求的应用场合，如手机、便携小型电子设备及高密度的复杂数字通信产品电路板等。
然而，现有QFN芯片在封装过程中，锡膏在回流焊过程中会释放一定的气体(如助焊剂挥发)，这些气体将无法通过盘中孔就近排出，而只能沿着芯片的四边向外逃逸。当气体无法及时逃逸时，就会存留在QFN芯片底部形成焊点上的大面积空洞，从而导致焊接面积不足。
发明内容
有鉴于此，本发明提出一种将芯片封装PCB的方法及芯片封装结构以解决上述技术问题。
为了达到上述目的，本发明所采用的技术方案为：
根据本发明实施例的第一方面，提出了一种将芯片封装于PCB的方法，包括：
在PCB基板的第一面上形成焊盘，所述焊盘上设置有多个贯穿所述PCB基板的盘中孔，所述盘中孔包括第一盘中孔和第二盘中孔；
对所述第一盘中孔进行塞孔处理；
在所述焊盘上印刷焊料，将QFN芯片贴放于所述焊料上，并通过对所述焊料回流焊以使所述QFN芯片封装于所述焊盘。
本发明方法的进一步改进在于，所述在PCB基板的第一面上形成焊盘之后，包括：
在所述PCB基板的第二面，对应于所述焊盘所在区域进行亮铜处理。
本发明方法的进一步改进在于，所述对所述第一盘中孔进行塞孔处理之后，还包括：
在所述PCB基板的第二面上的所述第二盘中孔处印刷焊料，并通过回流焊使熔融的焊料填充于所述第二盘中孔内。
本发明方法的进一步改进在于，所述第一盘中孔与所述第二盘中孔交错排列。
本发明方法的进一步改进在于，所述第二盘中孔的数量不超过所述盘中孔数量的一半。
本发明方法的进一步改进在于，所述焊料印刷于所述第一盘中孔与所述第二盘中孔之间。
根据本发明实施例的第二方面，提出了一种芯片封装结构，包括：PCB基板、设置于所述PCB基板的第一面的焊盘、位于所述焊盘上且贯穿所述PCB基板的多个盘中孔、以及QFN芯片，所述盘中孔包括第一盘中孔和第二盘中孔；
其中，所述第一盘中孔填充有绝缘材料，所述QFN芯片通过印刷于所述第一面的焊料封装于所述焊盘。
本发明芯片封装结构的进一步改进在于，还包括设置于所述PCB基板的第二面的亮铜层，所述亮铜层对应于所述焊盘所在区域。
本发明芯片封装结构的进一步改进在于，所述第二盘中孔中填充有焊料。
本发明芯片封装结构的进一步改进在于，所述绝缘材料在所述第一盘中孔两端的铺展面积不大于10mil，且超出所述第一盘中孔的厚度不大于2mil。
本发明芯片封装结构的进一步改进在于，所述焊料为锡膏，所述绝缘材料为树脂或阻焊剂。
本发明的实施例提供的技术方案可以包括以下有益效果：本发明设计了一种将芯片封装于PCB的方法及该方法所形成的芯片封装结构，使QFN芯片在封装过程中具有充足有效的气体逃逸途径，解决了当前QFN芯片在回流焊后焊接面积不足、空洞过大的加工问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
图1为本发明将芯片封装于PCB的方法的流程图；
图2为本发明PCB基板上第一盘中孔塞孔处理后的截面图；
图3为本发明PCB基板上于第二盘中孔印刷焊料的截面图；
图4为本发明PCB基板上第二盘中空填充焊料的截面图；
图5为本发明PCB基板上印刷焊料的截面图；
图6为本发明中QFN芯片贴合于焊料的截面图；
图7为本发明芯片封装结构的截面图；
图8为本发明第一盘中孔和第二盘中空在焊盘上分布的一状态示意图；
图9为本发明第一盘中孔和第二盘中空在焊盘上分布的又一状态示意图；
图10为本发明第一盘中孔和第二盘中空在焊盘上分布的又一状态示意图；
图11为本发明第一盘中孔和第二盘中空在焊盘上分布的又一状态示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
在本发明使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本发明使盘中孔分为两种类型阵列，通过对两种类型阵列的不同处理，以使QFN(Quad Flat No-lead Package，方形扁平无引脚封装)芯片在焊接过程中既可以使焊料不会从盘中孔中泄露出去，保证焊料的总量，又可以使回流焊过程中释放的气体具有充足有效的气体逃逸途径。
如图1至图7所示，本发明将芯片封装于PCB的方法，包括：
S101、在PCB基板11的第一面上形成焊盘12，所述焊盘12上设置有多个贯穿PCB基板的盘中孔，该盘中孔包括第一盘中孔111和第二盘中孔112。
为了使QFN芯片20在工作过程中具有良好的散热，通常需要在PCB基板11上对应于QFN芯片20的装配位置处形成有大面积的散热焊盘12，该焊盘12位于PCB基板11与QFN芯片20相对的侧面(即图2至图7中的第一面)。为了增加散热效果，有效的将热量从QFN芯片20传到PCB基板11上，在焊盘12上设计多个盘中孔(即散热过孔)，该盘中孔贯穿PCB基板11。其中，焊盘12提供了可靠的焊接面，而盘中孔则提供了散热途径。在本发明的实施例中，将焊盘12上的盘中孔划分为两个阵列，通过对两个阵列进行不同的处理方式，以解决现有QFN芯片20回流焊后焊接面积不足、空洞过大的问题。
其中，需要说明的是，本发明实施方式中封装于PCB基板11的芯片以QFN芯片为例进行详细描述，该芯片并不仅限于QFN芯片，其他类型的芯片也均适用于本发明的实施例中。
在PCB基板11的第一面上形成焊盘12之后，本发明方法还包括：在PCB基板11的第二面，对应于焊盘12所在区域进行亮铜处理。其中，亮铜对应于焊盘12所在区域表示该焊盘12在第二面的投影与亮铜所在区域重合。在PCB基板11的第二面设计亮铜表面是为了第二面上的焊料13在回流焊过程中可以流入到第二盘中孔112内，从而可以起到补充第一面焊料14流失的效果。
其中，在本发明的一实施例中，在第二面对应第二盘中孔112的位置处印刷有焊料13的实现方式为：采用钢网(一种表面组装技术专用模具)在第二面印刷焊料13，该钢网的网孔对应于第二盘中孔112孔，对应于第一盘中孔111的位置该钢网不开孔。其中，该钢网的开口面积与PCB基板11的厚度成正比，当PCB基板11的厚度越厚时，该钢网的开口面积越大。优选的，本发明的钢网开口选用圆形的，从而可以便于焊料13在回流焊时均匀流入第二焊盘12孔内，此时，该钢网开口的圆心与第二盘中孔112的圆心重合。
S102、对所述第一盘中孔111进行塞孔处理。
在界定了第一盘中孔111和第二盘中孔112之后，对第一盘中孔111进行塞孔处理，具体的，可以通过树脂塞孔或者阻焊塞孔等方式实现。当然，其他方式的塞孔技术及材料也均适用于本发明中。其中，对第一盘中孔111塞孔处理的目的是为了避免在焊接过程中焊料从盘中孔泄露出去，从而可以保证焊料的总量，进而可以确保QFN芯片20焊接的可靠性。
在塞孔处理步骤中，可以仅从PCB基板11的背面(即PCB基板11的第二面)单面塞孔，也可以从PCB基板11的正面(即PCB基板11的第一面)和背面双面塞孔。在本发明中，需要对第一盘中孔111塞满，以避免QFN芯片20在焊接过程中仍有部分熔融的焊料流入第一盘中孔111内，导致焊接面积不足的问题；或者也会容易使第一盘中孔111残留化学药液，导致存在PCB长期可靠性质量隐患。
在阻焊塞孔的步骤中，阻焊材料在第一盘中孔111两端的铺展面积不大于10mil，且超出第一盘中孔111的厚度不大于2mil，如此设计以保证焊盘12的可焊接面积。
S103、在所述焊盘上印刷焊料14，将QFN芯片贴放于所述焊料14上，并通过对所述焊料14回流焊以使所述QFN芯片20封装于所述焊盘12。
该步骤中将QFN芯片20封装于焊盘12上，以使焊盘12辅助散热。其中，本发明的实施例中并不限于步骤S103中的封装方式，其他可以使QFN芯片20封装于焊盘12的实施方式均包含在本发明中。
在步骤S103中，可以将焊料14印刷于第一盘中孔111与第二盘中孔112之间，如此设置可以提升QFN芯片20与焊盘12的焊接效果，避免焊料14在回流焊熔融时，焊料14从未塞孔的第二盘中孔112流失。
在本发明的一实施例中，对第一盘中孔111进行塞孔处理之后，该方法还包括：在PCB基板11的第二面上的第二盘中孔112处印刷焊料13，并通过回流焊使熔融的焊料13填充于第二盘中孔112内。该第二盘中孔112主要用于提供气体逃逸途径，在该步骤中，对第二盘中孔112进行填充焊料13的目的在于：可以在QFN芯片20焊接过程中避免焊料14的流失。
通过这种方式，可以有效改善焊QFN芯片20的焊接空洞/气泡问题，针对大尺寸QFN芯片效果格外明显。本实施案具有广泛适用性，基本可以覆盖当前所有QFN芯片的设计场合，特别适用于超大尺寸QFN芯片和盘中孔高密度布局的QFN芯片。
在本发明的实施例中，该第一盘中孔111与第二盘中孔112交错排列。在本发明的实施例中，该第一盘中孔111与第二盘中孔112可以以隔行排列(如图8所示)、隔列排列(如图9所示)、隔圈排列(如图10所示)、间隔排列(如图11所示)、或者其他规则或者不规则的阵列方式排列。通过规则的交错排列可以使气体逃逸路径在焊盘12上分布比较均匀，从而有效避免大面积空洞/气泡的产生，进而保证QFN芯片20与焊盘12的焊接效果，尽可能大的增加焊接面积。其中，在本发明的示例实施例中，印刷于第一面的焊料13和填充于第二焊盘孔112的焊料14均选用锡膏，锡膏为当今行业中较佳的焊料。当然，在发明的其他实施例中，可以作为填充第二盘中孔112的其他焊料和可以满足QFN芯片20焊接于焊盘12且起到同样作用效果的其他焊料均属于本发明的涵盖范围内。
在本发明的一实施例中，第二盘中孔112的数量多于第一盘中孔111的数量，即该第一盘中孔111的数量不超过总盘中孔数量的一半，此时所达到的效果比较明显，PCB基板11具有足够的气体逃逸途径。当然，第一盘中孔111的数量超出总盘中孔数量的一半也仍然属于本发明的涵盖范围内。
在本发明方法的一较佳实施例中：提供一具有焊盘12的PCB基板11，焊盘12上分类设置有第一盘中孔111和第二盘中孔112，在PCB基板11的第二面，对应于焊盘12所在区域进行亮铜处理；然后对第一盘中孔111通过树脂或者阻焊材料等进行塞孔处理；其次，在第二盘中孔112位于第二面的一侧印刷焊料13，并通过回流焊以使焊料13填充于第二盘中孔112的孔中；最后在PCB基板11的第一面的第一盘中孔111与第二盘中孔112之间印刷焊料14，通过对焊料14回流焊以将QFN芯片20封装于焊盘12，即，将QFN芯片20封装于PCB基板11上。
如图2至图7所示，在本发明实施例的又一方面，还提出了一种芯片封装结构，该芯片封装结构是通过上述将芯片封装于PCB的方法所形成。该芯片封装结构包括：PCB基板11、设置于PCB基板11的第一面的焊盘12、位于焊盘12上且贯穿PCB基板11的盘中孔、以及QFN芯片20。该盘中孔包括第一盘中孔111和第二盘中孔112，其中，第一盘中孔111填充有绝缘材料，QFN芯片20通过印刷于第一面的焊料14封装于焊盘12。
进一步地，第二盘中孔112中填充有焊料14，焊料14具体的填充方式可以参照上述方法。本发明中，通过对盘中孔进行两种不同方式的处理，以划分为两种类型的盘中孔，不仅可以避免焊料从盘中孔泄露出去，而且可以提供气体逃逸路径，从而可以有效避免大面积空洞/气泡的产生，能够有效的控制空洞面积，改善焊接效果。
另外，本发明芯片封装结构还包括设置于PCB基板11的第二面的亮铜层(未标示)，亮铜层对应于焊盘12所在区域。该亮铜层的设置是为了第二面上的焊料13在回流焊过程中可以流入到第二盘中孔112内，从而可以起到补充第一面焊料14流失的效果。
可选的，印刷于第一面的焊料13和填充于第二盘中孔112的焊料14为锡膏，绝缘材料为树脂或阻焊剂。进一步地，绝缘材料在第一盘中孔111两端的铺展面积不大于10mil，且超出第一盘中孔111的厚度不大于2mil，以保证焊盘12的可焊接面积。
在本发明中，第二盘中孔112的数量多于第一盘中孔111的数量，以确保焊盘12上具有足够的气体逃逸路径，避免出现大面积空洞/气泡的产生。其中，第一盘中孔111与第二盘中孔112交错排列，具体的，第一盘中孔111和第二盘中孔112可以以隔行排列(如图8所示)、隔列排列(如图9所示)、隔圈排列(如图10所示)、间隔排列(如图11所示)、或者其他规则或者不规则的阵列方式排列，从而可以有效的避免在焊接过程中锡膏从第一盘中孔111中泄露出去，又可以通过第二盘中孔112提供足够的气体逃逸路径。
本发明设计了一种将芯片封装于PCB的方法及芯片封装结构，使QFN芯片在封装过程中具有充足有效的气体逃逸途径，有效改善QFN芯片焊接过程中焊接空洞/气泡的缺点，解决了当前QFN芯片在回流焊后焊接面积不足、空洞过大的加工问题，并且实现成本低，无需增加新的设备或成本投入。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由本申请的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (11)
1.一种将芯片封装于PCB的方法，其特征在于，包括：
在PCB基板的第一面上形成焊盘，所述焊盘上设置有多个贯穿所述PCB基板的盘中孔，所述盘中孔包括第一盘中孔和第二盘中孔；
对所述第一盘中孔进行塞孔处理；
在所述焊盘上印刷焊料，将QFN芯片贴放于所述焊料上，并通过对所述焊料回流焊以使所述QFN芯片封装于所述焊盘。
2.根据权利要求1所述的方法，其特征在于，所述在PCB基板的第一面上形成焊盘之后，包括：
在所述PCB基板的第二面，对应于所述焊盘所在区域进行亮铜处理。
3.根据权利要求1所述的方法，其特征在于，所述对所述第一盘中孔进行塞孔处理之后，还包括：
在所述PCB基板的第二面上的所述第二盘中孔处印刷焊料，并通过回流焊使熔融的焊料填充于所述第二盘中孔内。
4.根据权利要求1所述的方法，其特征在于，所述第一盘中孔与所述第二盘中孔交错排列。
5.根据权利要求1所述的方法，其特征在于，所述第二盘中孔的数量不超过所述盘中孔数量的一半。
6.根据权利要求1所述的方法，其特征在于，所述焊料印刷于所述第一盘中孔与所述第二盘中孔之间。
7.一种芯片封装结构，其特征在于，包括：PCB基板、设置于所述PCB基板的第一面的焊盘、位于所述焊盘上且贯穿所述PCB基板的多个盘中孔、以及QFN芯片，所述盘中孔包括第一盘中孔和第二盘中孔；
其中，所述第一盘中孔填充有绝缘材料，所述QFN芯片通过印刷于所述第一面的焊料封装于所述焊盘。
8.根据权利要求7所述的芯片封装结构，其特征在于，还包括设置于所述PCB基板的第二面的亮铜层，所述亮铜层对应于所述焊盘所在区域。
9.根据权利要求7所述的芯片封装结构，其特征在于，所述第二盘中孔中填充有焊料。
10.根据权利要求7所述的芯片封装结构，其特征在于，所述绝缘材料在所述第一盘中孔两端的铺展面积不大于10mil，且超出所述第一盘中孔的厚度不大于2mil。
11.根据权利要求7所述的芯片封装结构，其特征在于，所述焊料为锡膏，所述绝缘材料为树脂或阻焊剂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610837665.7A CN106847705B (zh) | 2016-09-21 | 2016-09-21 | 将芯片封装pcb的方法及芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610837665.7A CN106847705B (zh) | 2016-09-21 | 2016-09-21 | 将芯片封装pcb的方法及芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847705A true CN106847705A (zh) | 2017-06-13 |
| CN106847705B CN106847705B (zh) | 2019-05-07 |
Family
ID=59145584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610837665.7A Active CN106847705B (zh) | 2016-09-21 | 2016-09-21 | 将芯片封装pcb的方法及芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847705B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107278049A (zh) * | 2017-07-28 | 2017-10-20 | 郑州云海信息技术有限公司 | 一种pcba散热焊盘钢网的设计方法 |
| TWI701980B (zh) * | 2019-05-14 | 2020-08-11 | 西柏科技股份有限公司 | 電路模組及其組裝方法 |
| CN113707785A (zh) * | 2020-05-20 | 2021-11-26 | 佛山市国星光电股份有限公司 | 一种led发光器件的制备方法、led发光器件及显示面板 |
| CN115775791A (zh) * | 2022-11-25 | 2023-03-10 | 北京斯年智驾科技有限公司 | 高速电路的芯片互联结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533811A (zh) * | 2008-03-13 | 2009-09-16 | 力成科技股份有限公司 | 具有硅通孔的半导体芯片构造及其堆叠组合 |
| CN101575439A (zh) * | 2008-05-07 | 2009-11-11 | 太阳油墨制造株式会社 | 填孔用热固化性树脂组合物 |
| CN104659021A (zh) * | 2014-12-30 | 2015-05-27 | 华天科技（西安）有限公司 | 一种三维圆片级扇出PoP封装结构及其制造方法 |
| CN104701291A (zh) * | 2013-12-05 | 2015-06-10 | 深圳市共进电子股份有限公司 | 用于qfn芯片的pcb散热焊盘、qfn芯片与pcb焊接方法 |
| CN105873363A (zh) * | 2016-04-25 | 2016-08-17 | 上海斐讯数据通信技术有限公司 | 一种焊接结构 |
-
2016
- 2016-09-21 CN CN201610837665.7A patent/CN106847705B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533811A (zh) * | 2008-03-13 | 2009-09-16 | 力成科技股份有限公司 | 具有硅通孔的半导体芯片构造及其堆叠组合 |
| CN101575439A (zh) * | 2008-05-07 | 2009-11-11 | 太阳油墨制造株式会社 | 填孔用热固化性树脂组合物 |
| CN104701291A (zh) * | 2013-12-05 | 2015-06-10 | 深圳市共进电子股份有限公司 | 用于qfn芯片的pcb散热焊盘、qfn芯片与pcb焊接方法 |
| CN104659021A (zh) * | 2014-12-30 | 2015-05-27 | 华天科技（西安）有限公司 | 一种三维圆片级扇出PoP封装结构及其制造方法 |
| CN105873363A (zh) * | 2016-04-25 | 2016-08-17 | 上海斐讯数据通信技术有限公司 | 一种焊接结构 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107278049A (zh) * | 2017-07-28 | 2017-10-20 | 郑州云海信息技术有限公司 | 一种pcba散热焊盘钢网的设计方法 |
| TWI701980B (zh) * | 2019-05-14 | 2020-08-11 | 西柏科技股份有限公司 | 電路模組及其組裝方法 |
| CN113707785A (zh) * | 2020-05-20 | 2021-11-26 | 佛山市国星光电股份有限公司 | 一种led发光器件的制备方法、led发光器件及显示面板 |
| CN113707785B (zh) * | 2020-05-20 | 2024-04-09 | 佛山市国星光电股份有限公司 | 一种led发光器件的制备方法、led发光器件及显示面板 |
| CN115775791A (zh) * | 2022-11-25 | 2023-03-10 | 北京斯年智驾科技有限公司 | 高速电路的芯片互联结构 |
| CN115775791B (zh) * | 2022-11-25 | 2023-08-11 | 北京斯年智驾科技有限公司 | 高速电路的芯片互联结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847705B (zh) | 2019-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| CN209045532U (zh) | 一种半导体芯片封装结构 | |
| CN106847705B (zh) | 将芯片封装pcb的方法及芯片封装结构 | |
| US7579676B2 (en) | Leadless leadframe implemented in a leadframe-based BGA package | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| CN107978570A (zh) | 芯片封装结构及其制造方法 | |
| CN106856218A (zh) | 一种免封装led结构及其制作方法 | |
| JP5285204B2 (ja) | 半導体装置及び半導体装置製造用基板 | |
| CN104254190B (zh) | 电路板的制作方法 | |
| JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN104518066A (zh) | 一种具有过渡基板的led器件及其封装方法 | |
| WO2022252478A1 (zh) | 电子元件封装体、电子元件封装组件及电子设备 | |
| JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
| JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20110028939A (ko) | 솔더 볼 및 반도체 패키지 | |
| KR100818080B1 (ko) | 칩 스택 패키지 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| JP6569610B2 (ja) | 電子装置 | |
| JP7136681B2 (ja) | 電子制御装置 | |
| JP2013219284A (ja) | 電子部品実装基板の製造方法 | |
| JP2000114289A (ja) | フリップチップ型半導体パッケージ及びその装置における樹脂注入方法 | |
| JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2018093084A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |