CN101533811A - 具有硅通孔的半导体芯片构造及其堆叠组合 - Google Patents

具有硅通孔的半导体芯片构造及其堆叠组合 Download PDF

Info

Publication number
CN101533811A
CN101533811A CN200810006591A CN200810006591A CN101533811A CN 101533811 A CN101533811 A CN 101533811A CN 200810006591 A CN200810006591 A CN 200810006591A CN 200810006591 A CN200810006591 A CN 200810006591A CN 101533811 A CN101533811 A CN 101533811A
Authority
CN
China
Prior art keywords
hole
semiconductor chip
silicon
weld pad
flanged ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810006591A
Other languages
English (en)
Other versions
CN101533811B (zh
Inventor
陈酩尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN2008100065918A priority Critical patent/CN101533811B/zh
Publication of CN101533811A publication Critical patent/CN101533811A/zh
Application granted granted Critical
Publication of CN101533811B publication Critical patent/CN101533811B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种具有硅通孔的半导体芯片构造及其堆叠组合，两个或两个以上通孔垂直贯穿在半导体基板的上下表面的焊垫；两个或两个以上第一凸缘环突出地设置于这些位在该半导体基板上表面的焊垫上，以使其对应焊垫具有接触表面，其位于这些第一凸缘环与这些通孔之间；两个或两个以上第二凸缘环突出地设置于这些位在该半导体基板下表面的焊垫上，以使其对应焊垫具有接触表面，其围绕在这些第二凸缘环之外；第二凸缘环具有可嵌入于第一凸缘环的尺寸。利用凸缘环的上下嵌合，可实现芯片准确对位及避免位移，并可实现一种可先芯片堆叠再将填孔物质填入通孔的芯片堆叠工艺，填孔物质不会溢流而无邻接通孔电性短路的问题，符合硅通孔微间距的要求。

Description

具有硅通孔的半导体芯片构造及其堆叠组合
技术领域
本发明有关于一种半导体装置，特别有关于一种具有硅通孔(TSV，ThroughSilicon Via)的半导体芯片构造及其堆叠组合。
背景技术
在半导体电子产品的领域中，集成电路形成半导体芯片的主动表面，而传统芯片的端子，例如焊垫，也形成于主动表面。在芯片的高密度电性互连技术中，希望芯片的主动表面与背面都设有端子，以供立体堆叠或/与高密度封装。故有人提出一种芯片堆叠组合构造的技术能朝向高功率、高密度与微小化等高精密度工艺发展，即硅通孔(TSV，Through Silicon Via)技术。硅通孔技术是在芯片内开设贯穿且具有电性导通功能的贯穿孔，贯穿孔是以垂直导通方式来实现堆叠芯片的电性连接，不再采用中介基板(Interposer)和焊线，使线路不必绕道芯片侧边，以缩短电气信号传输距离。并且，硅通孔技术能够有效提高系统的整合度与效能并能降低封装整体高度与面积，并且大大改善芯片速度和低功耗的性能。然而，每一个芯片在运算时都会产生热能，故产生的热应力会使芯片变形或翘曲，进而应力集中到芯片间的电性接点处导致断裂。
中国台湾发明专利证书第I231023号“三维堆叠的电子构装及其组装方法”，揭示一种具有硅通孔的半导体芯片构造，每一个芯片具有两个或两个以上通透孔，其内设有对应以打线成球方法形成的柱状导电凸块，再将芯片作纵向堆叠，借由柱状导电凸块在芯片之间形成电性接点。当芯片受到应力而变形或翘曲时，柱状导电凸块位于芯片之间的电性接点容易受到应力而断裂，造成电气信号传递失败。
另外美国专利第US 6,908,785号所揭示的技术，如图1所示，一种公知具有硅通孔的半导体芯片构造100主要包含半导体基板110以及两个或两个以上孔内导电金属120。该半导体基板110具有第一表面111、相对的第二表面112以及两个或两个以上贯穿该第一表面111与该第二表面112的通孔113。这些导电金属120形成于这些通孔113内，使该半导体基板110的该第一表面111与该第二表面112形成电性连接端子。这些通孔113为纵向连通，该导电金属120形成于其内，作为硅通孔结构。如图2所示，两个或两个以上半导体芯片构造100在进行芯片堆叠时，载板10的两个或两个以上连接垫11上应先预设有两个或两个以上导电针(conductive bar)12，以串接这些半导体芯片构造100的这些通孔113，实现芯片堆叠的电性互连。然而所有的导电针12必须无弯斜地穿设于两个或两个以上半导体基板110的对应通孔113，才可使这些半导体芯片构造100能电性连接至该载板10。一旦在堆叠其中一个半导体芯片构造100碰歪其中一个导电针12，则将使得后续堆叠的半导体芯片构造100的通孔113无法顺利被这些导电针12穿接，故有芯片对位困难与工艺良率不佳的问题。
发明内容
有鉴于此，本发明的主要目的在于提供一种具有硅通孔的半导体芯片构造及其堆叠组合，有效降低堆叠高度，更具有高制作良率与工艺简便的功效。
本发明的另一目的在于提供一种具有硅通孔的半导体芯片构造及其堆叠组合，以减少基板制作成本。
本发明的另一目的在于提供一种具有硅通孔的半导体芯片构造及其堆叠组合，可实现芯片准确对位及避免位移。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明所揭示的一种具有硅通孔的半导体芯片构造，主要包含半导体基板、两个或两个以上第一焊垫、两个或两个以上第二焊垫、两个或两个以上第一凸缘环以及两个或两个以上第二凸缘环。该半导体基板具有第一表面、相对的第二表面以及两个或两个以上贯穿该第一表面与该第二表面的通孔。这些第一焊垫设置于该第一表面。这些第二焊垫设置于该第二表面，其中这些通孔还贯穿垂直对应的这些第一焊垫与这些第二焊垫。这些第一凸缘环突出地设置于这些第一焊垫，并使对应的第一焊垫具有第一接触表面，其外露于该第一表面并位于这些第一凸缘环与这些通孔之间。这些第二凸缘环突出地设置于这些第二焊垫，并使对应的第二焊垫具有第二接触表面，其外露于该第二表面并围绕在这些第二凸缘环之外，其中该第二凸缘环具有可嵌入于该第一凸缘环的尺寸。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的半导体芯片构造中，可另包含孔金属层，其形成于该通孔内，并电性连接这些第一焊垫与对应的这些第二焊垫。
在前述的半导体芯片构造中，该孔金属层可与这些第一凸缘环及这些第二凸缘环为相同电镀金属。
在前述的半导体芯片构造中，该半导体基板的该第二表面可形成有集成电路。
在前述的半导体芯片构造中，可另包含焊罩层，其覆盖于该半导体基板的该第一表面，并且这些第一凸缘环突出地接触该焊罩层。
在前述的半导体芯片构造中，可另包含填孔物质，其填入于这些通孔。
本发明的目的及解决其技术问题还可采用以下技术方案来实现的。依据本发明所揭示的一种具有硅通孔的半导体芯片构造的堆叠组合，其包含两个或两个以上相互叠置并具有硅通孔的半导体芯片构造以及载板，每一个半导体芯片构造包含：
半导体基板，具有第一表面、相对的第二表面以及两个或两个以上贯穿该第一表面与该第二表面的通孔；
两个或两个以上第一焊垫，设置于该第一表面；
两个或两个以上第二焊垫，设置于该第二表面，其中这些通孔还贯穿垂直对应的这些第一焊垫与这些第二焊垫；
两个或两个以上第一凸缘环，突出地设置于这些第一焊垫，并使对应的第一焊垫具有第一接触表面，其外露于该第一表面并位于这些第一凸缘环与这些通孔之间；以及
两个或两个以上第二凸缘环，突出地设置于这些第二焊垫，并使对应的第二焊垫具有第二接触表面，其外露于该第二表面并围绕在这些第二凸缘环之外，其中这些第二凸缘环嵌入于相邻半导体芯片构造的这些第一凸缘环内。
本发明的目的及解决其技术问题另可采用以下技术方案来实现的。依据本发明所揭示的一种具有硅通孔的半导体芯片构造，其包含：
半导体基板，具有第一表面、相对的第二表面、形成于该第一表面内的第一半通孔以及形成于该第二表面内的第二半通孔，其中该第一半通孔与该第二半通孔之间具有水平位移；
第一焊垫，设置于该第一表面，并且该第一半通孔还贯穿垂直对应的该第一焊垫；
第二焊垫，设置于该第二表面，并且该第二半通孔还贯穿垂直该第二焊垫；
第一凸缘环，突出地设置于该第一焊垫，并使该第一焊垫具有第一接触表面，其外露于该第一表面并位于该第一凸缘环与该第一半通孔之间；以及
第二凸缘环，突出地设置于该第二焊垫，并使该第二焊垫具有第二接触表面，其外露于该第二表面并围绕在该第二凸缘环之外，其中该第二凸缘环具有可嵌入于该第一凸缘环的尺寸。
本发明的目的及解决其技术问题再可采用以下技术方案来实现的。依据本发明所揭示的一种具有硅通孔的半导体芯片构造的堆叠组合，其包含两个或两个以上上述的第二种半导体芯片构造以及载板。
由以上技术方案可以看出，本发明的具有硅通孔的半导体芯片构造及其堆叠组合，以硅通孔贯通芯片堆叠组合，有效降低堆叠高度。并且，能实现一种芯片堆叠工艺，可先芯片堆叠再将填孔物质填入这些通孔，填孔物质不会溢流而无邻接通孔电性短路的问题，符合硅通孔微间距之要求；相对于公知利用基板上的插针串接硅通孔的方式，本发明更具有高制作良率与工艺简便的功效。
本发明的具有硅通孔的半导体芯片构造及其堆叠组合，可以线路重布局技术实现不同芯片尺寸的接合，具有便于控制芯片堆叠对位的功效。
本发明的具有硅通孔的半导体芯片构造及其堆叠组合，取代公知串接芯片硅通孔的插针，以减少基板制作成本。
本发明的具有硅通孔的半导体芯片构造及其堆叠组合，利用上下对应的凸缘环做芯片堆叠，可实现芯片准确对位及避免位移。
附图说明
图1为公知具有硅通孔的半导体芯片构造的截面示意图；
图2为公知两个或两个以上半导体芯片构造的堆叠组合截面示意图；
图3为根据本发明第一具体实施例的一种具有硅通孔的半导体芯片构造的截面示意图；
图4为根据本发明第一具体实施例的该半导体芯片构造的第一焊垫与第一凸缘环的截面与立体示意图；
图5为根据本发明第一具体实施例的该半导体芯片构造的第二焊垫与第二凸缘环的截面与立体示意图；
图6为根据本发明第一具体实施例的两个或两个以上半导体芯片构造的堆叠组合的截面示意图；
图7为根据本发明第一具体实施例的两个或两个以上半导体芯片构造在堆叠时局部放大的截面示意图；
图8为根据本发明第二具体实施例的另一种具有硅通孔的半导体芯片构造的截面示意图；
图9为根据本发明第二具体实施例的两个或两个以上半导体芯片构造在堆叠时局部放大的截面示意图；
图10为根据本发明第二具体实施例的两个或两个以上半导体芯片构造的堆叠组合的局部截面示意图。
附图标记说明
S  水平位移
10 载板           11 连接垫           12 导电针
20  载板                21  连接垫           22  电性导通孔
23  电镀金属层
30  载板                31  连接垫
100 半导体芯片构造
110 半导体基板          111 第一表面         112 第二表面
113 通孔
120 导电金属
200 半导体芯片构造
210 半导体基板          211 第一表面         212 第二表面
213 通孔
220 第一焊垫            221 第一接触表面
230 第二焊垫            231 第二接触表面
240 第一凸缘环          250 第二凸缘环       260 孔金属层
270 焊罩层              280 保护层           290 填孔物质
300 半导体芯片构造
310 半导体基板          311 第一表面         312 第二表面
313 第一半通孔          314 第二半通孔
320 第一焊垫            321 第一接触表面
330 第二焊垫            331 第二接触表面
340 第一凸缘环          350 第二凸缘环       360 孔金属层
370 重配置线路层        380 保护层
391 填孔物质            392 填孔物质
具体实施方式
第一具体实施例
根据本发明的第一具体实施例，提供一种具有硅通孔的半导体芯片构造及其堆叠组合。请参阅图3所示，一种具有硅通孔的半导体芯片构造200主要包含半导体基板210、两个或两个以上第一焊垫220、两个或两个以上第二焊垫230、两个或两个以上第一凸缘环240以及两个或两个以上第二凸缘环250。该半导体基板210具有第一表面211、相对的第二表面212以及两个或两个以上贯穿该第一表面211与该第二表面212的通孔213。该半导体基板210为半导体材质，其材质可为硅、砷化镓等。该半导体基板210的一个表面可形成有各式集成电路并可电性连接至这些第一焊垫220与两个或两个以上第二焊垫230。较佳地，集成电路形成于该半导体基板210的第二表面212，即该第二表面212作为芯片主动面，故该半导体基板210的第一表面211可选用较为低成本的绝缘材料作为电性隔离层，如焊罩层270或其它，并且不会污染到这些第一焊垫220(容后详述)。
这些第一焊垫220设置于该半导体基板210的该第一表面211。这些第二焊垫230设置于该半导体基板210的该第二表面212。在具体形态中，这些第一焊垫220与这些第二焊垫230位于该半导体基板210的两相对侧边或周边，以避免与集成电路形成区域产生重叠。其中这些通孔213除了由该第一表面211贯穿至该第二表面212，还贯穿了垂直对应的这些第一焊垫220与这些第二焊垫230，故可减少重配置线路层(RDL)的制作。具体而言，这些第一焊垫220与第二焊垫230通常为铝垫，而这些通孔213可以镭射钻孔、反应性离子蚀刻(RIE，Reactive Ion Etching)或是微影成像(Micro-lithography)技术结合化学或等离子体蚀刻据以形成。
如图3及图4所示，这些第一凸缘环240突出地设置于这些第一焊垫220，并使对应的第一焊垫220具有第一接触表面221，第一接触表面221外露于该第一表面211并位于这些第一凸缘环240与这些通孔213之间。如图3及图5所示，这些第二凸缘环250突出地设置于这些第二焊垫230，并使对应的第二焊垫230具有第二接触表面231，第二接触表面231外露于该第二表面212并围绕在这些第二凸缘环250之外，其中该第二凸缘环250具有可嵌入于该第一凸缘环240的尺寸。这些第一凸缘环240与这些第二凸缘环250的材质可为金属或导电胶。
具体而言，如图3及图4所示，该半导体芯片构造200可另包含孔金属层260，其可形成于这些通孔213内，以电性连接这些第一焊垫220与对应的这些第二焊垫230，并可确保这些通孔213内壁平滑，有利于填孔物质290的流动(如图6所示)，以实现硅通孔的电性贯通。较佳地，该孔金属层260可与这些第一凸缘环240及这些第二凸缘环250为相同电镀金属，以减少工艺步骤。而该孔金属层260的材料依实际操作经验，由于铜为成熟的电镀材料且成本较低，因此，电镀铜较佳，但并非以此为限。
在本实施例中，由于该半导体基板210的该第二表面212形成有集成电路，利用晶圆工艺，例如氮化硅或磷硅玻璃(PSG)的保护层(passivation layer)280可形成于该第二表面212，其具有两个或两个以上对准这些第二焊垫230的开孔，利用晶圆工艺中微影成像技术可准确控制这些第二焊垫230的第二接触表面231的形成区域。相对地，使得在该半导体基板210的该第一表面211可采取更具有弹性的表面电性绝缘处理。如图3及图4所示，较佳地，该半导体芯片构造200可另包含焊罩层270，其覆盖于该半导体基板210的该第一表面211，以提供表面绝缘保护，避免外界水气或尘埃污染。并且这些第一凸缘环240突出地接触该焊罩层270。该焊罩层270为一种低成本绝缘性油墨，可调整其稠度以控制形成厚度。
如图6所示，当进行两个或两个以上上述半导体芯片构造200的堆叠组合时，这些半导体基板210以其第二表面212朝向载板20的方式作堆叠，并使这些半导体基板210的这些通孔213为纵向对应连通。该载板20可为一种印刷电路板、陶瓷线路板、电路薄膜或预模导线架(pre-mold leadframe)，以作为芯片载体并实现芯片的电性传递。在本实施例中，该载板20的上表面具有两个或两个以上连接垫21，并以两个或两个以上电性导通孔(PTH或称via)22贯穿这些连接垫21以及该载板20。每一个电性导通孔22内可形成有电镀金属层23，以电性贯通该载板20的上下表面。
具体而言，如图7所示，在堆叠组合时，位于该半导体基板210的该第二表面212的这些第二凸缘环250对位并嵌合于下方另一半导体基板210的该第一表面211的这些第一凸缘环240内，以形成防止溢流的曲折接触表面，并能实现这些半导体芯片构造200准确对位及避免位移。
再如图6所示，利用填孔物质290填入于这些通孔213，以使这些半导体芯片构造200为电性互连。具体而言，该填孔物质290的材质可为导电材料，例如焊料、含铜导电膏、银胶或导电油墨等。较佳地，该填孔物质290还可填入于该载板20的这些电性导通孔22，以使这些半导体芯片构造200电性连接至该载板20。而该载板20的这些电性导通孔22可作为排气之用，以促进该填孔物质290的流动。当该填孔物质290流动到这些半导体芯片构造200的间隙时，这些第一凸缘环240与这些第二凸缘环250构成的曲折接触界面能防止该填孔物质290的溢流，避免相邻近的通孔213之间产生电性短路，故能符合硅通孔微间距的要求，相对于公知利用基板上的插针串接硅通孔的方式，本发明更具有高制作良率与工艺简便的功效。
第二具体实施例
在本发明的第二具体实施例中，揭示另一种具有硅通孔的半导体芯片构造及其堆叠组合。请参阅图8所示，一种具有硅通孔的半导体芯片构造300主要包含半导体基板310、第一焊垫320、第二焊垫330、第一凸缘环340以及第二凸缘环350。该半导体基板310具有第一表面311、相对的第二表面312、形成于该第一表面311内的第一半通孔313以及形成于该第二表面312内的第二半通孔314。具体而言，该第一半通孔313与该第二半通孔314可以半蚀刻与电镀方式形成盲孔形态。
该第一焊垫320设置于该第一表面311，并且该第一半通孔313还贯穿垂直对应该第一焊垫320。该第二焊垫330设置于该第二表面312，并且该第二半通孔314还贯穿垂直对应该第二焊垫330。该第一焊垫320的设置位置可不与该第二焊垫330垂直对应。
如图8及图9所示，该第一凸缘环340突出地设置于该第一焊垫320，并使该第一焊垫320具有第一接触表面321，第一接触表面321外露于该第一表面311并位于该第一凸缘环340与该第一半通孔313之间。该第二凸缘环350突出地设置于该第二焊垫330，并使该第二焊垫330具有第二接触表面331，第二接触表面331外露于该第二表面312并围绕在该第二凸缘环350之外，其中该第二凸缘环350具有可嵌入于该第一凸缘环340的尺寸。
具体而言，如图8及图9所示，该半导体芯片构造300可另包含孔金属层360，其形成于该第一半通孔313与该第二半通孔314内，以电性连接对应的该第一焊垫320与该第二焊垫330。其中该孔金属层360可与该第一凸缘环340及该第二凸缘环350为相同电镀金属，以减少工艺步骤。
为能提供更佳的电性导通质量，可将填孔物质391填入于该第一半通孔313，填孔物质392填入于该第二半通孔314内，填孔物质391与填孔物质392的材质可为导电或不导电的塞孔材料，例如含铜导电膏或油墨树脂等。较佳地，该填孔物质392还填入于该第二凸缘环350内，以电性接触下方堆叠半导体芯片构造300的该第一焊垫320的第一接触表面321，如图9所示。
在本实施例中，再如图9所示，该第一半通孔313与该第二半通孔314之间可具有水平位移S。该半导体芯片构造300内可形成重配置线路层370，以连接在该水平位移S之间的该第一半通孔313与该第二半通孔314，实现电性连接该第一半通孔313与该第二半通孔314。因此，利用该重配置线路层370可以克服该水平位移S以电性连接于该第一焊垫320与该第二焊垫330，以改变该半导体芯片构造300的端子位置，即由该第一焊垫320改变至非垂直对应的该第二焊垫330。该重配置线路层370可利用溅镀(sputtering)的方式形成，再进行微影蚀的工艺，以定义线路层的图案化的线路。
如图8及图9所示，该半导体芯片构造300可另包含保护层380，其覆盖于该半导体基板310的该第一表面311或/与该第二表面312。该第一凸缘环340可突出地接触位于该第一表面311的保护层380。
如图10所示，当进行不同尺寸的两个或两个以上上述半导体芯片构造300堆叠组合时，以其该第二凸缘环350朝向同一方向的方式作芯片堆叠，例如朝向载板30。其中，位于较上方的一个半导体基板310的该第二表面312的该第二凸缘环350对位嵌合于较下方的另一半导体基板310的该第一表面311的该第一凸缘环340内。而位于最下方的该半导体芯片构造300的该第二凸缘环350可接合于该载板30的连接垫31，以实现多芯片的电性连通，并实现这些半导体基板310准确对位及避免位移。因此，本实施例中可以运用到不同芯片尺寸的芯片堆叠组合。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，本发明技术方案范围应当以权利要求书的保护范围为准。任何熟悉本专业的技术人员可利用上述揭示的技术内容作出些许更动、修饰或等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围。

Claims (20)

1、一种具有硅通孔的半导体芯片构造，其特征在于，所述半导体芯片构造包含：
半导体基板，具有第一表面、相对的第二表面以及两个或两个以上贯穿该第一表面与该第二表面的通孔；
两个或两个以上第一焊垫，设置于该第一表面；
两个或两个以上第二焊垫，设置于该第二表面，其中所述通孔还贯穿垂直对应所述第一焊垫与第二焊垫；
两个或两个以上第一凸缘环，突出地设置于该第一焊垫，并使对应的第一焊垫具有第一接触表面，该第一接触表面外露于该第一表面并位于该第一凸缘环与所述通孔之间；以及
两个或两个以上第二凸缘环，突出地设置于所述第二焊垫，并使对应的第二焊垫具有第二接触表面，第二接触表面外露于该第二表面并围绕在该第二凸缘环之外，其中该第二凸缘环具有可嵌入于该第一凸缘环的尺寸。
2、如权利要求1所述的具有硅通孔的半导体芯片构造，其特征在于，所述半导体芯片构造另包含孔金属层，其形成于所述通孔内，并电性连接所述第一焊垫与对应的第二焊垫。
3、如权利要求2所述的具有硅通孔的半导体芯片构造，其特征在于，所述孔金属层与所述第一凸缘环及第二凸缘环为相同电镀金属。
4、如权利要求1所述的具有硅通孔的半导体芯片构造，其特征在于，所述半导体基板的该第二表面形成有集成电路。
5、如权利要求1或4所述的具有硅通孔的半导体芯片构造，其特征在于，所述半导体芯片构造另包含焊罩层，其覆盖于所述半导体基板的该第一表面，并且这些第一凸缘环突出地接触该保护层。
6、如权利要求1所述的具有硅通孔的半导体芯片构造，其特征在于，所述半导体芯片构造另包含填孔物质，其填入于所述通孔。
7、一种具有硅通孔的半导体芯片构造的堆叠组合，其特征在于，所述堆叠组合包含两个或两个以上相互叠置并具有硅通孔的半导体芯片构造以及载板，每一个半导体芯片构造包含：
半导体基板，具有第一表面、相对的第二表面以及两个或两个以上贯穿该第一表面与该第二表面的通孔；
两个或两个以上第一焊垫，设置于该第一表面；
两个或两个以上第二焊垫，设置于该第二表面，其中所述通孔还贯穿垂直对应所述第一焊垫与第二焊垫；
两个或两个以上第一凸缘环，突出地设置于所述第一焊垫，并使对应的第一焊垫具有第一接触表面，该第一接触表面外露于该第一表面并位于所述第一凸缘环与所述通孔之间；以及
两个或两个以上第二凸缘环，突出地设置于所述第二焊垫，并使对应的第二焊垫具有第二接触表面，第二接触表面外露于该第二表面并围绕在该第二凸缘环之外，其中该第二凸缘环嵌入于相邻半导体芯片构造的第一凸缘环内。
8、如权利要求7所述的具有硅通孔的半导体芯片构造的堆叠组合，其特征在于，所述每一个半导体芯片构造另包含孔金属层，其形成于所述通孔内，并电性连接所述第一焊垫与对应的第二焊垫。
9、如权利要求8所述的具有硅通孔的半导体芯片构造的堆叠组合，其特征在于，所述孔金属层与所述第一凸缘环及第二凸缘环为相同电镀金属。
10、如权利要求7所述的具有硅通孔的半导体芯片构造的堆叠组合，其特征在于，所述半导体基板的该第二表面形成有集成电路。
11、如权利要求7或10所述的具有硅通孔的半导体芯片构造的堆叠组合，其特征在于，所述每一个半导体芯片构造另包含焊罩层，其覆盖于该半导体基板的该第一表面，并且所述第一凸缘环突出地接触该焊罩层。
12、如权利要求7所述的具有硅通孔的半导体芯片构造的堆叠组合，其特征在于，所述堆叠组合另包含填孔物质，其填入于所述通孔。
13、一种具有硅通孔的半导体芯片构造，其特征在于，所述半导体芯片构造包含：
半导体基板，具有第一表面、相对的第二表面、形成于该第一表面内的第一半通孔以及形成于该第二表面内的第二半通孔，其中该第一半通孔与该第二半通孔之间具有水平位移；
第一焊垫，设置于该第一表面，并且该第一半通孔还贯穿垂直对应的该第一焊垫；
第二焊垫，设置于该第二表面，并且该第二半通孔还贯穿垂直该第二焊垫；
第一凸缘环，突出地设置于该第一焊垫，并使该第一焊垫具有第一接触表面，该第一接触表面外露于该第一表面并位于该第一凸缘环与该第一半通孔之间；以及
第二凸缘环，突出地设置于该第二焊垫，并使该第二焊垫具有第二接触表面，该第二接触表面外露于该第二表面并围绕在该第二凸缘环之外，其中该第二凸缘环具有可嵌入于该第一凸缘环的尺寸。
14、如权利要求13所述的具有硅通孔的半导体芯片构造，其特征在于，所述半导体芯片构造另包含填孔物质，其填入于该第一半通孔与该第二半通孔。
15、如权利要求14所述的具有硅通孔的半导体芯片构造，其特征在于，所述填孔物质还填入于该第二凸缘环内。
16、如权利要求13所述的具有硅通孔的半导体芯片构造，其特征在于，所述半导体芯片构造另包含重配置线路层，其电性连接该第一半通孔与该第二半通孔。
17、如权利要求16所述的具有硅通孔的半导体芯片构造，其特征在于，所述半导体芯片构造另包含孔金属层，其形成于该第一半通孔与该第二半通孔内。
18、如权利要求17所述的具有硅通孔的半导体芯片构造，其特征在于，所述孔金属层与所述第一凸缘环及第二凸缘环为相同电镀金属。
19、如权利要求13所述的具有硅通孔的半导体芯片构造，其特征在于，所述半导体芯片构造另包含保护层，其覆盖于该半导体基板的该第一表面，并且该第一凸缘环突出地接触该保护层。
20、一种具有硅通孔的半导体芯片构造的堆叠组合，其特征在于，所述堆叠组合包含两个或两个以上如权利要求13至19中任一项所述的半导体芯片构造以及载板。
CN2008100065918A 2008-03-13 2008-03-13 具有硅通孔的半导体芯片构造及其堆叠组合 Expired - Fee Related CN101533811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100065918A CN101533811B (zh) 2008-03-13 2008-03-13 具有硅通孔的半导体芯片构造及其堆叠组合

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100065918A CN101533811B (zh) 2008-03-13 2008-03-13 具有硅通孔的半导体芯片构造及其堆叠组合

Publications (2)

Publication Number Publication Date
CN101533811A true CN101533811A (zh) 2009-09-16
CN101533811B CN101533811B (zh) 2010-10-20

Family

ID=41104316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100065918A Expired - Fee Related CN101533811B (zh) 2008-03-13 2008-03-13 具有硅通孔的半导体芯片构造及其堆叠组合

Country Status (1)

Country Link
CN (1) CN101533811B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866908A (zh) * 2010-05-20 2010-10-20 复旦大学 一种用硅通孔互连形成的电感环
CN102064149A (zh) * 2010-10-21 2011-05-18 日月光半导体制造股份有限公司 具有穿导孔的半导体装置及具有穿导孔的半导体装置的封装结构及其制造方法
CN102088015A (zh) * 2010-12-03 2011-06-08 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法
CN102770867A (zh) * 2010-01-29 2012-11-07 吉林克斯公司 用于集成电路中互连布局的方法及装置
CN103329264A (zh) * 2010-12-02 2013-09-25 德塞拉股份有限公司 带有复数个具有分段式贯通硅通路的堆叠有源芯片的微电子组件
CN103633039A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 半导体散热结构及其形成方法、半导体芯片
CN104779230A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 半导体结构及其制法
CN104810339A (zh) * 2014-01-29 2015-07-29 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法
CN105321922A (zh) * 2014-06-11 2016-02-10 日月光半导体制造股份有限公司 内埋图形衬底及其制造方法及半导体封装结构
CN106847705A (zh) * 2016-09-21 2017-06-13 新华三技术有限公司 将芯片封装pcb的方法及芯片封装结构
CN107148161A (zh) * 2017-05-27 2017-09-08 中国运载火箭技术研究院 电子元器件管脚尺寸转换器及其制作方法
CN110852029A (zh) * 2018-07-27 2020-02-28 熠芯(珠海)微电子研究院有限公司 半导体芯片及其版图设计方法、装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207262A4 (en) 2021-07-09 2024-04-10 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND PREPARATION METHOD THEREFOR

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102770867B (zh) * 2010-01-29 2016-03-30 吉林克斯公司 用于集成电路中互连布局的方法及装置
CN102770867A (zh) * 2010-01-29 2012-11-07 吉林克斯公司 用于集成电路中互连布局的方法及装置
CN101866908A (zh) * 2010-05-20 2010-10-20 复旦大学 一种用硅通孔互连形成的电感环
CN102064149A (zh) * 2010-10-21 2011-05-18 日月光半导体制造股份有限公司 具有穿导孔的半导体装置及具有穿导孔的半导体装置的封装结构及其制造方法
CN103329264A (zh) * 2010-12-02 2013-09-25 德塞拉股份有限公司 带有复数个具有分段式贯通硅通路的堆叠有源芯片的微电子组件
CN102088015A (zh) * 2010-12-03 2011-06-08 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102088015B (zh) * 2010-12-03 2013-03-06 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法
CN102214624B (zh) * 2011-05-17 2013-05-29 北京大学 一种具有通孔的半导体结构及其制造方法
CN103633039A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 半导体散热结构及其形成方法、半导体芯片
CN103633039B (zh) * 2012-08-29 2017-02-08 中芯国际集成电路制造(上海)有限公司 半导体散热结构及其形成方法、半导体芯片
CN104779230A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 半导体结构及其制法
CN104810339A (zh) * 2014-01-29 2015-07-29 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法
CN104810339B (zh) * 2014-01-29 2018-09-28 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法
CN105321922A (zh) * 2014-06-11 2016-02-10 日月光半导体制造股份有限公司 内埋图形衬底及其制造方法及半导体封装结构
CN105321922B (zh) * 2014-06-11 2018-05-08 日月光半导体制造股份有限公司 内埋图形衬底及其制造方法及半导体封装结构
CN106847705A (zh) * 2016-09-21 2017-06-13 新华三技术有限公司 将芯片封装pcb的方法及芯片封装结构
CN107148161A (zh) * 2017-05-27 2017-09-08 中国运载火箭技术研究院 电子元器件管脚尺寸转换器及其制作方法
CN110852029A (zh) * 2018-07-27 2020-02-28 熠芯(珠海)微电子研究院有限公司 半导体芯片及其版图设计方法、装置
CN110852029B (zh) * 2018-07-27 2023-11-17 熠芯(珠海)微电子研究院有限公司 半导体芯片及其版图设计方法、装置

Also Published As

Publication number Publication date
CN101533811B (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
CN101533811B (zh) 具有硅通孔的半导体芯片构造及其堆叠组合
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
CN202384323U (zh) 半导体封装构造
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
TWI352406B (en) Embedded chip package with improved heat dissipati
JP4865197B2 (ja) 半導体装置およびその製造方法
US8865525B2 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
TWI226110B (en) Package with stacked substrates
US9142473B2 (en) Stacked type power device module
US20130337648A1 (en) Method of making cavity substrate with built-in stiffener and cavity
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
KR101060862B1 (ko) 인터포저 및 그의 제조방법
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
KR20080114030A (ko) 스택 패키지 및 그의 제조 방법
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
TW201640590A (zh) 電子封裝件及其製法
CN105097760A (zh) 半导体封装件及其制法与承载结构
US20180359886A1 (en) Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof
US20140048950A1 (en) Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
KR101095055B1 (ko) 반도체 소자의 제조 방법
CN102664170A (zh) 半导体封装结构及其制造方法
CN215855817U (zh) 一种多层板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101020

Termination date: 20130313