CN103633039B - 半导体散热结构及其形成方法、半导体芯片 - Google Patents

半导体散热结构及其形成方法、半导体芯片 Download PDF

Info

Publication number
CN103633039B
CN103633039B CN201210312996.0A CN201210312996A CN103633039B CN 103633039 B CN103633039 B CN 103633039B CN 201210312996 A CN201210312996 A CN 201210312996A CN 103633039 B CN103633039 B CN 103633039B
Authority
CN
China
Prior art keywords
hole
substrate
semiconductor
heat
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210312996.0A
Other languages
English (en)
Other versions
CN103633039A (zh
Inventor
甘正浩
徐依协
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210312996.0A priority Critical patent/CN103633039B/zh
Publication of CN103633039A publication Critical patent/CN103633039A/zh
Application granted granted Critical
Publication of CN103633039B publication Critical patent/CN103633039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体散热结构及其形成方法、半导体芯片,其中所述半导体散热结构包括:贯穿半导体衬底的通孔,所述通孔内填充有导热材料,且所述通孔周围形成有器件结构。所述半导体芯片包括:至少两个层叠设置的衬底,每一衬底内均形成有器件结构,相邻设置的两个衬底之间具有焊垫结构,所述焊垫结构位于其中一衬底的表面上,与该衬底内的器件结构电连接,另一衬底内具有穿透硅通孔,与所述焊垫结构电连接;以及至少有一个衬底中形成有通孔,所述通孔贯穿其所在的衬底,且所述通孔内填充有导热材料,用于散热。所述半导体散热结构和半导体芯片中的通孔能够减少热量在芯片内部的横向传递,及其减小热量的导出路径,从而提高散热效率。

Description

半导体散热结构及其形成方法、半导体芯片
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体散热结构及其形成方法、和一种半导体芯片。
背景技术
随着半导体技术的发展,芯片的尺寸越来越小,使得在有限的面积和空间内,集聚了更多的半导体器件。然而,器件密集度提高后,容易出现芯片上各处的温度不一致的问题。例如,在一个工作中的芯片上,在器件密集度高的区域,某些区域器件的温度甚至高达50摄氏度,而其他区域器件的温度相对较低。
进一步来说,由于载流子的迁移率和器件温度成反比,温度的不一致性就导致了载流子迁移率的不一致性,从而使得芯片中各个器件的性能受到不同程度的影响。
为了解决上述的温度不一致性的现象,现有技术中,进行封装的时候,一般通过在芯片的表面增加一层具有导热性好的导热材料作为散热装置,使芯片和散热装置接触,从而释放热量。然而,芯片上各器件所散发的热量在到达散热装置之前,已经传遍了芯片内部,可见这些传统的散热方法并不太理想。如公开号为CN1622317A和公开日为2005年6月1日的中国专利文献公开了一种半导体散热板。
因此,需要提出一种新的半导体散热结构,避免芯片内部温度不一致性对芯片内半导体器件性能产生的不利影响。
发明内容
本发明解决的问题是提供一种半导体散热结构,提高芯片的散热效果,从而避免芯片内部温度不一致性对芯片内半导体器件性能产生的不利影响。
为解决上述问题,本发明实施例提供了一种半导体散热结构,包括:贯穿半导体衬底的通孔,所述通孔内填充有导热材料,且所述通孔周围形成有器件结构。
可选地,所述通孔的侧面积比以能容纳所述通孔底面的最小圆形或方形为底面且具有和所述通孔相同深度的通孔的侧面积大。
可选地,所述通孔的底面形状为齿轮状、五角星、或花瓣状。
可选地,所述导热材料为铜或钨。
本发明实施例还提供了一种半导体芯片,包括:至少两个层叠设置的衬底,每一衬底内均形成有器件结构,相邻设置的两个衬底之间具有焊垫结构,所述焊垫结构位于其中一衬底的表面上,与该衬底内的器件结构电连接,另一衬底内具有穿透硅通孔,与所述焊垫结构电连接;以及至少有一个衬底中形成有通孔,所述通孔贯穿其所在的衬底,且所述通孔内填充有导热材料,用于散热。
可选地,所述通孔的侧面积比以能容纳所述通孔底面的最小圆形或方形为底面且具有和所述通孔相同深度的通孔的侧面积大。
可选地,所述通孔的底面形状为齿轮状、五角星、或花瓣状。
可选地,所述导热材料为铜或钨。
本发明实施例还提供了一种半导体散热结构的形成方法,包括:提供半导体衬底,所述半导体衬底中具有器件结构;在所述半导体衬底内形成贯穿所述半导体衬底的通孔,所述通孔周围具有器件结构;在所述通孔内填充导热材料,用于散热。
可选地,所述通孔的侧面积比以能容纳所述通孔底面的最小圆形或方形区域为底面且具有和所述通孔相同深度的通孔的侧面积大。
可选地,所述通孔的底面形状为齿轮状、五角星、花瓣状。
可选地,所述通孔的形成方法包括:在所述半导体衬底上形成图形化的光刻胶层,以定义出所述通孔的形状和位置;以所述图形化的光刻胶层为掩膜,刻蚀所述半导体衬底以形成通孔。
可选地,所述导热材料为铜或钨。
可选地,当所述导热材料为铜时,在所述通孔中填充铜的工艺为电镀工艺;当所述导热材料为钨时,在所述通孔中填充钨的工艺为化学气相沉积工艺。
与现有技术相比,本发明的实施例具有以下优点:
在所述半导体散热结构中形成有通孔,所述通孔中填充有导热材料,且所述通孔贯穿所述半导体衬底,因此所述通孔能直接把所述衬底中的热量纵向导出,减少了热量在衬底内部的横向传递,且减小了热量在衬底内部的传递路径,从而提高了半导体器件的散热效率。
另外,在所述包含多个衬底的半导体芯片中,由于所述多个衬底呈堆叠结构,因此在所述半导体芯片中的半导体器件的散热问题更加严重,然后在所述衬底内也可以通过形成填充有导热材料的通孔将热量纵向导出,从而避免所述半导体芯片上出现温度不一致的问题。
附图说明
图1是现有技术中穿透硅通孔三维堆叠封装的结构示意图;
图2是本发明一实施例中半导体芯片的结构示意图;
图3~4为本发明一实施例中通孔的底面形状示意图;以及
图5~6为本发明一实施例中穿透硅通孔和通孔在衬底上的分布示意图。
具体实施方式
在三维堆叠封装技术中,穿透硅通孔起着电连接的作用。图1是现有技术中穿透硅通孔三维堆叠封装的结构示意图。如图1所示,所述三维堆叠封装的结构包括:多个衬底100(图中仅显示了三个衬底),所述衬底内形成有器件结构(图未示);焊垫结构102,位于所述衬底的上表面,用于连接衬底内的所述器件结构;连接件103,位于所述焊垫结构102上,该连接件通常为焊球;以及穿透硅通孔101,贯穿所述衬底的上表面和下表面,所述穿透硅通孔101中填充有导电材料,且该穿透硅通孔101的两端分别连接至所在衬底上相应的焊垫结构,和与其相邻的衬底上的连接件。经研究发明人发现,通过在所述穿透硅通孔101中填充导热性材料,所述硅通孔也可以作为导热通孔来使用,将其设置在器件集成度高的芯片中用来散热。尤其是将硅通孔设置在散热量大,温度易升高的器件附近,可以减少热量在芯片内部的横向传递,及其减小热量的导出路径。
基于以上原理,本发明的实施例提供了一种半导体芯片。图2是本发明一个实施例的半导体芯片的结构示意图。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
下面具体结合图2~6,对本发明实施例提供的技术方案进行详细的说明。
首先,请参考图2,一个半导体芯片包括:多个衬底200(图中仅显示了三个衬底),所述多个衬底呈堆叠排列,即多个衬底层叠设置,一个衬底叠置在另一个衬底上。在本发明实施例中,所述衬底至少为2个,例如3个。
在本发明实施例中,所述衬底可以为硅衬底,但不限于此。
所述衬底内形成有器件结构(图未示),且所述衬底包含第一表面和与第一表面相对的第二表面。
请继续参考图2,相邻设置的两个半导体衬底之间形成有焊垫结构203。所述焊垫结构203位于其中一衬底的第一表面,用于电连接衬底内的所述器件结构。
请继续参考图2,所述焊垫结构203上形成有与该焊垫结构203电连接的连接件204,通常连接件204为焊球,使用连接件的目的是方便将引线与焊垫结构电连接,防止焊垫结构太小时,利用打线装置将引线打在焊垫上时打偏的问题,而且可以防止直接将引线打在焊接结构上对焊垫结构造成损伤的问题。在本发明实施例中,所述连接件204可以为焊球,但不限于此。
请继续参考图2,所述相邻设置的两衬底中的另一衬底中形成有穿透硅通孔201。所述穿透硅通孔201,从所述第一表面贯穿至所述第二表面,且所述穿透硅通孔201内填充有导电材料。在本发明的实施例中,所述导电材料可以为铜,钨。在本发明的其他实施例中,所述导电材料也可以是其他可适用的材料。
所述穿透硅通孔201的一端连接至其所在衬底的第一表面的相应的焊垫结构,所述穿透硅通孔201的另一端连接至所述连接件204。由于在所述相邻衬底中,连接件204位于相应的焊垫结构203上,焊垫结构203和相应的器件结构电连接,因此穿透硅通孔201最终可以实现相邻两个衬底上器件结构的电连接。
请继续参考图2,在所述半导体芯片中,至少有一个衬底中形成有通孔202。所述通孔202从所述第一表面贯穿至所述第二表面,且所述通孔内填充有导热材料,用于散热。在本发明实施例中,所述导热材料可以也为导热性好的铜,钨。在本发明的其他实施例中,所述导热材料也可以是其他可适用的材料。
需要说明的是,所述填有导热材料的通孔202可以将所述衬底上的热量沿垂直于衬底第一表面或第二表面的方向导出,减少了热量在衬底内沿平行于第一表面或第二表面的方向的延伸,从而减小了热量在衬底内的传递路径,从而提高了散热效率。
在本发明的实施例中,所述通孔202设置在器件集成度高的芯片中用来散热,或设置在散热量大,温度易升高的器件附近。
另外,在本发明实施例中,所述通孔202的底面形状可以为齿轮状、五角星形状、花瓣状,或不规则图形等。
图3~4为本发明实施例中通孔的底面形状示意图。在图3中,所述通孔202的底面形状为五角星。在图4中,所述通孔202的底面形状为图示的不规则形状。
值得注意的是,在本发明实施例中,所述通孔202的侧面积比以能容纳所述通孔底面的最小圆形或方形为底面且具有和所述通孔202相同深度的通孔的侧面积大。因此,所述通孔202能确保在底面尺寸尽量小的条件下,具有足够大的侧壁面积。所述通孔202的侧面积越大,所述通孔202的导热效果就更好。
下面将分别以通孔202的底面形状为五角星形状和不规则形状为例进行说明。
例如,如图3所示,当通孔202的底面形状为五角星形状时,能容纳的所述五角星形状的最小圆形区域为区域202a。所述五角星形的面积比所述区域202a的面积小,但所述五角星形的周长比所述区域202a的周长大。因此,以所述五角星形为底面的通孔202的侧面积比以所述区域202a为底面且具有和所述通孔202相同深度的通孔的侧面积大。
类似地,如图4所示,当通孔202的底面形状为图示不规则形状时,能容纳的所述不规则形状的最小方形区域为区域202a。所述不规则形状的面积比所述区域202a的面积小,但所述不规则形状的周长比所述区域202a的周长大。因此,以所述不规则形状为底面的通孔202的侧面积比以所述区域202a为底面且具有和所述通孔202相同深度的通孔的侧面积大。
在本发明实施例中,所述穿透硅通孔201和所述通孔202可以呈有规则的间隔排列,如图5所示。在本发明的其他实施例中,所述穿透硅通孔201和所述通孔202也可以呈无规则的排列,如图6所示。所述通孔202的分布情况可以根据芯片内部的器件分布和散热状况而定,也就是说,在散热严重和温度容易升高的区域,可以设置较多的所述通孔202。
本发明的实施例还提供了一种半导体散热结构。所述半导体散热结构包括:位于半导体衬底内的通孔,所述通孔内填充有导热材料,所述通孔周围具有器件结构。在本发明的实施例中,所述衬底可以为硅衬底。
需要说明的是,当一半导体芯片包含多个堆叠的衬底时,散热问题更为严重,因此所述通孔可以被设置在所述包含多个堆叠的衬底的半导体芯片的衬底中,用来散热。
在本发明的实施例中,所述通孔的侧面积比以能容纳所述通孔底面的最小圆形或方形区域为底面且具有和所述通孔相同深度的通孔的侧面积大,也就是说所述通孔在保证底面积尽量的情况下,具有更大的侧面积,从而提高了所述半导体散热结构的散热效果,例如,所述通孔的底面形状可以为齿轮状、五角星、或花瓣状。在本发明的实施例中,所述导热材料为铜或钨,但不限于此。
本发明的实施例还提供了一种所述半导体散热结构的形成方法。所述导体散热结构的形成方法包括:提供半导体衬底,所述半导体衬底中具有器件结构;在所述半导体衬底内形成通孔,所述通孔周围具有器件结构;以及在所述通孔内填充导热材料,用于散热。
在本发明的实施例中,所述半导体衬底可以为硅衬底,但不限于此,所述通孔的形成方法包括:在所述半导体衬底上形成图形化的光刻胶层,以定义出所述通孔的形状和位置;以及以所述图形化的光刻胶层为掩膜,刻蚀所述半导体衬底以形成所述通孔。
如上所述,在本发明实施例中,所述通孔的侧面积比以能容纳所述通孔底面的最小圆形或方形区域为底面且具有和所述通孔相同深度的通孔的侧面积大,也就是说所述通孔在保证底面积尽量小的情况下,具有更大的侧面积,从而提高了所述半导体散热结构的散热效果,例如,所述通孔的底面形状可以为齿轮状、五角星、或花瓣状。
在本发明的实施例中,所述导热材料为铜或钨,但不限于此,当所述导热材料为铜时,在所述通孔中填充铜的工艺为电镀工艺;当所述导热材料为钨时,在所述通孔中填充钨的工艺为化学气相沉积工艺。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种半导体散热结构的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底中具有器件结构;
在所述半导体衬底内形成贯穿所述半导体衬底的通孔,所述通孔周围具有器件结构,其中,所述通孔的形成方法包括:在所述半导体衬底上形成图形化的光刻胶层,以定义出所述通孔的形状和位置;以所述图形化的光刻胶层为掩膜,刻蚀所述半导体衬底以形成通孔;所述通孔的底面形状为齿轮状、五角星或花瓣状,所述通孔的侧面积比以能容纳所述通孔底面的最小圆形或方形区域为底面且具有和所述通孔相同深度的通孔的侧面积大;
在所述通孔内填充导热材料,用于散热。
2.如权利要求1所述的半导体散热结构的形成方法,其特征在于,所述导热材料为铜或钨。
3.如权利要求2所述的半导体散热结构的形成方法,其特征在于,当所述导热材料为铜时,在所述通孔中填充铜的工艺为电镀工艺;当所述导热材料为钨时,在所述通孔中填充钨的工艺为化学气相沉积工艺。
4.一种半导体芯片,其特征在于,所述半导体芯片的形成过程中采用如权利要求1至3中任一项所述的半导体散热结构的形成方法,所述半导体芯片包括:至少两个衬底、焊垫结构、连接件、穿透硅通孔和通孔;
所述至少两个衬底堆叠设置,每一衬底内均形成有器件结构;
相邻设置的两个衬底之间具有焊垫结构,所述焊垫结构位于其中一衬底的第一表面上,与该衬底内的器件结构电连接,所述焊垫结构上形成有与该焊垫结构电连接的连接件,另一衬底内具有穿透硅通孔,所述穿透硅通孔从所述另一衬底的第一表面贯穿至所述另一衬底的第二表面,所述穿透硅通孔中填充有导电材料,所述穿透硅通孔的一端连接至其所在衬底的第一表面的相应的焊垫结构,所述穿透硅通孔的另一端连接至所述连接件,所述穿透硅通孔实现相邻两个衬底上器件结构的电连接;
至少有一个衬底中形成有通孔,所述通孔贯穿其所在的衬底,且所述通孔内填充有导热材料,用于散热,其中,所述通孔的底面形状为齿轮状、五角星、或花瓣状,所述通孔的侧面积比以能容纳所述通孔底面的最小圆形或方形为底面且具有和所述通孔相同深度的通孔的侧面积大。
5.如权利要求4所述的半导体芯片,其特征在于,所述导热材料为铜或钨。
CN201210312996.0A 2012-08-29 2012-08-29 半导体散热结构及其形成方法、半导体芯片 Active CN103633039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210312996.0A CN103633039B (zh) 2012-08-29 2012-08-29 半导体散热结构及其形成方法、半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210312996.0A CN103633039B (zh) 2012-08-29 2012-08-29 半导体散热结构及其形成方法、半导体芯片

Publications (2)

Publication Number Publication Date
CN103633039A CN103633039A (zh) 2014-03-12
CN103633039B true CN103633039B (zh) 2017-02-08

Family

ID=50213912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210312996.0A Active CN103633039B (zh) 2012-08-29 2012-08-29 半导体散热结构及其形成方法、半导体芯片

Country Status (1)

Country Link
CN (1) CN103633039B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810664B (zh) * 2016-04-07 2018-06-01 上海华力微电子有限公司 测试金属线的电迁移结构
DE102019204871A1 (de) * 2019-04-05 2020-10-08 Robert Bosch Gmbh Elektronische Schaltungseinheit
CN115954169A (zh) * 2023-01-12 2023-04-11 广东长虹电子有限公司 一种大功率贴片热敏电阻

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533811A (zh) * 2008-03-13 2009-09-16 力成科技股份有限公司 具有硅通孔的半导体芯片构造及其堆叠组合

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206100B (zh) * 2007-12-20 2010-12-08 黄崇贤 具有散热片的柱状散热器
CN101667568B (zh) * 2009-10-15 2011-01-19 上海交通大学 用于微电子立体封装的制冷结构的制备方法
CN102095186A (zh) * 2009-12-15 2011-06-15 宝宁科技股份有限公司 发光二极管灯具
US8294261B2 (en) * 2010-01-29 2012-10-23 Texas Instruments Incorporated Protruding TSV tips for enhanced heat dissipation for IC devices
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
CN102644867A (zh) * 2012-03-13 2012-08-22 广东奥其斯科技有限公司 一种具有高集成高光效的热电分离功率型发光二极体灯泡

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533811A (zh) * 2008-03-13 2009-09-16 力成科技股份有限公司 具有硅通孔的半导体芯片构造及其堆叠组合

Also Published As

Publication number Publication date
CN103633039A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
JP6986074B2 (ja) 高効率熱経路およびモールドアンダーフィルを有する積層型半導体ダイアセンブリ
US9076754B2 (en) 3DIC packages with heat sinks attached to heat dissipating rings
US7964951B2 (en) Multi-die semiconductor package with heat spreader
JP6625599B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
TWI680550B (zh) 堆疊式封裝結構及其製法
US20150179617A1 (en) Thermally enhanced heat spreader
CN107408546B (zh) 具有底部填充封围腔的半导体装置组合件
US9613881B2 (en) Semiconductor device having improved heat-dissipation characteristics
US9040418B2 (en) Enhanced capture pads for through semiconductor vias
US11664291B2 (en) Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
WO2021114410A1 (zh) 一种用于系统散热的封装结构及其封装工艺
CN103633039B (zh) 半导体散热结构及其形成方法、半导体芯片
TWI768118B (zh) 與傳熱板有關的半導體封裝元件及其製造方法
CN105938821B (zh) 热增强的散热器
WO2024031812A1 (zh) 一种半导体封装结构及其制备方法
WO2024031745A1 (zh) 一种半导体封装结构及其制备方法
CN103378029A (zh) 硅通孔结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant