JP6097837B2 - コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ - Google Patents

コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ Download PDF

Info

Publication number
JP6097837B2
JP6097837B2 JP2015534478A JP2015534478A JP6097837B2 JP 6097837 B2 JP6097837 B2 JP 6097837B2 JP 2015534478 A JP2015534478 A JP 2015534478A JP 2015534478 A JP2015534478 A JP 2015534478A JP 6097837 B2 JP6097837 B2 JP 6097837B2
Authority
JP
Japan
Prior art keywords
die
coreless substrate
substrate
layer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015534478A
Other languages
English (en)
Other versions
JP2015536046A (ja
Inventor
ナイアー、ビジェイ、ケー．
グゼク、ジョン、エス．
スワン、ジョアンナ、エム．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2015536046A publication Critical patent/JP2015536046A/ja
Application granted granted Critical
Publication of JP6097837B2 publication Critical patent/JP6097837B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

電子デバイスがますます小さくなり、無線通信の必要性が増加するにつれて、パッケージ基板上に位置する無線周波数ダイ（ＲＦダイ）を含む従来の複数のアセンブリは、低プロファイルスモールフォームファクタの複数の無線通信デバイスを形成するための厚さをもたらすことが困難である。
実施形態は、縮尺通りに描かれていない添付の複数の図面を参照して、例として開示される。
特定の実施形態に関し、埋め込みＲＦダイを含む多層基板を有するアセンブリを図示する。 特定の実施形態に関し、埋め込みＲＦダイ及び他の埋め込みダイを含む多層基板を有するアセンブリを図示する。 特定の実施形態に関し、埋め込みＲＦダイ及び基板の表面上のフリップチップダイを含む多層基板を有するアセンブリを図示する。 特定の実施形態に関し、フリップチップダイと基板の表面との間の間隙を有する埋め込みＲＦダイ及びフリップチップダイを含むアセンブリを図示する。 特定の実施形態に関し、埋め込みＲＦダイを含む多層基板を有するアセンブリを形成するための動作のフローチャートである。 実施形態が応用されるであろう電子システム配列を図示する。
複数の図面に対して下記を参照し、同様の構造には、同様の参照符号の複数の名称が提供されてよい。様々な実施形態の構造を最も明確に示すために、ここに含まれた図面は、複数の電子デバイスと様々なコンポーネントの図表示を含む。したがって、図示された実施形態のクレームされた構造をさらに含むと同時に、製造された構造の実際の外観は異なって表れ得る。さらに、複数の図面は、図示された実施形態を理解するために必要な構造だけを表してよい。複数の図面の明確性を維持するために、当技術分野において知られている追加の構造は含まれていない。複数のＲＦ（無線周波数）パッケージアセンブリは、これには限られないが、複数の電力増幅器、複数のスイッチ及び他の複数のデバイスを含む付随の複数のコンポーネントと共に、基板上に位置する１または複数のＲＦダイ構造を含むように形成された。
特定の実施形態は、基板内に埋め込まれたＲＦダイを含むアセンブリ構造、及びＲＦダイ上に位置するコンポーネントに関連する。特定の実施形態は、複数の埋め込みＲＦダイ構造及び複数のコンポーネントの使用にも関連する。さらに他の実施形態は、複数の埋め込みＲＦダイ構造を含む複数のアセンブリ構造の製造方法に関連する。
図１は、基板１０を含むアセンブリ２を有する、ある実施形態の断面図である。図示の通り、基板１０は、コアレスであり、第１面１２と第２面１４とを含む。図１の実施形態に図示されるように、複数の電気構成要素（限定されるものではないが、複数の増幅器、複数のスイッチ及び複数のプロセッサを含む）がその上に配置されてよいので、第１面１２をデバイス取付面と呼んでもよい。第２面１４は、ランド面と呼んでもよく、その上に複数の相互接続パッド１６を含み、ボード（図１に不図示）のような他のデバイスに複数電気接続されてよい。基板１０は、複数の誘電体層１８、２０、２２、２４、２６を含む複数の層を含む。層２６は、ソルダレジスト層であってよい。基板１０は、基板１０内の複数の電気信号を配信するために形成された複数の導電性パスも含む。図１は、パターン化された金属層２８とワイヤボンディング用の複数のパッドとして機能する複数のパッド金属領域３８、４０に延びる複数の導電性ビア３０、３２、３４、３６とを含み、誘電体層１８内にあり、且つ、誘電体層２０に延びる導電性パスの一例を示す。図１に図示されるように、金属パスレイアウトは、レイアウトの一例であり、様々に変形されてよい。複数の誘電体層の多くを介する複数の金属パスは、単純化のため不図示である。図１の実施形態において、基板１０は、バンプレスビルドアップ層（ＢＢＵＬ）技術を用いて形成され、複数の誘電体層と複数の金属層が堆積され、積層され、バンプレスビルドアップ層コアレス（ＢＢＵＬ−Ｃ）パッケージを形成してよい。
図１の実施形態に図示されるように、ＲＦダイ４４は、基板１０の上部誘電体層１８内に埋め込まれる。ＲＦダイ４４は、その裏面上に位置する金属被膜層５２を含んでよい。金属被膜層は、単一の金属層であってよく、又は複数の金属層のスタックであってよい。ＲＦダイ４４への及びＲＦダイ４４からの複数の電気接続は、複数の接続４６、４８を介して、ＲＦダイ４４のアクティブ面上に作られる。簡単のため、２つの接続４６、４８だけが図示されている。例えば、ポリマーから形成されたダイ接着フィルム５４は、金属被膜層５２上に配置されてよく、金属被膜層５２は、ＲＦダイ４４とダイ接着フィルム５４との間に配置される。
ダイ５６のような他のコンポーネントは、ＲＦダイ４４上のダイ接着フィルム５４上の基板１０上に配置されてよい。特定の実施形態において、ダイ５６は、複数のワイヤボンド５８、６０を介して複数のパッド領域３８、４０で基板１０にワイヤボンディングされた第２のＲＦダイを含む。ダイ５６は、金属被膜層６２及びダイ接着フィルム６４も含んでよく、金属被膜層６２は、ダイ接着フィルム６４とダイ５６との間に位置し、ダイ接着フィルム６４は、ＲＦダイ４４上のダイ接着フィルム５４に連結される。当然のことながら、具体的なダイ構造及び／又は複数のコンポーネントの利用に応じて、特定の実施形態において、複数のダイ接着フィルム５４、６４及び複数の金属被膜層５２、６２のうちの１または複数が変更され、又は省略されてよい。当然のことながら、図１に図示された様々な層が縮尺通りに描かれている必要がなく、厚さが必ずしも均一である必要がなく、図示された実施形態から変更されてもよい。
図１に図示されるように、ＲＦダイ４４は、基板１０内に埋め込まれ、ダイ５６が複数の金属被膜層５２、６２及び複数の接着フィルム層５４、６４と分離して、ＲＦダイ４４上に位置する。上から見ると、図１の引き伸ばされた部分は、互いにコンタクトした複数の接着フィルム層５４及び６４と、様々な層の関係を示す。ポリマーなどのモールド層６６は、ダイ５６と、複数のパッド領域３８、４０に連結された複数のワイヤボンド５８、６０とを含み、基板面を覆うように形成されてよい。適当なコンフォーマルシールディング６８は、モールド層６６の側面及び上部に形成されて、電磁（ＥＭ）ノイズを遮蔽してもよい。アセンブリの高さを最小化するために、複数の相互接続パッド１６を用いたランドグリッドアレイ（ＬＧＡ）を用いてボードに接続されてよい。限定されるものではないがボールグリッドアレイ（ＢＧＡ）を含む他の複数の相互接続構成を用いてもよい。特定の実施形態において、ＲＦダイ４４は、ベースバンド−メディアアクセス制御回路（ＢＢ−ＭＡＣ）を含んでよい。さらに、特定の実施形態において、コンポーネント５６は、限定されるものではないが、他のＲＦダイ又はアナログダイコンポーネントを含む構造から選択されてよい。
図１に図示されるようなパッケージ構造を含むアセンブリを形成することによって、１又は複数の以下の利点が、特定の実施形態に存在してよい。第１に、基板１０内にＲＦダイ４４を埋め込むことにより、基板内に埋め込まれていないようなＲＦダイを有するパッケージと比較した場合に、パッケージの高さが減少し得る。第２に、ＲＦダイ４４を埋め込むことにより、信号長さは、減少され得る。第３に、図１において図示された設計も、ＲＦダイ４４のインサイチュシールドが得られる。第４に、図１に図示されるように、ＲＦダイ４４上にダイ５６を配置することにより、例えば、異なる構成において複数のダイ構造を有するパッケージと比較して、基板１０の幅が減少してよく、相互接続長さが減少してよい。
図２は、特定の実施形態に関し、基板１１０を含むアセンブリ１０２の断面図を図示する。基板１１０は、コアレスであり、第１面１１２及び第２面１１４を含む。基板１１０は、その上に位置する複数の電気構成要素（限定されるものではないが、複数の増幅器、複数のスイッチ及び複数のプロセッサを含む）を含む第１面１１２を備える。第２面１１４は、作成されるであろうボード（図２において不図示）などの他のデバイスへの複数の電気接続への複数の相互接続パッド１１６をその上に含む。基板１１０は、複数の誘電体層１１８、１２０、１２２、１２４、１２６を含む、複数の層を含んでよい。層１２６は、ソルダレジスト層であってよい。複数の誘電体層は、厚さが均一となる必要はない。基板１１０は、複数の電気信号を配信するための複数の導電性パスを含む。図２は、誘電体層１２６内のパターン化された金属層１２８と、同様に、金属層１２８にコンタクトする複数の導電性ビア１３１、１３２、１３３、１３４、１３５及び１３６と、複数のワイヤボンディング領域として機能する複数のパッド領域１３８、１３９、１４０及び１４１とを含み、誘電体層１１８内で、且つ、誘電体層１２０に延びる導電性パスの一例を示す。図２に図示されるように、導電性のパスは、レイアウトの一例であり、様々に変形されてよい。複数の導電性パス（例えば、上述のような、複数のパターン化された金属層、複数のビア及び他の複数の金属領域含む）は、単純化のため不図示である他の複数の誘電体層を介して延びてよい。バンプレスビルドアップ層コアレス（ＢＢＵＬ−Ｃ）パッケージを形成するために基板１１０がバンプレスビルドアップ層（ＢＢＵＬ）技術を用いて形成されてよい。基板１１０は、モールド層１６６及びその上に位置するコンフォーマルシールディング１６８を含んでよい。
特定の実施形態において、複数のダイ構造は、基板内に埋め込まれてよい。図２の実施形態に図示されるように、ＲＦダイ１４４及びダイ１４５は、上部絶縁膜層１１８内の基板１１０内に埋め込まれる。一実施形態では、ＲＦダイ１４４は、ベースバンド−メディアアクセス制御回路（ＢＢ−ＭＡＣ）を含む無線周波数集積回路（ＲＦＩＣ）を含む。ダイ１４５は、一実施形態では、例えば、電力増幅器用のＲＦマッチング機能と、周波数調整機能とを提供する回路を含む、集積受動デバイス（ＩＰＤ）であってよい。金属被膜層１５２及びダイ接着フィルム１５４は、ＲＦダイ１４４上に提供されてよく、ダイ接着フィルム１５５は、ダイ１４５上に提供されてよい。ＲＦダイ１４４への及びＲＦダイ１４４からの複数の電気接続は、複数の接続１４６、１４８を介して、図２に図示された実施形態におけるアクティブ面上に形成される。実施形態は、より多くの接続を含んでよいものの、簡単のため、２つの接続１４６、１４８が図示されている。金属被膜層１５２がＲＦダイ１４４とダイ接着フィルム１５４との間に位置するように、ダイ接着フィルム１５４は、金属被膜層１５２上に位置してよい。
例えば、ＲＦ電力増幅器ダイであってよいダイ１５６などのコンポーネントは、基板内に埋め込まれたＲＦダイ１４４上のダイ接着フィルム１５４上の基板１１０上に位置してよい。ダイ１５６は、特定の実施形態において、複数のワイヤボンド１５８、１６０を介して、複数のパッド領域１３８、１４０における基板１１０にワイヤボンディングされてよい。ダイ１５６は、金属被膜層１６２及びダイ接着フィルム１６４も含んでよく、ダイ接着フィルム１６４は、図２の引き延ばした部分の左側において図示されたように、ＲＦダイ１４４上のダイ接着フィルム１５４に連結する。
例えば、ＲＦスイッチダイであってよいダイ１５７のようなコンポーネントは、図２の引き延ばした部分の右側において図示されたように、基板１１０に埋め込まれたダイ１４５上のダイ接着フィルム１５５上の基板１１０上に配置されてよい。ダイ１５７は、特定の実施形態において、複数のワイヤボンド１５９、１６１を介して、複数のパッド領域１３９、１４１における基板１１０へワイヤボンディングされてよい。ＲＦスイッチダイなどのダイ１５７も、金属被膜層１６３及びダイ接着フィルム１６５を含んでよく、金属被膜層１６３は、ダイ接着フィルム１６５とダイ１５７との間に配置され、ダイ接着フィルム１６５は、ＲＦダイ１４４上のダイ接着フィルム１５５に連結される。
図２に図示された実施形態に係るアセンブリは、多層基板のデバイス取り付け面内に埋め込まれるか、又は、多層基板のデバイス取り付け面上に配置されるかのいずれかの、様々なＲＦコンポーネントを含んでよい。そのようなアセンブリは、完成したＲＦ送受信機パッケージの特定の実施形態を形成させる。
図３は、特定の実施形態に従って、埋め込みＲＦダイ２４４上に位置したフリップチップダイ２５６を含む基板２１０を含むアセンブリ２０２の断面図を図示する。基板２１０は、コアレスであり、第１面２１２及び第２面２１４を含む。第１面２１２は、その上に位置する複数の電気構成要素（限定されるものではないが、複数の増幅器、複数のスイッチ、複数のプロセッサを含む）を含んでよい。第２面２１４は、その上に複数の相互接続パッド２１６を含む。複数の相互接続パッドには、ボードのような他のデバイスへの、複数の電気的接続が形成されることができる。基板２１０は、複数の誘電体層２１８、２２０、２２２、２２４、２２６を含む複数の層を含む。層２２６は、ソルダレジスト層であってよい。基板２１０は、基板２１０内に複数の電気信号を配信する複数の導電性パスも含む。図３は、誘電体層２１８において、誘電体層２２０に延びる導電性パスであって、パターン化された金属層２２８と複数のパッド金属領域２３８、２４０に延びる複数の導電性ビア２３０、２３２、２３４、２３６を含む導電性パスの一例を示す。図３に図示されるような金属パスレイアウトは、レイアウトの一例であり、様々に変形されてよい。複数の他の誘電体層における複数の金属パスは、単純化のために不図示である。基板２１０は、バンプレスビルドアップ層コアレス（ＢＢＵＬ−Ｃ）パッケージを形成するために、金属層と誘電体層とが堆積され、積層される、バンプレスビルドアップ層（ＢＢＵＬ）技術を用いて形成されてよい。基板２１０は、モールド層２６６及びその上に位置するコンフォーマルシールディング２６８を含んでよい。
図３に図示された実施形態において、フリップチップダイ２５６は、上部誘電体層２１８に埋め込まれたＲＦダイ２４４上のダイ接着フィルム２５４上に配置される。ＲＦダイ２４４は、その裏面に位置した金属被膜層２５２を含んでよい。ＲＦダイ２４４への複数の電気接続は、複数の電気接続２４６、２４８を介して、ＲＦダイのアクティブ面上に形成されてよい。フリップチップダイ２５６は、ＲＦダイ２４４に電気的に結合されてよい。例えば、フリップチップダイ２５６は、複数の電気接続２４１、２４３を介して複数のパッド領域２３８、２４０に電気的に接続される。複数のパッド領域２３８、２４０は、アセンブリの垂直高さを最小化するために窪みを設けてよい。図３に図示されるように、窪み領域２５１、２５３は、第１面２１２上の誘電体層２１８に形成され、複数の電気接続２４１、２４３は、フリップチップダイ２５６と複数のパッド領域２３８、２４０との間の窪み領域２５１、２５３を介して延びる。窪み領域２５１、２５３のサイズ及び厳密な構成に応じて、ダイ構造は、特定の実施形態において、少なくとも部分的にその中に位置してよく、少なくとも部分的に基板２１０内に埋め込まれてよい。
図４は、特定の実施形態に従って、埋め込みＲＦダイ３４４上に位置する基板３１０とフリップチップダイ３５６を含み、図３の断面図といくつかの点で類似するアセンブリ３０２の断面図を図示する。基板３１０は、コアレスであり、その上に位置する（限定されるものではないが、複数の増幅器、複数のスイッチ、複数のプロセッサを含む）複数の電気構成要素を含み得る第１面３１２と、ボードのような他のデバイスへの複数の電気的接続が形成されることができる複数の相互接続パッド３１６をその上に含む第２面３１４とを含む。基板３１０は、複数の誘電体層３１８、３２０、３２２、３２４、３２６を含む複数の層を含む。層２６は、ソルダレジスト層であってよい。基板３１０は、基板３１０内に、複数の電気信号を配信するために形成された複数の導電性パスも含む。図４は、誘電体層３１８において、誘電体層３２０に延びる導電性パスであって、パターン化された金属層３２８と複数のパッド金属領域３３８、３４０に延びる複数の導電性ビア３３０、３３２、３３４、３３６を含む導電性パスの一例を示す図４に図示されるような金属パスレイアウトは、レイアウトの一例であり、様々に変形されてよい。殆どの複数の誘電体層における複数の金属パスは、単純化のために不図示である。基板３１０は、バンプレスビルドアップ層コアレス（ＢＢＵＬ−Ｃ）パッケージを形成するために、金属層と誘電体層とが堆積され、積層される、バンプレスビルドアップ層（ＢＢＵＬ）技術を用いて形成されてよい。基板３１０は、モールド層３６６及びその上に位置するコンフォーマルシールディング３６８を含んでよい。
図４に図示された実施形態において、フリップチップダイ３５６は、上部誘電体層３１８内に埋め込まれたＲＦダイ３４４に電気的に結合される。ＲＦダイ３４４は、その裏面上に、金属被膜層３５２及びダイ接着フィルム３５４を含んでよい。ＲＦダイ３４４への複数の電気接続は、複数の電気接続３４６、３４８を介し、パターン化された金属層３２８に連結されたダイのアクティブ面上で形成されてよい。フリップチップダイ３５６は、例えば、複数の電気接続３４１、３４３を介して複数のパッド領域３３８、３４０に、ＲＦダイ３４４に電気的に結合されてよい。複数のパッド領域３３８、３４０は、基板３１０の面３１２上の表面まで延びる。フリップチップダイ３５６上に、複数の他の層（例えば、金属被膜）が存在してもよいが、簡単のため図示されていない。フリップチップダイ３５６は、ダイ３５６と基板３１０の面３１４上の表面との間に間隙３５９と共に配置される。そのような間隙３５９は、フリップチップダイ３５６とＲＦダイ３４４との間の電気的干渉を最小化するように機能する。フリップチップダイ３５６と基板３１０の面３１４上の表面との間の間隙３５９のサイズは、複数の電気接続３４１、３４３の高さによって制御されてよい。
図５は、特定の実施形態に従って、埋め込みＲＦダイを含むアセンブリを形成するための動作のフローチャートを図示する。ボックス４０１は、基板のダイ面の基板誘電体層内の少なくともＲＦダイ上に埋め込まれる。限定されるものではないが、ＢＢＵＬ−Ｃ処理を含む、任意の適当なプロセシング処理が用いられてよい。ＢＢＵＬ−Ｃ処理においては、ＲＦダイが表面に提供され、それから誘電体層がＲＦダイの近くに作り上げられてよい。特定の実施形態において、次に、複数のコンタクト開口が、誘電体層を介して形成され、金属で充填して、ＲＦダイに接続するために複数の電気パスを形成してもよい。ボックス４０３は、ＲＦダイを含む誘電体層の上方に追加の誘電体層及び金属層を形成する。ＢＢＵＬ処理において、そのような複数の層は、構造上へ（適当な複数の電気パスの形成と共に）積層され多層基板を得る。ボックス４０５では、基板をプリント回路基板（ＰＣＢ）に取り付けるために、多層基板上に複数のランドパッドを形成する。ボックス４０７では、追加のダイを（複数のランドパッドが形成された面と対向する）デバイス取り付け面上に配置し、追加のダイの少なくとも一部が、埋め込みダイの上方に直接配置されるように追加のダイを配置する。そのようなレイアウトは、埋め込みダイと追加のダイとの間の電気接続距離を最小にするために機能する。ボックス４０９では、追加のダイ及び埋め込みダイの上方のデバイス取り付け面上にモールド層とシールドを提供し、保護及び電気的遮蔽が得られる。様々な実施形態の範囲内で、様々な追加、削除、ならびに/あるいは変形が、図４に関連して記載された上記の複数の動作に施されてよい。例えば、ボックス４０７において、追加のダイは、埋め込みＲＦダイの上方のダイ接着面にフィットする大きさであるパッケージ基板アセンブリの一部であってよい。さらに、特定の実施形態は、図４で特定された複数の動作と独立して、図４において特定された複数の動作の一部と関連してよい。
本明細書中に述べたように、実施形態により、以下の複数の利点のうちの１または複数が得られてよい。第１に、ＲＦダイの構造及び追加のダイの構造の埋め込み構造は、より小さな高さ（ｚ方向）を有するパッケージ基板を可能にし、特定の実施形態では、全高が１ｍｍ以下であるモールド層を含む基板を含んでよい。第２に、（複数の）埋め込みダイ上にコンポーネントを積層することにより、パッケージ基板は、より小さ水平寸法（ｘ−ｙ方向）を有してよい。そのような複数の構成は、特定の実施形態において、横方向に５０％程度、減少させ得る。第３に、互いの上部にＲＦダイを位置決めすることによって、ＲＦ損失を最小化し、ＲＦのパフォーマンスを改善する、より短く、信頼できる複数の接続が形成されてよい。第４に、基板内又は基板上に位置する構成のタイプに応じて、複数の技術の異種統合が単一パッケージ基板アセンブリにおいて有効にされてよい。第５に、ＲＦ送受信機が単一パッケージ基板上に、特別に調整され得る。さらに、図１−４における１又は複数のダイ構造上に形成された金属被膜層などは、電気的干渉を最小化するために動作してよい。
上記の実施形態における開示のように形成された複数の構造を含む複数のアセンブリは、様々な電気コンポーネントに適用してよい。図６は、具現化されてよい、開示された実施形態の複数の態様における電子システムアセンブリの一例を模式的に図示する。他の実施形態は、図６において特定された特徴の全てを含む必要はなく、図６において特定されていない代替の複数の特徴を含んでよい。
図６のアセンブリ５０２は、基板５１０内に、少なくとも１つの埋め込みＲＦダイ５４４を含んでよい。ＲＦダイ５４４は、ＲＦダイ上に位置した追加のダイ５５６に電気的に結合されてよい。図６に図示されるように、追加のダイ５５６の一部は、ＲＦダイ５４４を図示するために切り取られている（点線によって参照され、基板５１０内に埋め込まれていることを示す）。ＲＦダイ５４４及びその上に位置する追加のダイ５５６は、特定の実施形態において上記されたように構成されてよく、例えば、図１、３及び４において図示されたＲＦダイ５４４及び追加のダイ５５６を含んでよい。図６では、１つの埋め込みＲＦダイ及び１つの追加のダイのみが開示されている一方で、実施形態は、例えば、図２に関連して開示されたように、基板上に、複数の埋め込みダイ及び複数の追加のダイ（複数のＲＦダイ又は複数の他のタイプのダイ構造）を含んでよい。パッケージ基板内、又はパッケージ基板上に、様々なコンポーネント（例えば、ＣＰＵ、増幅器等）を配置することによって、システムの大きさが減少されてよい。
基板５１０は、プリント回路基板５８８に連結されてよい。アセンブリ５０２は、限定されるものではないが、ボード５８８上に配置されたメモリ５９０及び１または複数コントローラ５９２ａ、５９２ｂ・・・５９２ｎを含む他の複数のコンポーネントをさらに含んでよい。ボード５８８は、パッケージ基板５１０内の回路と、ボード５８８に取り付けられた他の複数のコンポーネントとの間の接続を提供する複数の導電性ラインを有する単一層又は多層ボードであってよい。ボード５８８は、特定の実施形態において、ドーターボード又は拡張カードのような複数のカードを含んでよい。特定の複数のコンポーネントが、複数のソケットに固定されてよく、又はボードに直接接続されてよい。様々なコンポーネントが同一のパッケージ内に集積されてもよい。ディスプレイ５９４もまた含まれてよい。
任意の適当なオペレーティングシステム及び様々なアプリケーションがメモリ５９０で実行され、備えられてよい。既知のキャッシング技術に従って、メモリ５９０内に備わるコンテンツがキャッシュされてよい。メモリ５９０内の複数のプログラム及びデータは、メモリ管理動作の一部としてストレージ５９６にスワップされてよい。システムアセンブリ５０２は、任意の適当なコンピューティングデバイスを含んでよく、限定されるものではないが、メインフレームサーバ、パーソナルコンピュータ、ワークステーション、ラップトップ、ハンドヘルドコンピュータ、ネットブック、ウルトラブック、タブレット、ブックリーダー、ハンドヘルド型ゲームデバイス、ハンドヘルド型エンターテイメントデバイス（例えば、ＭＰ３（ムービングピクチャエクスパーツグループオーディオレイヤー３）プレーヤ）、ＰＤＡ（携帯情報端末）、スマートフォン又は他の電話デバイス（無線又は有線）、ネットワークアプライアンス、バーチャライゼーションデバイス、ストレージコントローラ、ネットワークコントローラ、ルータ等を含んでよい。
複数のコントローラ５９２ａ、５９２ｂ・・・５９２ｎは、システムコントローラ、周辺機器コントローラ、メモリコントローラ、ハブコントローラ、Ｉ／Ｏ（入出力）バスコントローラ、ビデオコントローラ、ネットワークコントローラ、ストレージコントローラ、通信コントローラ等のうちの１または複数を含んでよい。例えば、ストレージコントローラは、ストレージプロトコル層に従って、ストレージ５９６からのデータの読み出し及びストレージ５９６へのデータの書き込みを制御できる。層のストレージプロトコルは、多数の周知のストレージプロトコルのいずれかであってよい。ストレージ５９６に書きこまれ、又はストレージ５９６から読み出されるデータは、周知のキャッシング技術に従って、キャッシュされてよい。ネットワークコントローラは、ネットワーク５９８上で、複数の遠隔デバイスへの及び複数の遠隔デバイスからの複数のネットワークパケットの送受信のための１または複数プロトコル層を含むことができる。ネットワーク５９８は、ローカルエリアネットワーク（ＬＡＮ）、インターネット、広域ネットワーク（ＷＡＮ）、記憶領域ネットワーク（ＳＡＮ）等を含んでよい。実施形態は、無線ネットワーク又は接続上のデータを送受信するよう構成され得る。特定の実施形態において、ネットワークコントローラ及び様々なプロトコル層は、非遮蔽のツイストペアケーブル上のイーサネット（登録商標）プロトコル、トークンリングプロトコル、ファイバーチャネルプロトコル等、又は、任意の他の適したネットワーク通信プロトコル用であってよい。
当然のことながら、ここに開示された実施形態の範囲内で、多くの変化が加えられてよい。本明細書中で用いられたようなダイという用語は、様々な処理動作によって、所望の電子デバイスへ変換されたワークピースに帰する。ダイは、通常ウエハからダイシングされ、半導体材料、非半導体材料、又は半導体材料と非半導体材料との組み合わせにより作製されてよい。「第１」、「第２」及び同種のものの複数の用語は、本明細書中で用いられる場合、ある特定の順序、量又は重要性を必ずしも意味するものでもなく、他の要素からある要素を区別するために用いられる。「上部」、「下部」、「上位」、「下位」、「上方」、「下方」及び同種のものなどの用語は、説明目的のため、及び相対的な位置を与えるために用いられ、限定するように解釈されない。実施形態は、様々な配置及び方向において製造され、使用され、含まれ得る。
上記の詳細な説明において、様々な特徴は、開示を合理化するために、一緒にグループ化されている。この開示の方法は、本発明のクレームされた実施形態が、各請求項に明確に記載されたよりも多くの特徴を必要とすることを意図することを反映していると解釈されない。むしろ、以下の複数の請求項が反映するように、発明の主題は、単一に開示された実施形態の全ての特徴よりも少ないものにあってよい。したがって、以下の複数の請求項は、ここで詳細な説明に組み込まれ、各請求項は、それ自身の分離された望ましい実施形態に基づく。
上記された、及び、添付の複数の図面において示された特定の例示的な実施形態の一方で、そのような実施形態は、単に例示であり、制限されないものであり、実施形態は、当業者が行い得る複数の変更なので、図示され及び開示された具体的な構築及び配列に限定されないと理解されることである。

Claims (19)

  1. 複数の誘電体層及び複数の導電性パスを含むコアレス基板であって、第１面及び前記第１面の反対側の第２面を含むコアレス基板と、
    前記コアレス基板内に埋め込まれた第１のダイであって、ＲＦダイを含み、前記コアレス基板の前記第１面に延びる誘電体層内に位置する第１のダイと、
    前記第１面上に位置する第２のダイであって、前記第１のダイ上に位置する前記第２のダイと、
    を備え、
    前記第２のダイは、前記第１のダイと積層し、且つ、前記第１面上の窪み領域において、前記コアレス基板に電気的に接続され、
    前記第２のダイは、アクティブ面と裏面とを含み、前記第２のダイの前記アクティブ面は、前記第１のダイの前記裏面に対向し、前記コアレス基板の前記第１面と接しているアセンブリ。
  2. 前記ダイの面上に位置するモールド材料と、
    前記第１面の上方に位置する電気遮蔽層と
    をさらに備え、
    前記第１のダイ及び前記第２のダイは、前記モールド材料に覆われる
    請求項１に記載のアセンブリ。
  3. 前記コアレス基板内に埋め込まれた第３のダイであって、前記第１のダイと同一の誘電体層内に位置する第３のダイと、
    前記コアレス基板の前記第１面上の前記第３のダイ上に位置する第４のダイと
    をさらに備える請求項１又は２に記載のアセンブリ。
  4. 前記コアレス基板のランド面上の複数の相互接続パッドとプリント回路基板とをさらに備え、
    前記コアレス基板は、前記複数の相互接続パッドを介して前記プリント回路基板に電気的に結合される
    請求項１から３のいずれか一項に記載のアセンブリ。
  5. 前記第１のダイは、アクティブ面と裏面とを含み、前記第１のダイの前記アクティブ面は、前記第１のダイの前記裏面と前記コアレス基板の前記第２面との間に位置する
    請求項１から４のいずれか一項に記載のアセンブリ。
  6. 前記第２のダイは、電力増幅器を備え、前記第２のダイは、前記第１のダイに電気的に結合する
    請求項１から５のいずれか一項に記載のアセンブリ。
  7. 前記第２のダイの少なくとも一部は、前記第１のダイの上方に直接位置する
    請求項１から６のいずれか一項に記載のアセンブリ。
  8. 前記第２のダイと、前記コアレス基板の裏面との間に間隙をさらに備える
    請求項１から７のいずれか一項に記載のアセンブリ。
  9. 前記第１のダイは、その前記裏面上の金属被膜層を含む
    請求項５に記載のアセンブリ。
  10. 第１面と第２面とを含むコアレス基板と、
    前記コアレス基板内の誘電体層に埋め込まれた第１のダイであって、ＲＦダイを含む第１のダイと、
    前記コアレス基板の前記第１面上に位置する第２のダイであって、前記第１のダイに電気的に結合する第２のダイと、
    を備え、
    前記第１のダイは、複数の誘電体層によって前記第２面と分離され、
    上から見た場合に、前記第２のダイが前記第１のダイの少なくとも一部を覆うように、前記第２のダイが前記第１のダイと位置合わせされ、
    前記第２のダイは、前記第１のダイと積層し、且つ、前記第１面上の窪み領域において、前記コアレス基板に電気的に接続され、
    前記第２のダイは、アクティブ面と裏面とを含み、前記第２のダイの前記アクティブ面は、前記第１のダイの前記裏面に対向し、前記コアレス基板の前記第１面と接しているアセンブリ。
  11. 前記第１面上に位置するモールド材料と、
    前記第１面上の前記モールド材料に連結される電気遮蔽構造と
    をさらに備え、
    前記第１のダイ及び前記第２のダイは、前記モールド材料に覆われる
    請求項１０に記載のアセンブリ。
  12. 前記第１のダイは、金属被膜層と、その上にダイ接着フィルムとを含み、
    前記第２のダイは、金属被膜層と、その上にダイ接着フィルムとを含み、
    前記第２のダイの前記ダイ接着フィルムは、前記第１のダイの前記ダイ接着フィルムと接触して配置される
    請求項１０又は１１に記載のアセンブリ。
  13. 前記第１のダイは、前記コアレス基板の前記第１面に延びる誘電体層内に位置する
    請求項１０から１２のいずれか一項に記載のアセンブリ。
  14. 前記誘電体層内に埋め込まれた第３のダイと、
    前記コアレス基板の前記ダイの接着面上に位置する第４のダイと
    をさらに備える
    請求項１０から１３のいずれか一項に記載のアセンブリ。
  15. 第１面と前記第１面の反対側の第２面と含むコアレス基板内の誘電体層内に、ＲＦダイを含み、前記第１面に延伸する誘電体層内に位置する第１のダイを埋め込む段階と、
    前記コアレス基板の前記第１面上に、前記第１のダイの上方に位置する第２のダイを配置する段階と、
    前記基板の前記第１面上に、前記第１のダイ及び前記第２のダイを覆うモールド層を形成する段階と、
    前記ダイの面上に、前記モールド層に連結した電気遮蔽層を提供する段階と
    を含み、
    前記第２のダイは、前記第１のダイと積層し、且つ、前記第１面上の窪み領域において、前記コアレス基板に電気的に接続され、
    前記第２のダイのアクティブ面が前記第１のダイの裏面に対向するように、前記第２のダイを位置決めする段階をさらに備え
    前記第２のダイの前記アクティブ面は、前記コアレス基板の前記第１面と接している方法。
  16. 前記第１のダイと同一の前記誘電体層内に第３のダイを埋め込む段階と、
    前記コアレス基板の前記第１面上に、前記第３のダイ上に位置する第４のダイを配置する段階と
    をさらに備える
    請求項１５に記載の方法。
  17. 前記第１のダイのアクティブ面が前記コアレス基板の前記第２面に対向し、前記第１のダイの裏面が前記第２のダイに対向するように、前記第１のダイと前記第２のダイを位置決めする段階をさらに備える
    請求項１５又は１６に記載の方法。
  18. 前記窪み領域内に、前記第２のダイから前記コアレス基板に複数の電気接続が形成される
    請求項１５から１７のいずれか一項に記載の方法。
  19. 前記第２のダイは、前記コアレス基板の前記第１面から離れて間隔が空けられる
    請求項１５から１８のいずれか一項に記載の方法。
JP2015534478A 2012-09-29 2013-06-28 コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ Active JP6097837B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/631,982 US20140091440A1 (en) 2012-09-29 2012-09-29 System in package with embedded rf die in coreless substrate
US13/631,982 2012-09-29
PCT/US2013/048780 WO2014051816A1 (en) 2012-09-29 2013-06-28 System in package with embedded rf die in coreless substrate

Publications (2)

Publication Number Publication Date
JP2015536046A JP2015536046A (ja) 2015-12-17
JP6097837B2 true JP6097837B2 (ja) 2017-03-15

Family

ID=50384391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015534478A Active JP6097837B2 (ja) 2012-09-29 2013-06-28 コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ

Country Status (6)

Country Link
US (1) US20140091440A1 (ja)
JP (1) JP6097837B2 (ja)
KR (2) KR101629120B1 (ja)
CN (1) CN104221146A (ja)
DE (1) DE112013000419B4 (ja)
WO (1) WO2014051816A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9451696B2 (en) 2012-09-29 2016-09-20 Intel Corporation Embedded architecture using resin coated copper
US9537205B2 (en) 2013-11-08 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3D antenna for integrated circuits
KR101688077B1 (ko) * 2015-01-08 2016-12-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 그 제작 방법
US20170092594A1 (en) * 2015-09-25 2017-03-30 Qualcomm Incorporated Low profile package with passive device
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
US10304804B2 (en) * 2017-03-31 2019-05-28 Intel Corporation System on package architecture including structures on die back side
US10666200B2 (en) * 2017-04-04 2020-05-26 Skyworks Solutions, Inc. Apparatus and methods for bias switching of power amplifiers
US10879197B2 (en) * 2017-08-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating package structure
US11424195B2 (en) * 2018-04-02 2022-08-23 Intel Corporation Microelectronic assemblies having front end under embedded radio frequency die
WO2020250795A1 (ja) * 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ 電子回路装置
KR102573573B1 (ko) 2019-10-25 2023-09-01 삼성전자주식회사 반도체 패키지
CN113725098B (zh) * 2020-03-27 2023-12-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
US11152707B1 (en) * 2020-07-02 2021-10-19 International Business Machines Corporation Fast radio frequency package
US20220208713A1 (en) * 2020-12-30 2022-06-30 Micron Technology, Inc. Semiconductor device assemblies and systems with one or more dies at least partially embedded in a redistribution layer (rdl) and methods for making the same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP2003188340A (ja) * 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
US6906416B2 (en) * 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US20070152321A1 (en) * 2005-12-29 2007-07-05 Wei Shi Fluxless heat spreader bonding with cold form solder
JP4946056B2 (ja) * 2006-01-11 2012-06-06 日本電気株式会社 積層型モジュールおよびその製造方法
JP2007242684A (ja) * 2006-03-06 2007-09-20 Disco Abrasive Syst Ltd 積層型半導体装置及びデバイスの積層方法
US7892882B2 (en) * 2006-06-09 2011-02-22 Freescale Semiconductor, Inc. Methods and apparatus for a semiconductor device package with improved thermal performance
JP5378643B2 (ja) * 2006-09-29 2013-12-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR100844383B1 (ko) * 2007-03-13 2008-07-07 도레이새한 주식회사 반도체 칩 적층용 접착 필름
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
TW200933859A (en) * 2008-01-17 2009-08-01 En-Min Jow Electromagnetic shilding structure and method for multi-chip package module
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8110920B2 (en) 2009-06-05 2012-02-07 Intel Corporation In-package microelectronic apparatus, and methods of using same
JP5402482B2 (ja) * 2009-10-01 2014-01-29 パナソニック株式会社 モジュールとモジュールの製造方法
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8218337B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
JP5565000B2 (ja) * 2010-03-04 2014-08-06 カシオ計算機株式会社 半導体装置の製造方法
US8264849B2 (en) * 2010-06-23 2012-09-11 Intel Corporation Mold compounds in improved embedded-die coreless substrates, and processes of forming same
US20120001339A1 (en) * 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8216918B2 (en) * 2010-07-23 2012-07-10 Freescale Semiconductor, Inc. Method of forming a packaged semiconductor device
US8754516B2 (en) * 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
JP2011233915A (ja) * 2011-07-06 2011-11-17 Panasonic Corp 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
US20130093067A1 (en) * 2011-10-13 2013-04-18 Flipchip International, Llc Wafer level applied rf shields
CN102543970A (zh) * 2011-12-26 2012-07-04 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8890628B2 (en) * 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones

Also Published As

Publication number Publication date
CN104221146A (zh) 2014-12-17
DE112013000419T5 (de) 2014-09-18
JP2015536046A (ja) 2015-12-17
KR101629120B1 (ko) 2016-06-09
KR101709579B1 (ko) 2017-02-23
KR20140098828A (ko) 2014-08-08
WO2014051816A1 (en) 2014-04-03
US20140091440A1 (en) 2014-04-03
DE112013000419B4 (de) 2024-04-11
KR20160066012A (ko) 2016-06-09

Similar Documents

Publication Publication Date Title
JP6097837B2 (ja) コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ
US10555417B2 (en) Mainboard assembly including a package overlying a die directly attached to the mainboard
KR102210332B1 (ko) 반도체 패키지
CN108807297B (zh) 电子封装件及其制法
EP2548225B1 (en) System-in-package using embedded-die coreless substrates, and processes of forming same
US8946900B2 (en) X-line routing for dense multi-chip-package interconnects
US7889509B2 (en) Ceramic capacitor
US20160276288A1 (en) Semiconductor package and semiconductor device including electromagnetic wave shield layer
US20140124907A1 (en) Semiconductor packages
CN100399551C (zh) 元件搭载基板
US20190206839A1 (en) Electronic device package
CN107785277B (zh) 电子封装结构及其制法
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20080047740A1 (en) Circuit Board Assembly Having Passive Component and Stack Structure Thereof
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
KR20130010359A (ko) 반도체 장치용 기판 및 그를 포함한 반도체 장치
US10134713B2 (en) Semiconductor package
US20140198459A1 (en) Stacked package device and manufacturing method thereof
US20210202461A1 (en) Method for embedding silicon die into a stacked package
KR20150059068A (ko) 반도체 패키지
KR102035774B1 (ko) 선택적으로 조정된 전기적 특성을 갖는 전자 소자
US9171795B2 (en) Integrated circuit packaging system with embedded component and method of manufacture thereof
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
CN108666279B (zh) 电子封装件及其制法
CN109983570A (zh) 具有晶片级有源管芯和外部管芯底座的半导体封装

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6097837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250