CN114585159A - 电子组件及电子组件设置供电电路的方法 - Google Patents

Abstract

本申请提供一种电子组件及电子组件设置供电电路的方法。本申请提供的电子组件，通过将电子组件中小功耗的PMIC从PCB基板上靠近边缘的位置移动至距离芯片更近的封装基板上，能够缩短小功耗的PMIC的供电距离，减少功耗，提升小功耗的PMIC的供电质量，特别是将PMIC用于向模拟IP核供电，对整体电子组件的供电质量有显著提升；并且，还可以释放PCB基板上的更多电源布局资源，给大功耗的电源装置使用，进而能够减少大功耗电源装置的损耗(如铜损)，从而减小电子组件供电部分的板级损耗，增加电子组件供电部分的功耗的余量。

Description

电子组件及电子组件设置供电电路的方法

技术领域

本申请涉及集成电路领域，尤其涉及一种电子组件及电子组件设置供电电路的方法。

背景技术

通过在印制电路板(Printed Circuit Board，简称PCB)基板(也称为PCB单板)上封装芯片，可以形成诸如倒装芯片(FCCSP)的半导体封装件。这种芯片被焊接到印制电路板的电路图案。PCB基板上还需具有向封装的芯片供电的电源装置。形成的整个电路板可以称为电子组件。

随着半导体技术的发展，芯片的集成度越来越高，尤其是系统级芯片(System onChip，简称SoC)，可以集成多个芯片裸片和知识产权(IP)核，不同厂商提供的IP核所需电源电压不同，系统级芯片需要多种电源(不同种类的电源是指不同输入电压的电源)供电。随着芯片集成度的提高，芯片所需的电源种类也随之增加，为了满足对芯片的供电需求，需在PCB基板上设置多个电源管理集成电路(Power Management IC，简称PMIC)及上级电源，占用PCB基板的很多电源布局资源。

目前，芯片通常设置在PCB基板的中心区域，PMIC和电源设置在PCB基板上靠近边缘区域，芯片与PMIC和电源之间布设了大量的高速/低速信号走线，芯片四周被PCB基板上的高速/低速信号走线包围，供电路径很长，导致电子组件的功耗增加，电源供电质量变差。

发明内容

本申请提供一种电子组件及电子组件设置供电电路的方法。

第一方面，本申请提供一种电子组件，包括：

PCB基板，位于所述PCB基板上的封装基板，位于所述封装基板上的芯片，以及位于所述封装基板上的第一电源管理集成电路；

所述第一电源管理集成电路通过所述封装基板上的电源线向所述芯片供电，所述第一电源管理集成电路的输出电流小于电流阈值。

可选地，所述芯片包括至少一个芯片裸片，每一所述芯片裸片包括知识产权核；

所述第一电源管理集成电路包括：用于向所述知识产权核供电的电源管理集成电路；

其中，每一所述第一电源管理集成电路的输出端与至少一个所述知识产权核的电源输入端电连接，向至少一个所述知识产权核供电。

可选地，电子组件还包括：

所述第一电源管理集成电路的上级电源，所述上级电源位于所述PCB基板上，所述上级电源与所述封装基板位于所述PCB基板的同一侧，所述第一电源管理集成电路的上级电源用于向所述第一电源管理集成电路供电；

位于所述封装基板上的柔性电路连接器，每一所述第一电源管理集成电路均位于所述芯片与所述柔性电路连接器之间；

每一所述上级电源的输出端通过柔性电路与所述柔性电路连接器的电源输入端电连接，所述柔性电路连接器的电源输出端与至少一个所述第一电源管理集成电路的输入端电连接；

每一所述上级电源通过所述柔性电路和所述柔性电路连接器向至少一个所述第一电源管理集成电路供电；所述柔性电路在所述PCB基板的上方悬空设置。

可选地，电子组件还包括：

所述封装基板的第一电源线通过第一连接器与所述PCB基板的第一电源线电连接，

每一所述上级电源通过所述PCB基板的第一电源线、第一连接器和所述封装基板的第一电源线与至少一个所述第一电源管理集成电路的输入端电连接，向至少一个所述第一电源管理集成电路供电。

可选地，电子组件还包括：

位于所述PCB基板上的至少一个第二电源管理集成电路，所述第二电源管理集成电路与所述封装基板位于所述PCB基板的同一侧，所述第二电源管理集成电路的输出电流大于或等于所述电流阈值；

所述封装基板的第二电源线通过第二连接器与所述PCB基板的第二电源线电连接；

所述第二电源管理集成电路的输出端通过所述PCB基板的第二电源线、第二连接器和所述封装基板的第二电源线与至少一个所述芯片裸片的电源输入端电连接，向至少一个所述芯片裸片供电。

可选地，电子组件还包括：

每一所述第二电源管理集成电路的上级电源，每一所述第二电源管理集成电路的上级电源与所述第二电源管理集成电路位于所述PCB基板的同一侧；

每一所述第二电源管理集成电路的上级电源通过所述PCB基板的第三电源线与所述第二电源管理集成电路的输入端电连接，向所述第二电源管理集成电路供电。

第二方面，本申请提供一种电子组件设置供电电路的方法，所述电子组件包括：

PCB基板，位于所述PCB基板上的封装基板，位于所述封装基板上的芯片；

用于向所述芯片供电的第一电源管理集成电路，所述第一电源管理集成电路的输出电流小于电流阈值；

所述方法包括：

将所述第一电源管理集成电路设置于所述封装基板上，并将所述第一电源管理集成电路的输出端与所述封装基板上的电源线连接，以使所述第一电源管理集成电路通过所述封装基板上的电源线向所述芯片供电。

可选地，所述方法还包括：

将所述第一电源管理集成电路的上级电源设置于所述PCB基板上且与所述封装基板位于所述PCB基板的同一侧；

在所述封装基板上设置柔性电路连接器，使得每一所述第一电源管理集成电路均位于所述芯片与所述柔性电路连接器之间；

将每一所述上级电源的输出端通过柔性电路与所述柔性电路连接器的电源输入端电连接，并将所述柔性电路连接器的电源输出端与至少一个所述第一电源管理集成电路的输入端电连接；

每一所述上级电源通过所述柔性电路和所述柔性电路连接器向至少一个所述第一电源管理集成电路供电，所述柔性电路在所述PCB基板的上方悬空设置。

可选地，所述方法还包括：

将所述电子组件的第二电源管理集成电路设置在PCB基板上，且与所述封装基板位于所述PCB基板的同一侧，其中所述第二电源管理集成电路的输出电流大于或等于所述电流阈值；

将所述封装基板的第二电源线通过第二连接器与所述PCB基板的第二电源线电连接，所述第二电源管理集成电路的输出端通过所述PCB基板的第二电源线、第二连接器和所述封装基板的第二电源线与至少一个所述芯片裸片的电源输入端电连接，向至少一个所述芯片裸片供电。

可选地，所述方法还包括：

将每一所述第二电源管理集成电路的上级电源设置于所述PCB基板上，且与所述第二电源管理集成电路位于所述PCB基板的同一侧；

将每一所述第二电源管理集成电路的上级电源的输出与所述PCB基板上连接所述第二管理集成电路输入端的第三电源线电连接，每一所述第二电源管理集成电路的上级电源通过所述第三电源线向所述第二电源管理集成电路供电。

本申请提供的电子组件及电子组件设置供电电路的方法，通过将电子组件中小功耗的PMIC从PCB基板上靠近边缘的位置移动至距离芯片更近的封装基板上，能够缩短小功耗的PMIC的供电距离，减少功耗，提升小功耗的PMIC的供电质量，特别是将PMIC用于向模拟IP核供电，对整体电子组件的供电质量有显著提升；并且，还可以释放PCB基板上的更多电源布局资源，给大功耗的电源装置使用，进而能够减少大功耗电源装置的损耗(如铜损)，从而减小电子组件供电部分的板级损耗，增加电子组件供电部分的功耗的余量。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为本申请提供的电子组件中芯片、PMIC和上级电源的现有布局的示意图；

图2为本申请一示例实施例提供的一种电子组件的结构示意图；

图3为本申请一示例实施例提供的另一种电子组件的结构示意图；

图4为本申请一示例实施例提供的另一种电子组件的结构示意图；

图5为本申请一示例实施例提供的另一种电子组件的结构示意图；

图6为本申请一示例实施例提供的另一种电子组件的结构示意图；

图7为本申请一示例实施例提供的电子组件设置供电电路的方法流程图；

图8为本申请另一示例实施例提供的电子组件设置供电电路的方法流程图；

图9为本申请另一示例实施例提供的电子组件设置供电电路的方法流程图；

图10为本申请另一示例实施例提供的电子组件设置供电电路的方法流程图。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

首先对本申请所涉及的名词进行解释：

印制电路板(Printed Circuit Board，简称PCB)，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气相互连接的载体。

系统级芯片(System on Chip，简称SoC)，也称为片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。

芯片裸片(die)：在集成电路中，die是一小块半导体材料，在其上制造了给定的功能电路。通常集成电路是通过诸如光刻的工艺在电子级硅(EGS)或其他半导体(例如GaAs)的单个晶片上大批量生产的。晶圆被切割(切成小块)，每块包含一个电路副本，这些部件中的每一个都称为die。

电源管理集成电路(Power Management IC，简称PMIC)，它是用来管理主机系统中的电源设备，常用于手机以及各种移动终端设备。

知识产权核(Intellectual Property core，简称IP核)，是在集成电路的可重用设计方法学中，指某一方提供的形式为逻辑单元、芯片设计的可重用模组。

柔性电路板(Flexible Printed Circuit简称FPC)，是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高度可靠性，较佳的可挠性印刷电路板。具有配线密度高、重量轻、厚度薄、弯折性好的特点。

此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在以下各实施例的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。

通过在印制电路板(Printed Circuit Board，简称PCB)基板(也称为PCB单板)上封装芯片，可以形成诸如倒装芯片(FCCSP)的半导体封装件。这种芯片被焊接到印制电路板的电路图案。PCB基板上还需具有向封装的芯片供电的电源装置。形成的整个电路板可以称为电子组件。

随着半导体技术的发展，芯片的集成度越来越高，尤其是系统级芯片(SystemonChip，简称SoC)，可以集成多个芯片裸片和知识产权(IP)核，不同厂商提供的IP核所需电源电压不同，系统级芯片需要多种电源(不同种类的电源是指不同输入电压的电源)供电。随着芯片集成度的提高，芯片所需的电源种类也随之增加，为了满足对芯片的供电需求，需在PCB基板上设置多个电源管理集成电路(Power Management IC，简称PMIC)及上级电源，占用PCB基板的很多电源布局资源。

目前，电子组件中芯片、PMIC和上级电源的一种示例性的布局方式如图1所示，芯片通常设置在PCB基板的中心区域，PMIC和上级电源设置在PCB基板上靠近边缘区域，芯片与PMIC之间布设了大量的高速/低速信号走线(图中未示出)，芯片四周被PCB基板上的高速/低速信号走线包围，供电路径很长，导致电子组件的功耗很大。

本申请提供的电子组件，通过将电子组件中小功耗的PMIC从PCB基板上靠近边缘的位置移动至距离芯片更近的封装基板上，能够缩短小功耗的PMIC的供电距离，减少功耗，提升小功耗的PMIC的供电质量，特别是将PMIC用于向模拟IP核供电，对整体电子组件的供电质量有显著提升；并且，还可以释放PCB基板上的更多电源布局资源，给大功耗的电源装置使用，进而能够减少大功耗电源装置的损耗(如铜损)，从而减小电子组件供电部分的板级损耗，增加电子组件供电部分的功耗的余量。

进一步地，封装基板上设置的PMIC的上级电源通过柔性电路和设置于封装基板上的柔性电路连接器向封装基板上设置的PMIC供电，通过采用外部悬空的方式进行供电，不受PCB基板上物理水平布局的限制，充分利用了装配空间，对小功耗的PMIC进行供电，实现3D供电方式，提升板级物理资源的利用率。另外，在电子组件中FPC信号走线方案的基础上，不会额外增加电子组件的总体高度，也即不会增加电子组件的厚度，从而能够在保证不增加电子组件厚度和层数的基础上，是否小功耗电源装置的电源布局资源给大功耗电源装置使用，优化电子组件的整体PPA指标。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。

图2为本申请一示例实施例提供的一种电子组件的结构示意图，如图2所示，电子组件包括：PCB基板21，位于PCB基板21上的封装基板22，位于封装基板22上的芯片23，以及位于封装基板22上的第一电源管理集成电路24。第一电源管理集成电路24通过封装基板22上的电源线221向芯片23供电。

其中，第一电源管理集成电路24的输出电流小于电流阈值，也即是第一电源管理集成电路24包括电子组件中用于向芯片23供电的小功耗电源，例如，电子组件中用于向芯片23所集成的IP核供电的PMIC，用于向芯片23所集成的die的非内核(core)元件供电的PMIC等功耗较小的电源装置。

另外，电流阈值是根据实际应用场景中小电源输入电流确定，可以根据经验值进行设置和调整，此处不做具体限定。

通常，封装基板上的芯片、PMIC等电子器件也耦合在封装基板上，位于PCB基板上的封装基板与PCB基板通过焊球等连接器耦合在一起。PCB基板上的电源装置等电子器件也耦合在PCB基板上。

封装基板和PCB基板上可以布设信号走线，包括用于供电的电源线和用于传输数据的数据线。

其中，电子组件可以包括一层或多层PCB基板，本实施例对此不做具体限定。

本实施例中，通过将电子组件中小功耗的PMIC从PCB基板上靠近边缘的位置移动至距离芯片更近的封装基板上，能够缩短小功耗的PMIC的供电距离，减少功耗，提升小功耗的PMIC的供电质量，特别是将PMIC用于向模拟IP核供电，对整体电子组件的供电质量有显著提升；并且，还可以释放PCB基板上的更多电源布局资源，给大功耗的电源装置使用，进而能够减少大功耗电源装置的损耗(如铜损)，从而减小电子组件供电部分的板级损耗，增加电子组件供电部分的功耗的余量。

在实际应用中，电子组件中的芯片可以集成一个或者多个芯片裸片(die)，每一芯片裸片包括内核(core)和知识产权(IP)核，不同的芯片裸片之间通过IP核进行对接，实现不同芯片裸片之间的信号传输。例如，系统级芯片(SoC)通常集成了多个die，不同die之间通过IP核对接。

其中，不同厂商提供的IP核所需的电源电流不同，SoC需要多种类型的电源(不同种类的电源是指不同输入电流的电源)供电。

电子组件中，用于向知识产权核(IP核)供电的电源装置通常为功耗较小的电源装置，称为小功耗电源装置。电子组件中，用于向die的内核(core)供电的电源装置通常为功耗较大的电源装置，称为大功耗电源装置。

可选地，设置于封装基板上的第一电源管理集成电路可以包括：用于向芯片集成的知识产权核(IP核)供电的电源管理集成电路。

其中，每一第一电源管理集成电路的输出端与至少一个知识产权核的电源输入端电连接，向至少一个知识产权核供电。

示例性地，电源管理集成电路PMIC可以包括：LDO(Low Dropout regulator，低压差线性稳压器)、线性稳压器等稳压器，Buck电路(降压式变换电路)等等中一种或多种。

可选地，基于上述任意一种电子组件，如图3所示，电子组件还可以包括：每一第一电源管理集成电路34的上级电源35。每一第一电源管理集成电路的上级电源35用于向第一电源管理集成电路供电。其中，每一上级电源35与封装基板位于PCB基板31的同一侧。

由于封装基板上的电源布局资源有限，将PMIC的上级电源仍然设置于PCB基板上，尽可能将封装基板上的电源布局资源留给小功耗的PMIC，从而使得尽可能多的小功耗电源装置就近芯片设置，在电子组件的板级层面做整体优化电源装置的供电结构的布局，降低电子组件的整体功耗，提升芯片性能。

另外，设置于封装基板上的PMIC的功耗较小，并且在电子组件上的位置远离主供电热点区域(如大功耗的上级电源所在的位置)，设置于封装基板上的PMIC无需使用散热器，无需增加复杂的散热结构，参照现有的电子组件的散热结构即可。

进一步地，每一第一电源管理集成电路的上级电源向第一电源管理集成电路供电，可以采用如下任意一种方式实现：

一种可能的实施方式为：如图3所示，电子组件还可以包括：位于封装基板32上的柔性电路连接器36，每一第一电源管理集成电路34均位于芯片33与柔性电路连接器36之间。其中，第一电源管理集成电路34就近芯片33放置，尽可能地缩小PMIC的供电距离，提升供电质量。

每一上级电源35的输出端通过柔性电路37与柔性电路连接器36的电源输入端电连接，柔性电路连接器36的电源输出端与至少一个第一电源管理集成电路34的输入端电连接。

每一上级电源35通过柔性电路37和柔性电路连接器36向至少一个第一电源管理集成电路34供电。

其中，柔性电路37作为PMIC的电源线，在PCB基板的上方悬空设置。

需要说明的是，图3中仅以封装基板上的一个PMIC与上级电源的连接方式为例进行示例性地说明，每一PMIC与其上级电源的供电方式均可以采用图3中所示的方式实现。

在实际应用中，电子组件的封装上设置有用于实现芯片与外部的信号传输的FPC连接器，与封装基板外部的FPC信号走线连接，芯片通过FPC连接器和FPC信号走线可以实现与外部的信号传输。

由于FPC连接器的引脚(pin)可以承担小功耗电源通流。本实施例中，可以FPC链接器还用于实现设置于封装基板上的PMIC与上级电源之间的电源连接，上级电源的输出端通过柔性电路中的电源线与FPC连接器的电源输入端连接，FPC的电源输出端与封装基板上的PMIC的电源输入端连接，从而实现上级电源通过FPC电源线和FPC连接器向PMIC供电。

可选地，用于实现供电功能的FPC连接器包括电源输入端和输出端，同时还可以包括信号输入端和信号输出端，能够同时用于实现供电和信号传输功能，从而节省电源布局资源。

可选地，在封装基板上设置专门用于实现信号传输的FPC连接器，用于实现芯片与外部的信号传输。并且在封装基板上独立设置用于实现供电功能的FPC连接器，用于实现上级电源通过FPC电源线和FPC连接器向PMIC供电。

示例性地，如图6所示，可以在图5提供的电子组件的基础上，增加专门用于实现信号传输的FPC连接器60。

无论是否单独设置用于实现供电功能的FPC连接器，均不会额外增加电子组件的总体高度，也即不会增加电子组件的厚度，从而能够在保证不增加电子组件厚度和层数的基础上，是否小功耗电源装置的电源布局资源给大功耗电源装置使用，优化电子组件的整体PPA(Power，Performance，Area)指标。

需要说明的是，本实施例中采用的上拉FPC通过FPC连接器向PMIC进行供电的方式，不仅局限于从PCB基板上拉FPC进行供电，在其他应用场景中，还可以应用于非PCB上的供电。

另一种可能的实施方式为：封装基板和PCB基板上布设有信号走线，根据传输信号的不同，可以将信号走线分为用于供电的电源线和用于传输数据的数据线。

示例性地，如图4所示，封装基板42的第一电源线422通过第一连接器423与PCB基板41的第一电源线411电连接。每一第一电源管理集成电路44的上级电源45通过PCB基板41的第一电源线411、第一连接器423和封装基板42的第一电源线422与至少一个第一电源管理集成电路44的输入端电连接，向至少一个第一电源管理集成电路44供电。

在上述任意一种电子组件的基础上，通过将小功耗电源装置设置于封装基板上，将PCB基板上更多的电源布局资源释放，用于设置向芯片供电的大功耗电源装置，可以减小大功耗电源装置的损耗。

需要说明的是，图4中仅以封装基板上的一个PMIC与上级电源的连接方式为例进行示例性地说明，每一PMIC与其上级电源的供电方式均可以采用图4中所示的方式实现。另外，图中与供电方式无关的部分(例如芯片上部分引脚的连接关系等)未示出。

示例性地，在图3或图4所示电子组件的基础上，电子组件还可以包括：位于PCB基板上的至少一个第二电源管理集成电路，第二电源管理集成电路与封装基板位于PCB基板的同一侧，第二电源管理集成电路的输出电流大于或等于电流阈值。

示例性地，以在图3所示电子组件的基础上增加位于PCB基板上的至少一个第二电源管理集成电路得到的电子组件为例，如图5所示，电子组件还可以包括：位于PCB基板51上的至少一个第二电源管理集成电路58，第二电源管理集成电路58与封装基板52位于PCB基板51的同一侧，第二电源管理集成电路58的输出电流大于或等于电流阈值。

其中，封装基板52的第二电源线通过第二连接器与PCB基板的第二电源线电连接。第二电源管理集成电路58的输出端通过PCB基板51的第二电源线、第二连接器和封装基板52的第二电源线与芯片53中至少一个芯片裸片的电源输入端电连接，向芯片53中的至少一个芯片裸片供电。

在电子组件中，用于向知识产权核(IP核)供电的电源装置通常为功耗较小的电源装置，称为小功耗电源装置。电子组件中，用于向die的内核(core)供电的电源装置通常为功耗较大的电源装置，称为大功耗电源装置。

第二电源管理集成电路包括：用于向内核供电的电源管理集成电路。

进一步地，如图5所示，电子组件还可以包括：每一第二电源管理集成电路58的上级电源59，每一第二电源管理集成电路58的上级电源59与第二电源管理集成电路58位于PCB基板51的同一侧。

其中，每一第二电源管理集成电路58的上级电源59通过PCB基板51的第三电源线与第二电源管理集成电路58的输入端电连接，向第二电源管理集成电路58供电。

在图4所示电子组件的基础上增加位于PCB基板上的至少一个第二电源管理集成电路得到的电子组件中，第二电源管理集成电路及其上级电源、芯片之间的连接关系与图5中类似，此处不再赘述。

另外，电子组件还包括，PCB基板上布设的信号线，信号线位于封装基板与第二电源管理集成电路之间。

本实施例提供的电子组件，通过将电子组件中小功耗的PMIC从PCB基板上靠近边缘的位置移动至距离芯片更近的封装基板上，能够缩短小功耗的PMIC的供电距离，减少功耗，提升小功耗的PMIC的供电质量，特别是用于将PMIC向模拟IP核供电，对整体电子组件的供电质量有显著提升；并且，还可以释放PCB基板上的更多电源布局资源，给大功耗的电源装置使用，进而能够减少大功耗电源装置的损耗(如铜损)，从而减小电子组件供电部分的板级损耗，增加电子组件供电部分的功耗的余量。进一步地，封装基板上设置的PMIC的上级电源通过柔性电路和设置于封装基板上的柔性电路连接器向封装基板上设置的PMIC供电，在电子组件中FPC信号走线方案的基础上，不会额外增加电子组件的总体高度，也即不会增加电子组件的厚度，从而能够在保证不增加电子组件厚度和层数的基础上，是否小功耗电源装置的电源布局资源给大功耗电源装置使用，优化电子组件的整体PPA指标。

图7为本申请一示例实施例提供的电子组件设置供电电路的方法流程图。本实施例体提供的电子组件设置供电电路的方法，应用于电阻组件的组装设备。其中，电阻组件可以采用上述任意一种电子组件。电子组件包括：PCB基板，位于PCB基板上的封装基板，位于封装基板上的芯片；用于向芯片供电的第一电源管理集成电路，第一电源管理集成电路的输出电流小于电流阈值。

其中，电子组件的供电电路包括第一电源管理集成电路。

电流阈值是根据实际应用场景中小电源输入电流确定，可以根据经验值进行设置和调整，此处不做具体限定。

如图7所示，该方法具体步骤如下：

步骤S71、将第一电源管理集成电路设置于封装基板上。

示例性地，组装设备可以包括控制装置、执行装置等，其中控制装置用于控制各个执行装置执行电子组件装置供电电路的方法，完成电子组件供电电路的设置。

其中，执行装置可以包括多种用于执行不同组装操作的装置，例如夹持装置、固定装置、定位装置、焊接装置等等。

该步骤中，通过一种或多种执行装置配合完成将第一电源管理集成电路设置于封装基板上。

步骤S72、将第一电源管理集成电路的输出端与封装基板上的电源线连接，以使第一电源管理集成电路通过封装基板上的电源线向芯片供电。

示例性地，可以通过将第一电源管理集成电路的输出端通过焊球焊接到封装基板上的电源线上，另外还可以采用插接等方式实现第一电源管理集成电路的输出端与封装基板上的电源线的电连接，此处不做具体限定。

可选的，电子组件中的芯片包括至少一个芯片裸片，每一芯片裸片包括知识产权核；第一电源管理集成电路包括：用于向知识产权核供电的电源管理集成电路；

本实施例提供的方法，电阻组件的组装设备能够自动实现电子组件供电电路的设置。通过将电子组件中小功耗的PMIC从PCB基板上靠近边缘的位置移动至距离芯片更近的封装基板上，能够缩短小功耗的PMIC的供电距离，减少功耗，提升小功耗的PMIC的供电质量，特别是将PMIC用于向模拟IP核供电，对整体电子组件的供电质量有显著提升；并且，还可以释放PCB基板上的更多电源布局资源，给大功耗的电源装置使用，进而能够减少大功耗电源装置的损耗(如铜损)，从而减小电子组件供电部分的板级损耗，增加电子组件供电部分的功耗的余量。

图8为本申请另一示例实施例提供的电子组件设置供电电路的方法流程图。在图7对应实施例的基础上，本实施例中，电子组件可以包括第一电源管理集成电路的上级电源，位于封装基板上的柔性电路连接器。如图8所示，电子组件设置供电电路的方法还包括如下步骤：

步骤S81、将第一电源管理集成电路的上级电源设置于PCB基板上且与封装基板位于PCB基板的同一侧。

步骤S82、在封装基板上设置柔性电路连接器，使得每一第一电源管理集成电路均位于芯片与柔性电路连接器之间。

步骤S83、将每一上级电源的输出端通过柔性电路与柔性电路连接器的电源输入端电连接，并将柔性电路连接器的电源输出端与至少一个第一电源管理集成电路的输入端电连接。

步骤S84、每一上级电源通过柔性电路和柔性电路连接器向至少一个第一电源管理集成电路供电，柔性电路在PCB基板的上方悬空设置。

上述步骤S81-S84中的每一步骤，可以通过一种或多种执行装置配合完成，本实施例对于执行装置的结构及具体实现方式不做具体限定。

一种可选地实施方式中，电子组件可以包括：第二电源管理集成电路。如图9所示，电子组件设置供电电路的方法还包括如下步骤：

步骤S91、将电子组件的第二电源管理集成电路设置在PCB基板上，且与封装基板位于PCB基板的同一侧，其中第二电源管理集成电路的输出电流大于或等于电流阈值。

步骤S92、将封装基板的第二电源线通过第二连接器与PCB基板的第二电源线电连接，第二电源管理集成电路的输出端通过PCB基板的第二电源线、第二连接器和封装基板的第二电源线与至少一个芯片裸片的电源输入端电连接，向至少一个芯片裸片供电。

上述步骤S91-S92中的每一步骤，可以通过一种或多种执行装置配合完成，本实施例对于执行装置的结构及具体实现方式不做具体限定。

一种可选地实施方式中，电子组件可以包括：第二电源管理集成电路的上级电源。如图10所示，电子组件设置供电电路的方法还包括如下步骤：

步骤S101、将每一第二电源管理集成电路的上级电源设置于PCB基板上，且与第二电源管理集成电路位于PCB基板的同一侧。

步骤S102、将每一第二电源管理集成电路的上级电源的输出与PCB基板上连接第二管理集成电路输入端的第三电源线电连接，每一第二电源管理集成电路的上级电源通过第三电源线向第二电源管理集成电路供电。

上述步骤S101-S102中的每一步骤，可以通过一种或多种执行装置配合完成，本实施例对于执行装置的结构及具体实现方式不做具体限定。

本实施例提供的方法，电阻组件的组装设备能够自动实现上述任意一种电子组件的供电电路的设置。

本申请一示例实施例提供的一种电子装置，该电子装置包括上述任一实施例提供的电子组件。

本实施例提供的电子装置具有电子组件，通过将电子组件中小功耗的PMIC从PCB基板上靠近边缘的位置移动至距离芯片更近的封装基板上，能够缩短小功耗的PMIC的供电距离，减少功耗，提升小功耗的PMIC的供电质量，特别是将PMIC用于向模拟IP核供电，对整体电子组件的供电质量有显著提升；并且，还可以释放PCB基板上的更多电源布局资源，给大功耗的电源装置使用，进而能够减少大功耗电源装置的损耗(如铜损)，从而减小电子组件供电部分的板级损耗，增加电子组件供电部分的功耗的余量。进一步地，封装基板上设置的PMIC的上级电源通过柔性电路和设置于封装基板上的柔性电路连接器向封装基板上设置的PMIC供电，在电子组件中FPC信号走线方案的基础上，不会额外增加电子组件的总体高度，也即不会增加电子组件的厚度，从而能够在保证不增加电子组件厚度和层数的基础上，是否小功耗电源装置的电源布局资源给大功耗电源装置使用，优化电子组件的整体PPA指标。

本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (10)

1.一种电子组件，其特征在于，包括：

PCB基板，位于所述PCB基板上的封装基板，位于所述封装基板上的芯片，以及位于所述封装基板上的第一电源管理集成电路；

所述第一电源管理集成电路通过所述封装基板上的电源线向所述芯片供电，所述第一电源管理集成电路的输出电流小于电流阈值。

2.根据权利要求1所述的电子组件，其特征在于，

所述芯片包括至少一个芯片裸片，每一所述芯片裸片包括知识产权核；

所述第一电源管理集成电路包括：用于向所述知识产权核供电的电源管理集成电路；

其中，每一所述第一电源管理集成电路的输出端与至少一个所述知识产权核的电源输入端电连接，向至少一个所述知识产权核供电。

3.根据权利要求2所述的电子组件，其特征在于，还包括：

所述第一电源管理集成电路的上级电源，所述上级电源位于所述PCB基板上，所述上级电源与所述封装基板位于所述PCB基板的同一侧，所述第一电源管理集成电路的上级电源用于向所述第一电源管理集成电路供电；

位于所述封装基板上的柔性电路连接器，每一所述第一电源管理集成电路均位于所述芯片与所述柔性电路连接器之间；

每一所述上级电源的输出端通过柔性电路与所述柔性电路连接器的电源输入端电连接，所述柔性电路连接器的电源输出端与至少一个所述第一电源管理集成电路的输入端电连接；

每一所述上级电源通过所述柔性电路和所述柔性电路连接器向至少一个所述第一电源管理集成电路供电；所述柔性电路在所述PCB基板的上方悬空设置。

4.根据权利要求3所述的电子组件，其特征在于：

所述封装基板的第一电源线通过第一连接器与所述PCB基板的第一电源线电连接，

每一所述上级电源通过所述PCB基板的第一电源线、第一连接器和所述封装基板的第一电源线与至少一个所述第一电源管理集成电路的输入端电连接，向至少一个所述第一电源管理集成电路供电。

5.根据权利要求1-4中任一项所述的电子组件，其特征在于，还包括：

位于所述PCB基板上的至少一个第二电源管理集成电路，所述第二电源管理集成电路与所述封装基板位于所述PCB基板的同一侧，所述第二电源管理集成电路的输出电流大于或等于所述电流阈值；

所述封装基板的第二电源线通过第二连接器与所述PCB基板的第二电源线电连接；

所述第二电源管理集成电路的输出端通过所述PCB基板的第二电源线、第二连接器和所述封装基板的第二电源线与至少一个所述芯片裸片的电源输入端电连接，向至少一个所述芯片裸片供电。

6.根据权利要求5所述的电子组件，其特征在于，还包括：

每一所述第二电源管理集成电路的上级电源，每一所述第二电源管理集成电路的上级电源与所述第二电源管理集成电路位于所述PCB基板的同一侧；

每一所述第二电源管理集成电路的上级电源通过所述PCB基板的第三电源线与所述第二电源管理集成电路的输入端电连接，向所述第二电源管理集成电路供电。

7.一种电子组件设置供电电路的方法，其特征在于，应用于电阻组件的组装设备，所述电子组件包括：

PCB基板，位于所述PCB基板上的封装基板，位于所述封装基板上的芯片；

用于向所述芯片供电的第一电源管理集成电路，所述第一电源管理集成电路的输出电流小于电流阈值；

所述方法包括：

将所述第一电源管理集成电路设置于所述封装基板上，并将所述第一电源管理集成电路的输出端与所述封装基板上的电源线连接，以使所述第一电源管理集成电路通过所述封装基板上的电源线向所述芯片供电。

8.根据权利要求7所述的方法，其特征在于，还包括：

将所述第一电源管理集成电路的上级电源设置于所述PCB基板上且与所述封装基板位于所述PCB基板的同一侧；

在所述封装基板上设置柔性电路连接器，使得每一所述第一电源管理集成电路均位于所述芯片与所述柔性电路连接器之间；

将每一所述上级电源的输出端通过柔性电路与所述柔性电路连接器的电源输入端电连接，并将所述柔性电路连接器的电源输出端与至少一个所述第一电源管理集成电路的输入端电连接；

每一所述上级电源通过所述柔性电路和所述柔性电路连接器向至少一个所述第一电源管理集成电路供电，所述柔性电路在所述PCB基板的上方悬空设置。

9.根据权利要求8所述的方法，其特征在于，还包括：

将所述电子组件的第二电源管理集成电路设置在PCB基板上，且与所述封装基板位于所述PCB基板的同一侧，其中所述第二电源管理集成电路的输出电流大于或等于所述电流阈值；

将所述封装基板的第二电源线通过第二连接器与所述PCB基板的第二电源线电连接，所述第二电源管理集成电路的输出端通过所述PCB基板的第二电源线、第二连接器和所述封装基板的第二电源线与至少一个所述芯片裸片的电源输入端电连接，向至少一个所述芯片裸片供电。

10.根据权利要求9所述的方法，其特征在于，还包括：

将每一所述第二电源管理集成电路的上级电源设置于所述PCB基板上，且与所述第二电源管理集成电路位于所述PCB基板的同一侧；

将每一所述第二电源管理集成电路的上级电源的输出与所述PCB基板上连接所述第二管理集成电路输入端的第三电源线电连接，每一所述第二电源管理集成电路的上级电源通过所述第三电源线向所述第二电源管理集成电路供电。

Images