CN115866886A - 芯片垂直供电系统及电子设备 - Google Patents

Abstract

本申请提供了芯片垂直供电系统及电子设备，芯片和印刷电路板子板分别设置在印刷电路板主板的顶层和底层；芯片与印刷电路板主板的第一通孔电连接，印刷电路板子板中电压调节模组的输出端与第一通孔电连接；电压调节模组中，第一电感埋入印刷电路板子板内部，至少部分第一电容表贴在印刷电路板子板的表面和/或至少部分第一电容埋入印刷电路板子板内部、至少部分晶体管表贴在印刷电路板子板的表面和/或至少部分晶体管埋入印刷电路板子板内部。本申请所提供的芯片垂直供电系统及电子设备中，设置有电压调节模组的印刷电路板子板设置于印刷电路板主板的下方，印刷电路板子板为芯片进行供电的供电路径缩短且印刷电路板的设计难度降低。

Description

芯片垂直供电系统及电子设备

技术领域

本申请涉及芯片技术领域，尤其涉及一种芯片垂直供电系统及电子设备。

背景技术

第五代移动通信技术(5^th generation mobile network，5G)和人工智能(artificial intelligence，AI)等应用的发展，需要网络芯片提供更强的交换处理能力，也需要中央处理器(central processing unit，CPU)和AI芯片提供更强大的运算能力，这必然导致这些芯片在工作时需要更大的电流。

如何为芯片提供更大、更稳定的电流，成为本领域亟待解决的问题。

发明内容

本申请提供了一种芯片垂直供电系统及电子设备。

第一方面，本申请提供一种芯片垂直供电系统，包括印刷电路板主板、芯片、及印刷电路板子板；印刷电路板主板包括N个第一通孔；芯片设置在印刷电路板主板的顶层一侧，包括N个与所述N个第一通孔一一对应电连接的供电触点；印刷电路板子板设置在印刷电路板主板的底层一侧，包括至少一个电压调节模组，电压调节模组的输出端与第一通孔电连接；电压调节模组包括至少一个晶体管、至少一个第一电容及至少一个第一电感；第一电感埋入印刷电路板子板内部，至少部分第一电容表贴在印刷电路板子板的表面和/或至少部分第一电容埋入印刷电路板子板内部、至少部分晶体管表贴在印刷电路板子板的表面和/或至少部分晶体管埋入印刷电路板子板内部。本申请所提供的芯片垂直供电系统中，印刷电路板子板设置与印刷电路板主板的下方，印刷电路板子板通过印刷电路板主板可以实现对芯片的垂直供电，第一电感埋入印刷电路板子板中，则第一电感输出的芯片所需的电压到达芯片的供电路径缩短，降低路径损耗及压降，使得供电电流变大，增加成本收益。为芯片供电的电压调节模组中的主要元件设置于印刷电路板子板上，使得电压调节模组的主要元件与印刷电路板主板中的信号传输及控制元件分离开，有效减小信号干扰，且降低印刷电路板的设计难度，且可以更大限度的铺设电源层及接地层，降低路径损耗的同时，降低印刷电路板的层数，进而降低成本。

在第一方面的一种实现方式中，芯片垂直供电系统还包括芯片插槽和插槽托架，芯片插槽设置在印刷电路板主板与芯片之间，芯片插槽与第一通孔连接且芯片插接在芯片插槽内；插槽托架设置在印刷电路板主板的底层一侧，且插槽托架通过贯穿印刷电路板主板的连接件与芯片插槽固定连接；其中，印刷电路板子板与印刷电路板主板层叠设置，印刷电路板子板设置在插槽托架与印刷电路板主板之间。该设计可以实现较薄厚度的芯片垂直供电系统。

在第一方面的一种实现方式中，至少部分晶体管位于插槽托架的外围，和/或，至少部分晶体管位于插槽托架的开槽内。

在第一方面的一种实现方式中，至少部分晶体管表贴印刷电路板子板的表面且被插槽托架接触覆盖。插槽托架可以增加晶体管的散热面积，进而使得晶体管的散热效果得到提升。

在第一方面的一种实现方式中，印刷电路板子板朝向插槽托架的一侧设置有凹槽结构，和/或，插槽托架朝向印刷电路板子板的一侧设置有凹槽结构，至少部分第一电容设置在凹槽结构内。

在第一方面的一种实现方式中，印刷电路板子板上包括N个第二通孔，N个第二通孔与N个第一通孔一一电连接；沿印刷电路板主板的厚度方向，芯片覆盖N个第一通孔及N个第二通孔。则第一通孔和第二通孔组成的那部分供电路径的长度可以设计的较短。

在第一方面的一种实现方式中，沿印刷电路板主板的厚度方向，N个第一通孔与N个第二通孔一一对齐。第一通孔和第二通孔组成的那部分供电路径的长度可以设计的最短。

在第一方面的一种实现方式中，印刷电路板主板包括电源控制器，电源控制器用于控制晶体管的开关状态。电源控制器设置在印刷电路板主板中，则控制晶体管开关状态的信号通过信号线可以从印刷电路板主板中获得，而印刷电路板子板中无需设置电源控制器，使得印刷电路板子板有更多的空间设置电源层和接地层。

在第一方面的一种实现方式中，第一电感的至少部分的长度方向与印刷电路板子板所在平面垂直。垂直设置的第一电感被压裂的风险可以明显降低，且印刷电路板子板中的元器件相对简单，因此容易在印刷电路板子板划分空间以设置至少部分垂直的第一电感。

在第一方面的一种实现方式中，第一电感包括串联的至少两个第一子电感，第一子电感的长度方向与印刷电路板子板所在平面垂直。可以避免埋入印刷电路板子板中的第一电感过长出现压裂的风险。

在第一方面的一种实现方式中，芯片垂直供电系统包括多个印刷电路板子板，多个印刷电路板子板均与印刷电路板主板垂直，且分别与印刷电路板主板电连接。该设计可以提高芯片垂直供电系统的电气元件及电压调节模组等的容量，且增强供电系统的灵活性。

在第一方面的一种实现方式中，插槽托架包括与所述印刷电路板主板固定连接的加强筋，加强筋位于至少部分相邻的印刷电路板子板之间。

第二方面，本申请提供一种电子设备，包括如第一方面提供的芯片垂直供电系统。

附图说明

图1为本申请实施例提供的一种芯片垂直供电系统的示意图；

图2为芯片单相供电的电路示意图；

图3为芯片多相供电的电路示意图；

图4为本申请实施例提供的一种芯片垂直供电系统的示意图；

图5为本申请实施例提供的一种芯片垂直供电系统的示意图；

图6为本申请实施例提供的一种芯片垂直供电系统的示意图；

图7为本申请实施例提供的一种芯片垂直供电系统的示意图；

图8为本申请实施例提供的一种芯片垂直供电系统的示意图；

图9为本申请实施例提供的一种芯片垂直供电系统的示意图；

图10为本申请实施例提供的一种芯片垂直供电系统的示意图；

图11为本申请实施例提供的一种芯片垂直供电系统的示意图；

图12为本申请实施例提供的一种芯片垂直供电系统的示意图；

图13为本申请实施例提供的一种芯片垂直供电系统的示意图；

图14为本申请实施例提供的一种芯片垂直供电系统的示意图；

图15为本申请实施例提供的一种芯片垂直供电系统的示意图；

图16为本申请实施例提供的一种芯片垂直供电系统的示意图；

图17为本申请实施例提供的一种芯片垂直供电系统的示意图；

图18为本申请实施例提供的一种芯片垂直供电系统的示意图；

图19为本申请实施例提供的一种芯片垂直供电系统的示意图；

图20为本申请实施例提供的一种芯片垂直供电系统的示意图；

图21为本申请实施例提供的一种芯片垂直供电系统的示意图；

图22为芯片的水平供电架构示意图；

图23为芯片的延伸板架构示意图。

具体实施方式

本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。

集成电路(integrated circuit，IC)是采用一定的工艺，把一个电路中所需要的晶体管、电阻、电容和电感等元件及布线互联在一起，并部署在至少一个半导体晶片或介质基片上形成具有所需电路功能的微型结构。IC可以包括处理器、微处理器、控制器、控制器集线器、现场可编程门阵列(field-programmable gate array，FPGA)、可编程逻辑阵列(programmable logic array，PLA)、微控制器、高级可编程中断控制器(advancedprogrammable interrupt controller，APIC)或其他半导体或者电子器件。本申请将IC封装后形成的结构称为芯片。

芯片的底部部署有触点作为电路的输入端/输出端，这些触点可以焊接在印刷电路板上，则芯片可以通过印刷电路板与其他芯片或者器件连接并相互传输信号。芯片底部的触点可以具备不同的功能，例如，可以包括传输信号的信号触点、传输电压的供电触点。

芯片一般以印刷电路板(printed circuit board，PCB)作为载体进行电气连接。其中，印刷电路板上的电源分配网络(power delivery network，PDN)是将电流从电源输送至芯片的实体路径，具体地，电源端提供的电流通过电源分配网络流向芯片，电流再由芯片通过电源分配网络流向电源端。电源分配网络包括电压调节模组及过孔、走线、电源层、接地层、连接器等。其中，电压调节模组包括起到开关作用的晶体管及起到调压作用的电感。

而随着高性能运算、高端数据库内存等需求的发展，大功率的芯片供电多采用多相电路供电。芯片内核数、内存及I/O的增加使得芯片垂直供电系统的电流快速增长且功耗明显增大，供电稳态电流需求已超过1000A，甚至达到2000A，而电流瞬态跳变也逐步超越到2000A/μs。而大电流、高功耗及高动态跳变等需求使得芯片垂直供电系统的设计越来越复杂，印刷电路板中的走线和元件布局越来越密集。

现有的芯片与印刷电路板的主要连接方式之一为插接式，能够满足变化多样的芯片的拆装更换。而基于插接方式连接的芯片需要一个新的供电方案来满足日益复杂的芯片及逐步增长的供电需求。而现有的插接芯片的供电架构为主要包括水平供电架构和延伸板架构。

图22为芯片的水平供电架构示意图，图23为芯片的延伸板架构示意图。

如图22所示，芯片01’插接在设置在印刷电路板02’顶层的芯片插槽04’中，同时电压调节模组中的晶体管33’、电感31’及至少部分电容32’也设置在印刷电路板02’顶层，固定芯片插槽04’的插槽托架05’设置在印刷电路板02’的底层。水平供电架构的芯片垂直供电系统在印刷电路板中走线逐渐增多且元件布局越来越密集的情况下，其用于供电的元件，例如晶体管33’、电感31’及至少部分电容32’设置在芯片插槽04’的外围，且该些元件与芯片01’之间的供电路径增加，使得供电路径的直流电阻增加，大功耗供电使得芯片01’损耗增加。

如图23所示，芯片01’插接在设置在印刷电路板02’顶层的芯片插槽04’中，同时电压调节模组中的晶体管33’、电感31’及至少部分电容32’设置在芯片插槽04’的延伸板上，则电压调节模组直接通过芯片插槽04’为芯片01’供电。尽管该中供电架构的供电路径避免了经过印刷电路板02’中的通孔、盲孔等，也避免了经过芯片插槽04’的管脚，但是，该供电架构增加了芯片插槽04’的面积，使得其他元件的布局难度增加；并且延伸板的尺寸受限无法很好的满足多相供电的需求，且增加延伸板在一定程度上影响了芯片插槽04’焊接的可靠性。

图1为本申请实施例提供的一种芯片垂直供电系统的示意图。

如图1所示，本申请实施例提供的芯片垂直供电系统包括芯片01、印刷电路板主板02、印刷电路板子板03、芯片插槽04、插槽托架05及散热结构06。

芯片01通过芯片插槽04插接在印刷电路板主板02上，则芯片01通过芯片插槽04实现与印刷电路板主板02的电气连接。

印刷电路板主板02包括N个第一通孔20，第一通孔20的第一端位于印刷电路板主板02的顶层，第一通孔20的第二端位于印刷电路板主板02的底层，且第一通孔的第一端和第二端均由导电材料制成。

芯片插槽04插接在印刷电路板主板02的顶层一侧，并与印刷电路板主板02的第一通孔20的第一端插接。芯片插槽04用于固定芯片01并能够传输芯片01与印刷电路板主板02之间的电气信号。

芯片01包括N个供电触点，芯片01通过插接在芯片插槽04中实现N个供电触点与印刷电路板主板02中N个第一通孔20的第一端的一一对应电连接。也就是，芯片01设置在印刷电路板主板02的顶层一侧，且通过芯片插槽04实现芯片01与印刷电路板主板02之间的电气信号传输。其中，芯片01中的供电触点为传输电流/电压的触点，具体可以包括接地触点和电源触点。

印刷电路板子板03设置在印刷电路板主板02的底层一侧，印刷电路板子板03通过印刷电路板主板02及芯片插槽04为芯片01供电。在本申请实施例中，印刷电路板子板03包括至少一个第一电感31、至少一个第一电容32及至少一个晶体管33。第一电感31埋入印刷电路板子板03内部，至少部分第一电容32表贴在印刷电路板子板03的表面和/或至少部分第一电容32埋入印刷电路板子板03内部、至少部分晶体管33表贴在印刷电路板子板03的表面和/或至少部分晶体管33埋入印刷电路板子板03内部。

插槽托架05设置在印刷电路板子板03远离印刷电路板主板02的一侧，且插槽托架05通过贯穿印刷电路板主板02的连接件50与芯片插槽04固定连接。其中，连接件50具体可以为螺钉。也就是，芯片插槽04与插槽托架05之间设置有印刷电路板主板02，通过贯穿印刷电路板主板02的连接件50可以将芯片插槽04牢固固定在印刷电路板主板02的上。

此外，散热结构06覆盖芯片01且与芯片01接触，主要用于加快芯片01散热。

其中，印刷电路板子板03中的第一电感31、第一电容32及晶体管33等构成为芯片01供电的电压调节模组(voltage regulator module，VRM)，电压调节模组的输出端与第一通孔20的第二端电连接。

图2为芯片单相供电的电路示意图，图3为芯片多相供电的电路示意图。

如图2所示，第一电感31、第一电容32及晶体管33构成了为芯片单相供电的电压调节模组。第一晶体管331的输入端与电源层连接，输出端与第一电感31的输入端连接，控制端与电源控制器23连接；第二晶体管332的输入端与第一电感31的输入端连接，输出端与接地层连接，控制端与电源控制器23连接；第一电容32的一个极板与第一电感31的输出端连接，另一个极板与接地层连接；第一电感31的输出端与芯片01的供电触点连接。

其中，电源控制器23可以设置在于印刷电路板主板02，电源层和接地层可以设置于印刷电路板子板03。也就是，在本申请实施例中，印刷电路板子板03主要包括由第一电感31、第一电容32、晶体管33构成的为芯片供电的电压调节模组，以及还可以包括供电的电源层及接地层，而印刷电路板主板02除包括传输信号的走线外，还可以包括控制元件，例如电源控制器23，电源控制器23用于控制晶体管33的开关状态，并且晶体管33的开启时间长短影响其输出的电压大小。

以下对为芯片01进行供电的电压调节模组的工作过程进行说明。

请结合图2，在供电的初始阶段，第一晶体管331导通且第二晶体管332断开，电压调节模组的输入端接收到的电压流经第一电感31，第一电感31将部分电能转换为磁能储存在第一电感31内，同时为芯片01供电。当第一电感31的输出电压达到芯片01所需的电压时，则第一晶体管331断开且第二晶体管332导通。

请继续结合图2，当第一电感31的输出电压达到芯片01所需的电压且第一晶体管331断开、第二晶体管332导通后，第二晶体管332、第一电感31及第一电容32构成回路。存储在第一电感31内的磁能转换为电能并释放出来给第一电容32充电，同时为芯片01供电。

请结合图3与图2，多个图2所示的电压调节模组并联形成了为芯片多相供电的电压调节模组。图3所示意的为芯片01二相供电的电压调节模组。其中，多相电压调节模组中并联的各个电压调节模组分时为芯片01进行供电。

需要说明的，芯片01中除包括供电触点外，还包括信号触点，在本申请实施例中，主要针对芯片01的供电进行说明，因此对于不涉及供电的触点不做限定。

印刷电路板主板02是电子元件的支撑体，也是电子元件电气连接的载体，在本申请实施例的说明中，印刷电路板主板02作为芯片垂直供电系统的一部分存在，其包括电源控制器及传输电源信号及接地信号的通孔等。因此，在以下主要针对印刷电路板主板02在对芯片进行供电的过程中所起到的作用及相关的结构进行介绍，对印刷电路板主板02的其他作用及相关的结构不做限定。

在本申请实施例中，印刷电路板子板03设置与印刷电路板主板02的下方，则印刷电路板子板03通过印刷电路板主板02可以实现对芯片01的垂直供电，第一电感31埋入印刷电路板子板03中，则第一电感31输出的芯片01所需的电压到达芯片01的供电路径缩短，降低路径损耗及压降，使得供电电流变大，增加成本收益。

此外，为芯片01供电的电压调节模组中的主要元件，例如第一电感31、第一电容32及晶体管33设置于印刷电路板子板03上，使得电压调节模组的主要元件与印刷电路板主板02中的信号传输及控制元件分离开，有效减小信号干扰，且降低印刷电路板的设计难度。

并且在本申请实施例中，印刷电路板主板02实现高速信号走线设置，印刷电路板子板03主要用于设置电压调节模组及、滤波电容、走线，可以更大限度的铺设电源层及接地层，降低路径损耗的同时，降低印刷电路板的层数，进而降低成本。

需要说明的是，在本申请提供的为芯片01进行供电的电压调节模组中，第一电容32的一个极板与第一电感31输出端电连接，另一个极板与接地端子电连接。也就是说，第一电容32的一个极板接收芯片01所接收电源电压，另一个极板接收芯片01所接收的接地电压。

在本申请的一个实施例中，如图1所示，印刷电路板子板03与印刷电路板主板02层叠设置，即印刷电路板子板03所在的平面与印刷电路板主板02所在平面平行。使得芯片垂直供电系统具备较薄的厚度。

当印刷电路板子板03与印刷电路板主板02层叠设置时，如图1所示，印刷电路板子板03上可以包括N个第二通孔30，N个第二通孔30的一端与N个第一通孔20的第二端电连接。则印刷电路板子板03通过印刷电路板主板02及芯片插槽04为芯片01供电，具体为，印刷电路板子板03通过电导通的第二通孔30与第一通孔20以及与第一通孔20导通的芯片插槽04为插接在芯片插槽04上的芯片01供电。

在本申请的一个实施例中，如图1所示，沿印刷电路板主板02的厚度方向Z，芯片01覆盖N个第一通孔20及N个第二通孔30。其中，第一通孔20及第二通孔30分别为印刷电路板主板02及印刷电路板子板03中为芯片01供电传输电压的通孔，则第一通孔20及第二通孔30均被芯片01所覆盖，则由第一通孔20和第二通孔30组成的那部分供电路径的长度可以设计的较短。

进一步地，沿着印刷电路板主板02的厚度方向Z，N个第一通孔20与所述N个第二通孔30一一对齐。也就是，统一设置在芯片01下方的第一通孔20与对应电连接的第二通孔30直接沿着印刷电路板主板02的厚度方向Z对齐，即将第一通孔20和第二通孔30组成的那部分供电路径的长度可以设计的最短。

并且，在本申请实施例中，印刷电路板子板03与印刷电路板主板02设置在芯片插槽04与插槽托架05之间，且插槽托架05通过贯穿印刷电路板主板02及印刷电路板子板03的连接件50与芯片插槽04固定连接。通过贯穿印刷电路板主板02与印刷电路板子板03的连接件50可以将芯片插槽04牢固固定在印刷电路板主板02的顶层一侧，将插槽托架05牢固固定在印刷电路板子板03的底层一侧。一方面，可以保证芯片01与印刷电路板主板02通过芯片插槽04实现可靠的电气连接；另一方面，可以实现印刷电路板子板03及其所包含的电子元件通过插槽托架05进行散热。

在本实施例中，印刷电路板子板03与印刷电路板主板02层叠设置实现对芯片01的垂直供电，缩短供电路径。

在本实施例的一种实现方式中，印刷电路板子板03可以紧贴印刷电路板主板02设置。

图4为本申请实施例提供的一种芯片垂直供电系统的示意图。

在本申请的一个实施例中，如图1所示，第一电感31的长度方向可以与印刷电路板子板03所在的平面方向平行。

在本申请的一个实施例中，如图4所示，第一电感31的至少部分的长度方向可以与印刷电路板子板03所在的平面方向垂直。例如，如图4所示意的，第一电感31整体长度可以与印刷电路板子板03所在的平面方向垂直。垂直设置的第一电感31被压裂的风险可以明显降低，且印刷电路板子板03中的元器件相对简单，因此容易在印刷电路板子板03划分空间以设置至少部分垂直的第一电感31。

图5为本申请实施例提供的一种芯片垂直供电系统的示意图，图6为本申请实施例提供的一种芯片垂直供电系统的示意图。

在本申请的一个实施例中，如图5及图6所示，第一电感31可以包括串联的至少两个第一子电感310，避免埋入印刷电路板子板03内的第一电感过长容易被压裂的风险。

在本实施例的一种实现方式中，如图6所示，当第一电感31包括串联的至少两个第一子电感310时，第一子电感310的长度方向与印刷电路板子板03所在的平面方向垂直。

图7为本申请实施例提供的一种芯片垂直供电系统的示意图。

在本申请实施例中，至少部分所述晶体管33设置在插槽托架05的外围，则该些设置在插槽托架05外围的晶体管33可以通过印刷电路板子板03内的走线连接到第一电感31的一端。

在一种实现方式中，如图1及图5所示意的，晶体管33均设置在插槽托架05的外围。

在本申请实施例中，至少部分晶体管33设置在插槽托架05的开槽内，且沿印刷电路板主板02的厚度方向Z，芯片01覆盖该至少部分晶体管33。即当插槽托架05设置开槽用于容纳晶体管33时，开槽及晶体管33被芯片01覆盖，则晶体管33更靠近芯片01的供电触点，尽可能的缩短为芯片01供电的供电路径。

在一种实现方式中，如图4所示意的，晶体管33均设置在插槽托架05的开槽内。

在一种实现方式中，如图7所示意的，部分晶体管33设置在插槽托架05的开槽内，另一部分晶体管33设置在插槽托架05的外围。

需要说明的是，当至少部分晶体管33被芯片01所覆盖时，晶体管33距离其所连接的第二通孔30的距离变小，使得两者之间的第一电感31的设置空间受限。则优选地，该部分被芯片01所覆盖的晶体管33所连接的第一电感31的长度方向或者第一子电感310的长度方向可以与印刷电路板子板03所在平面方向垂直。

图8为本申请实施例提供的一种芯片垂直供电系统的示意图，图9为本申请实施例提供的一种芯片垂直供电系统的示意图，图10为本申请实施例提供的一种芯片垂直供电系统的示意图。

在本申请的一个实施例中，如图8所示，至少部分晶体管33可以埋入印刷电路板子板03内。

在本申请的另一个实施例中，如图1及图4-图7、图9-图10所示，至少部分晶体管33表贴在印刷电路板子板03的表面。

在一种实现方式中，如图9及图10所示，至少部分晶体管33表贴在印刷电路板子板03朝向插槽托架05的一侧，且该至少部分晶体管33与插槽托架05接触且被插槽托架05所覆盖，以提高该些晶体管33的散热效率。

本实现方式对应的一种具体技术方案为，如图9所示意的，芯片垂直供电系统包括一个插槽托架05，插槽托架紧贴印刷电路板子板03进行设置，且插槽托架52的部分区域可以接触且覆盖设置在插槽托架05外围的晶体管33，使得印刷电路板子板03及晶体管33具有良好的散热效果。

本实现方式对应的另一种具体技术方案为，如图10所示，芯片垂直供电系统可以包含至少两个层叠设置的插槽托架05。如图10所示意的，芯片垂直供电系统包括两个层叠设置的插槽托架05分别为插槽托架51和插槽托架52。其中，插槽托架51位于印刷电路板子板03与插槽托架52之间，连接件50与插槽托架05固定的一端具体与插槽托架51固定连接，也就是插槽托架51用于承受固定芯片插槽04的力。并且插槽托架51可以紧贴印刷电路板子板03进行设置，用于对印刷电路板子板03进行散热。插槽托架52可以接触且覆盖设置在插槽托架51外围的晶体管33，使得晶体管33具有良好的散热效果。

图11为本申请实施例提供的一种芯片垂直供电系统的示意图，图12为本申请实施例提供的一种芯片垂直供电系统的示意图。

在本申请实施例中，如图1及图4-图12所示，至少部分第一电容32表贴在印刷电路板子板03的表面且设置在插槽托架05与印刷电路板子板03之间形成的凹槽内。

在一种实现方式中，如图1及图4-图10所示，插槽托架05朝向印刷电路板子板03的一侧设置有凹槽结构，且设置在凹槽内的第一电容32具体设置在插槽托架05所包含的凹槽内。

在一种实现方式中，如图11所示，印刷电路板子板03朝向插槽托架05的一侧设置有凹槽结构，且设置在凹槽内第一电容32体设置在印刷电路板子板03所包含的凹槽内。

在一种实现方式中，如图12所示，插槽托架05朝向印刷电路板子板03的一侧设置有第一凹槽结构，印刷电路板子板03朝向插槽托架05的一侧设置有第二凹槽结构，设置在凹槽内的第一电容32具体设置在第一凹槽结构与第二凹槽结构相对形成的凹槽内。

需要说明的是，设置在凹槽内的第一电容32可以与插槽托架05接触且被插槽托架05所覆盖，以便增加第一电容32的散热效率。

图13为本申请实施例提供的一种芯片垂直供电系统的示意图。

在本申请的一个实施例中，至少部分第一电容32埋入印刷电路板子板03。如图13所示，部分第一电容32表贴在印刷电路板子板03的表面，部分第一电容32埋入印刷电路板子板03内部。

图14为本申请实施例提供的一种芯片垂直供电系统的示意图，图15为本申请实施例提供的一种芯片垂直供电系统的示意图。

在本申请的一个实施例中，如图15所示，印刷电路板子板03所在平面与印刷电路板主板02所在平面垂直，即印刷电路板子板03可以作为电源插卡与印刷电路板主板02电连接。该设计可以提高芯片垂直供电系统的电气元件及电压调节模组等的容量，且增强供电系统的灵活性。

在一种实现方式中，芯片垂直供电系统包括多个印刷电路板子板03，则该多个印刷电路板子板03均与印刷电路板主板02垂直，且分别与印刷电路板主板02电连接。

此外，在本实施例中，除在印刷电路板子板03上表贴或者埋入第一电容32外，印刷电路板主板02上也可以包括第一电容32。而第一电感31埋入印刷电路板子板03内，且晶体管33表贴或者埋入印刷电路板子板03。

在本申请的一个实施例中，如图14及图15所示，插槽托架05包括加强筋050，加强筋050与印刷电路板主板02固定连接。则插槽托架05除通过连接件50与印刷电路板主板02固定连接外，还通过加强筋050与印刷电路板主板02固定连接，为芯片插槽04及印刷电路板子板03提供强有力的支撑作用。

并且当芯片垂直供电系统包括多个与印刷电路板主板02垂直的印刷电路板子板03时，加强筋050可以设置在至少部分相邻的印刷电路板子板03之间。

在本申请实施例中，印刷电路板主板02与印刷电路板子板03可以通过焊接、弹片连接、插接中的至少一种方式实现电连接。

图16为本申请实施例提供的一种芯片垂直供电系统的示意图，图17为本申请实施例提供的一种芯片垂直供电系统的示意图，图18为本申请实施例提供的一种芯片垂直供电系统的示意图。

如图16所示，印刷电路板主板02与印刷电路板子板03之间可以通过弹片07利用PCBeam技术实现电连接，其中，PCBeam为一种基于印刷电路板制造技术的高速高密度连接器。其中，印刷电路板主板02与印刷电路板子板03中不用于传输信号的弹片07可以被焊接起来。

如图17及图18所示，印刷电路板主板02与印刷电路板子板03之间可以通过PGA(pin grid array)连接器08实现插接。具体地，如图17及图18所示，PGA连接器08可以与印刷电路板主板02固定连接，PGA连接器08与印刷电路板子板03中的一者上设置公口，另一者上设置母口。或者PGA连接器08可以与印刷电路板子板03固定连接，PGA连接器08与印刷电路板主板02中的一者上设置公口，另一者上设置母口。

图19为本申请实施例提供的一种芯片垂直供电系统的示意图，图20为本申请实施例提供的一种芯片垂直供电系统的示意图，图21为本申请实施例提供的一种芯片垂直供电系统的示意图。

请参考图19-图21，当印刷电路板主板02与印刷电路板子板03通过弹片连接或者插接方式实现电连接时，印刷电路板主板02与印刷电路板子板03之间可以包括缝隙。则芯片垂直供电系统可以包括至少两个插槽托架05，且至少一个插槽托架05位于印刷电路板子板03与印刷电路板主板02之间，至少一个位于印刷电路板子板03远离印刷电路板主板02的一侧。

此外，印刷电路板主板02及印刷电路板子板03的电连接方式具体可以为，BGA(ball grid array)焊球焊接、LGA(land grid array)表盘焊接、PCBeam高速高密度弹片连接器连接、PGA插针连接、PCB层压连接等方式中的至少一种。其中，PCB层压连接是一种单板组装方式，将两个不同厚度不同叠层设计的单板层压在一起。

如图19-图21所示意的，芯片垂直供电系统包括插槽托架51和插槽托架52，且插槽托架51设置在印刷电路板子板03与印刷电路板主板02之间，插槽托架52设置在印刷电路板子板03远离印刷电路板主板02的一侧。

其中，位于印刷电路板子板03与印刷电路板主板02之间的插槽托架51具有优良的散热效果，例如具体可以是冷板，且该插槽托架51分别与印刷电路板子板03及印刷电路板主板02接触，可以明显提升印刷电路板子板03及印刷电路板主板02的散热效果。

其中，位于印刷电路板子板03远离印刷电路板主板02一侧的插槽托架52可以与印刷电路板子板03及其所包括的元件接触，提升印刷电路板子板03的散热效果并为印刷电路板子板03提供有力的支撑。

本申请实施例还提供一种电子设备，该电子设备包括本申请提供的芯片垂直供电系统。该电子设备可以是终端，例如，个人计算机、手机、掌上电脑、可穿戴电子设备、车载设备等。该电子设备还可以是网络设备，例如，交换机、路由器、防火墙、基站、无线接入点、无线控制器等。该电子设备还可以是存储设备，例如存储服务器、存储阵列等。该电子设备还可以是提供高性能计算的设备。本申请中的各个实施方式可以在不冲突的前提下相互组合，并取得相应的技术效果。

以上所述，仅为本申请的具体实施方式，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种芯片垂直供电系统，其特征在于，包括：

印刷电路板主板，所述印刷电路板主板包括N个第一通孔；

芯片，所述芯片包括N个供电触点；所述芯片设置在所述印刷电路板主板的顶层一侧，所述N个供电触点与所述N个第一通孔一一对应电连接；

印刷电路板子板，所述印刷电路板子板设置在所述印刷电路板主板的底层一侧；所述印刷电路板子板包括至少一个电压调节模组，所述电压调节模组的输出端与所述第一通孔电连接；

其中，所述电压调节模组包括至少一个晶体管、至少一个第一电容及至少一个第一电感，所述第一电感埋入所述印刷电路板子板内部，至少部分所述第一电容表贴在所述印刷电路板子板的表面和/或至少部分所述第一电容埋入所述印刷电路板子板内部、至少部分所述晶体管表贴在所述印刷电路板子板的表面和/或至少部分所述晶体管埋入所述印刷电路板子板内部。

2.根据权利要求1所述的芯片垂直供电系统，其特征在于，所述芯片垂直供电系统还包括：

芯片插槽，所述芯片插槽设置在所述印刷电路板主板与所述芯片之间；所述芯片插槽与所述第一通孔连接且所述芯片插接在所述芯片插槽内；

插槽托架，所述插槽托架设置在所述印刷电路板主板的底层一侧，且所述插槽托架通过贯穿所述印刷电路板主板的连接件与所述芯片插槽固定连接；

其中，所述印刷电路板子板与所述印刷电路板主板层叠设置，所述印刷电路板子板设置在所述插槽托架与所述印刷电路板主板之间。

3.根据权利要求2所述的芯片垂直供电系统，其特征在于，至少部分所述晶体管位于所述插槽托架的外围，和/或，至少部分所述晶体管位于所述插槽托架的开槽内。

4.根据权利要求2所述的芯片垂直供电系统，其特征在于，至少部分所述晶体管表贴在所述印刷电路板子板的表面且被所述插槽托架接触覆盖。

5.根据权利要求2所述的芯片垂直供电系统，其特征在于，所述印刷电路板子板朝向所述插槽托架的一侧设置有凹槽结构，和/或，所述插槽托架朝向所述印刷电路板子板的一侧设置有凹槽结构，至少部分所述第一电容设置在所述凹槽结构内。

6.根据权利要求1所述的芯片垂直供电系统，其特征在于，所述印刷电路板子板上包括N个第二通孔，所述N个第二通孔与所述N个第一通孔一一电连接；

沿所述印刷电路板主板的厚度方向，所述芯片覆盖所述N个第一通孔及N个第二通孔。

7.根据权利要求6所述的芯片垂直供电系统，其特征在于，沿所述印刷电路板主板的厚度方向，所述N个第一通孔与所述N个第二通孔一一对齐。

8.根据权利要求1所述的芯片垂直供电系统，其特征在于，所述印刷电路板主板包括电源控制器，所述电源控制器用于控制所述晶体管的开关状态。

9.根据权利要求1所述的芯片垂直供电系统，其特征在于，所述第一电感的至少部分的长度方向与所述印刷电路板子板所在平面垂直。

10.根据权利要求9所述的芯片垂直供电系统，其特征在于，所述第一电感包括串联的至少两个第一子电感，所述第一子电感的长度方向与所述印刷电路板子板所在平面垂直。

11.根据权利要求2所述的芯片垂直供电系统，其特征在于，所述芯片垂直供电系统包括多个所述印刷电路板子板，所述多个印刷电路板子板均与所述印刷电路板主板垂直，且分别与所述印刷电路板主板电连接。

12.根据权利要求11所述的芯片垂直供电系统，其特征在于，所述插槽托架包括与所述印刷电路板主板固定连接的加强筋，所述加强筋位于至少部分相邻的所述印刷电路板子板之间。

13.一种电子设备，其特征在于，包括如权利要求1-12任意一项所述的芯片垂直供电系统。

Images